CN102478940A - 一种用于计算机系统复用引脚的控制电路 - Google Patents

一种用于计算机系统复用引脚的控制电路 Download PDF

Info

Publication number
CN102478940A
CN102478940A CN201010569107XA CN201010569107A CN102478940A CN 102478940 A CN102478940 A CN 102478940A CN 201010569107X A CN201010569107X A CN 201010569107XA CN 201010569107 A CN201010569107 A CN 201010569107A CN 102478940 A CN102478940 A CN 102478940A
Authority
CN
China
Prior art keywords
control circuit
splicing ear
level
enable signal
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010569107XA
Other languages
English (en)
Inventor
季海毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN201010569107XA priority Critical patent/CN102478940A/zh
Priority to US13/031,624 priority patent/US20120131243A1/en
Publication of CN102478940A publication Critical patent/CN102478940A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种计算机系统复用引脚的控制电路，该计算机系统具有多个芯片，该控制电路包括：南桥芯片，具有至少一复用引脚；至少一控制模块，包括：第一连接端子，电性连接至复用引脚；第二连接端子；以及控制端，接收使能信号；以及外围设备，其输入/输出接口电性连接至第二连接端子，其中当使能信号为第一电平或第二电平时，该外围设备与第二连接端子对应地电性隔离或电性连接。根据本发明，通过引入上述控制模块，开启或关断该复用引脚与外部线路的电性连接，既可避免初始化复位期间对该复用引脚的电平电压造成干扰，又能保证在正常工作期间实现该引脚的复用功能，因此可节约系统的维护成本，提高运作稳定性和可靠性。

Description

一种用于计算机系统复用引脚的控制电路
技术领域
本发明涉及计算机系统复用引脚，尤其涉及该计算机系统复用引脚的控制电路。
背景技术
当前，计算机系统的复用引脚在初始化时可能会遭受该引脚作为第二功能的外来干扰，并且这些干扰将对引脚本身的电平电压信号产生一定的影响，甚至还会导致系统初始化错误，降低了系统运作的可靠性。
有鉴于此，针对复用引脚在分时复用时所存在的上述缺陷，如何设计出一种更加稳定可靠的控制电路，是业内技术人员需要解决的一项课题。
发明内容
针对现有技术中复用引脚在分时复用时所产生的信号干扰，本发明提供了一种计算机系统复用引脚的控制电路。
依据本发明的一个方面，提供了一种计算机系统复用引脚的控制电路，该计算机系统具有多个芯片，该控制电路包括：
一南桥芯片，具有至少一复用引脚；
至少一控制模块，每一控制模块包括：
一第一连接端子，电性连接至所述复用引脚；
一第二连接端子；以及
一控制端，接收一使能信号；以及
一外围设备，所述外围设备的一输入/输出接口电性连接至所述第二连接端子，
其中，当所述使能信号为第一电平时，该外围设备与所述第二连接端子电性隔离，且根据所述复用引脚的电平值以判断所述多个芯片所处的工作模式；当所述使能信号为第二电平时，该外围设备与所述第二连接端子电性连接，所述复用引脚作为通用串行总线的数据输出。
优选地，该外围设备是一复杂可编程逻辑器件。
优选地，所述控制模块还包括一金属氧化物半导体场效应晶体管(MOSFET，Metal Oxide Semiconductor Field EffectTransistor)。进一步，所述MOSFET的源极连接至所述第一连接端子，所述MOSFET的漏极连接至所述第二连接端子，以及所述MOSFET的栅极连接至所述控制端。
在一实施例中，当所述计算机系统初始化时，所述使能信号为第一电平。较佳地，当所述使能信号为第一电平时，所述MOSFET处于截止状态，并且所述第一连接端子与第二连接端子电性隔离。在另一实施例中，当所述计算机系统正常工作时，所述使能信号为第二电平。较佳地，当所述使能信号为第二电平时，所述MOSFET处于导通状态，并且所述第一连接端子与第二连接端子电性导通。
优选地，通过所述南桥芯片来发送所述使能信号。
采用本发明的控制电路，通过引入诸如MOSFET器件的控制模块，开启或关断该复用引脚与外部线路的电性连接，从而既避免初始化复位期间对该复用引脚的电平电压造成干扰，影响系统初始化时的模式设定，又保证在正常工作期间实现该引脚的复用功能，因此可节约系统的维护成本，提高运作的稳定性和可靠性。
附图说明
读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，
图1示出依据本发明的控制电路的一优选实施例的结构框图；以及
图2示出如图1所示的控制电路具体应用于多个复用引脚的电路连接示意图。
具体实施方式
下面参照附图，对本发明的具体实施方式进行详细描述。
现有的很多集成芯片在设计各种控制或检测功能时，为节省芯片外置的引脚数量，常常针对同一引脚在不同时刻实现不同的功能，例如，将芯片正常工作时的引脚定义为第一功能，而将引脚在特定时间期间(如初始化、复位、建立时间等)定义为第二功能。但是，在当前的电路设计过程中，并未就复用引脚进行专门的功能切换或开关控制，如此一来，复用引脚在诸如初始化时极有可能遭受到外来干扰，而这些干扰是该复用引脚作为第一功能时的连接电路，从而导致系统对引脚本身的电平电压产生误判断，造成系统初始化不成功，降低了运行的稳定性和可靠性。以服务器为例，其内部的集成芯片往往具有多个输入输出端口，以及多个内置的标志位。为了节省芯片的引脚数目，这些内置标志位通常与某些输入输出端口共享同一引脚。例如，在服务器系统的初始化过程中，基本输入输出系统或者上电驱动程序需要判断南桥芯片中某些引脚的电平电压(高电平或低电平)状态，并根据相应的电平状态来设置芯片或系统的若干工作模式。经过一段时间，系统的初始化过程完成后，这些引脚又复用作其他功能(也称为第二功能)。
图1示出依据本发明的控制电路的一优选实施例的结构框图。参照图1，该控制电路包括南桥芯片10、控制模块12和外围设备14，其中，南桥芯片10具有至少一复用引脚，该复用引脚电性连接至控制模块12，并且控制模块12也与外围设备14的输入/输出端口连接。为描述方便起见，不妨将控制模块12的多个接口端划分为三类，其中，与南桥芯片10的复用引脚电性连接的接口端称为“第一连接端子”，与外围设备14的输入/输出接口电性连接的接口端称为“第二连接端子”，而用于提供图1所示的使能信号的接口端称为控制模块12的控制端，优选地，该使能信号来自南桥芯片10。
从图1可知，在南桥芯片10的复用引脚与外围设备14相对应的输入输出端口之间，设置了控制模块12。当系统正常运作，复用引脚用作为第一功能引脚时，第一连接端子与第二连接端子电性导通，从而复用引脚电性耦合至外围设备14；而当系统执行诸如初始化操作时，复用引脚用作为第二功能引脚时，第一连接端子与第二连接端子电性隔离，因此，系统初始化操作期间，系统在读取该引脚的电平电压时，来自外围设备14的电压信号并不会对该引脚造成干扰，因为控制模块14中的第一连接端子和第二连接端子间是断开的。
为了进一步描述本发明的控制电路的工作原理，图2示出如图1所示的控制电路具体应用于多个复用引脚的电路连接示意图。本领域的普通技术人员应当理解，虽然图2仅列举出南桥芯片的两个复用引脚以及与这些复用引脚对应的上拉电路，但是本发明并不只局限于此。例如，本发明还可以应用于除南桥芯片之外的其它具有至少一个复用引脚的集成芯片或系统。此外，本领域的普通技术人员还应当理解，本发明的控制电路中的控制模块虽然以MOSFET(金属氧化物半导体场效应晶体管，Metal OxideSemiconductor Field Effect Transistor)的表现形式示意性地置放于图2，但是，可以实现开关控制功能并满足电学参数的其它开关电子元件，例如NPN型晶体管、PNP型晶体管、CMOS晶体管或者TFT薄膜晶体管也同样包含于本发明的技术方案所揭示的范围中。
在下文中，以复杂可编程逻辑器件14作为外围设备的一个示例，来详细说明本发明的控制电路的工作原理。其中，电阻R1和R2构成上拉电路，电阻R3和R4构成上拉电路，以分别维持引脚GP1和GP2处的端口电压为高电平或低电平。此外，MOSFET1和MOSFET2分别为引脚GP1和GP2的控制模块，并且CTRL为这两个金属氧化物半导体场效应晶体管的控制端。在一实施例中，MOSFET1(或MOSFET2)的第一电极电性连接至复用引脚GP1，MOSFET1(或MOSFET2)的第二电极电性连接至复杂可编程逻辑器件的一输入输出接口。例如，这里的第一电极是指MOSFET的源极或漏极。
不妨设定南桥芯片10的引脚GP1和GP2，其第一功能分别作为通用串行总线的数据输入和数据输出，而其各自的第二功能均与初始化过程中的端口电平电压密切相关。在一实施例中，当计算机系统初始化时，控制模块的控制端所接收的使能信号为第一电平。较佳地，当该使能信号为第一电平时，MOSFET处于截止状态，并且控制模块的第一连接端子与第二连接端子电性隔离。在另一实施例中，当计算机系统正常工作时，控制模块的控制端所接收的使能信号为第二电平。较佳地，当使能信号为第二电平时，MOSFET处于导通状态，并且控制模块的第一连接端子与第二连接端子电性导通。
更为详细地，当系统进行初始化操作时，最好防止来自复杂可编程逻辑器件14的电压信号干扰到引脚GP1和GP2的端口电平电压。在一优选实施例中，例如，可以将系统的复位信号作为MOSFET1和MOSFET2的控制信号(或称为使能信号)，当该使能信号为低电平时，MOSFET1和MOSFET2处于截止状态，各自MOSFET的源极与漏极之间并无电性导电的沟道形成，因而南桥芯片10的引脚GP1和GP2是与复杂可编程逻辑器件14的输入输出端口是电性隔离的，进而在初始化期间外部干扰并不会引入至引脚GP1和GP2。
此外，当系统处于正常工作状态，即复位信号为高电平时，MOSFET1和MOSFET2的控制端呈现高电平，各自MOSFET处于导通状态，在相应的源极与漏极之间形成有电性导电的沟道，南桥芯片10的引脚GP1和GP2与复杂可编程逻辑器件14的输入输出端口电性导通。因此，在初始化过程结束后的正常工作期间，引脚GP1和GP2作为数据输入和数据输出端共同实现通用串行总线的串行数据传输。
本领域的普通技术人员还应当理解，尽管图2所示的MOSFET1和MOSFET2被设置为具有共同的控制端CTRL，然而本发明并不只局限于此。例如，还可以分别设置控制端CTRL1和CTRL2对各自的MOSFET进行开关控制，而所有的这些电路设置形式均应当与复用引脚的多种功能定义密切相关。
采用本发明的控制电路，通过引入诸如MOSFET器件的控制模块，开启或关断该复用引脚与外部线路的电性连接，从而既避免初始化复位期间对该复用引脚的电平电压造成干扰，影响系统初始化时的模式设定，又保证在正常工作期间实现该引脚的复用功能，因此可节约系统的维护成本，提高运作的稳定性和可靠性。
上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。

Claims (9)

1.一种计算机系统复用引脚的控制电路，该计算机系统具有多个芯片，其特征在于，所述控制电路包括：
一南桥芯片，具有至少一复用引脚；
至少一控制模块，每一控制模块包括：
一第一连接端子，电性连接至所述复用引脚；
一第二连接端子；以及
一控制端，接收一使能信号；以及
一外围设备，所述外围设备的一输入/输出接口电性连接至所述第二连接端子，
其中，当所述使能信号为第一电平时，该外围设备与所述第二连接端子电性隔离，且根据所述复用引脚的电平值以判断所述多个芯片所处的工作模式；
当所述使能信号为第二电平时，该外围设备与所述第二连接端子电性连接，所述复用引脚作为通用串行总线的数据输出。
2.如权利要求1所述的控制电路，其特征在于，所述外围设备是一复杂可编程逻辑器件。
3.如权利要求1所述的控制电路，其特征在于，所述控制模块还包括一金属氧化物半导体场效应晶体管(MOSFET，MetalOxide Semiconductor Field Effect Transistor)。
4.如权利要求3所述的控制电路，其特征在于，所述MOSFET的源极连接至所述第一连接端子，所述MOSFET的漏极连接至所述第二连接端子，以及所述MOSFET的栅极连接至所述控制端。
5.如权利要求3所述的控制电路，其特征在于，当所述计算机系统初始化时，所述使能信号为第一电平。
6.如权利要求5所述的控制电路，其特征在于，当所述使能信号为第一电平时，所述MOSFET处于截止状态，并且所述第一连接端子与第二连接端子电性隔离。
7.如权利要求3所述的控制电路，其特征在于，当所述计算机系统正常工作时，所述使能信号为第二电平。
8.如权利要求7所述的控制电路，其特征在于，当所述使能信号为第二电平时，所述MOSFET处于导通状态，并且所述第一连接端子与第二连接端子电性导通。
9.如权利要求1所述的控制电路，其特征在于，通过所述南桥芯片来发送所述使能信号。
CN201010569107XA 2010-11-24 2010-11-24 一种用于计算机系统复用引脚的控制电路 Pending CN102478940A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010569107XA CN102478940A (zh) 2010-11-24 2010-11-24 一种用于计算机系统复用引脚的控制电路
US13/031,624 US20120131243A1 (en) 2010-11-24 2011-02-22 Multiplexing pin control circuit for computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010569107XA CN102478940A (zh) 2010-11-24 2010-11-24 一种用于计算机系统复用引脚的控制电路

Publications (1)

Publication Number Publication Date
CN102478940A true CN102478940A (zh) 2012-05-30

Family

ID=46065462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010569107XA Pending CN102478940A (zh) 2010-11-24 2010-11-24 一种用于计算机系统复用引脚的控制电路

Country Status (2)

Country Link
US (1) US20120131243A1 (zh)
CN (1) CN102478940A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104679699A (zh) * 2013-11-26 2015-06-03 英业达科技有限公司 电子装置
CN108235180A (zh) * 2017-12-12 2018-06-29 南京中感微电子有限公司 一种蓝牙电路
CN110188057A (zh) * 2019-05-10 2019-08-30 晶晨半导体(上海)股份有限公司 一种集成电路的gpio引脚的复用电路
CN112235010A (zh) * 2020-09-16 2021-01-15 高新兴物联科技有限公司 一种无线模块
CN114465057A (zh) * 2022-02-22 2022-05-10 成都天奥电子股份有限公司 一种支持正反插的充电和多种数据通信接口

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557568B (zh) * 2015-04-20 2016-11-11 瑞昱半導體股份有限公司 適用於usb連接器之組合式晶片
JP6946773B2 (ja) * 2017-06-20 2021-10-06 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器、移動体及び情報処理システム
CN110896349B (zh) * 2018-09-13 2023-01-13 深圳市文鼎创数据科技有限公司 一种密钥安全设备
CN117060680A (zh) * 2021-08-25 2023-11-14 Oppo广东移动通信有限公司 一种电源管理电路及其控制方法、系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183583A1 (en) * 2002-06-20 2004-09-23 Matsushita Electric Industrial Co., Ltd. Switching device
CN1622003A (zh) * 2004-12-10 2005-06-01 威盛电子股份有限公司 计算机系统、基本输入输出系统及系统重置方法
US20050278573A1 (en) * 2004-06-15 2005-12-15 Shih-Meng Chen Control device for preventing hardware strapping fault of computer system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241747B (en) * 2004-04-02 2005-10-11 Mediatek Inc Pin-sharing system
TW200839530A (en) * 2007-03-20 2008-10-01 Via Tech Inc Dynamic switching between multiplexed interfaces LPC and SPI
US20090243693A1 (en) * 2008-03-31 2009-10-01 Goyal Meetul Circuit for providing deterministic logic level in output circuit when a power supply is grounded

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183583A1 (en) * 2002-06-20 2004-09-23 Matsushita Electric Industrial Co., Ltd. Switching device
US20050278573A1 (en) * 2004-06-15 2005-12-15 Shih-Meng Chen Control device for preventing hardware strapping fault of computer system
CN1622003A (zh) * 2004-12-10 2005-06-01 威盛电子股份有限公司 计算机系统、基本输入输出系统及系统重置方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104679699A (zh) * 2013-11-26 2015-06-03 英业达科技有限公司 电子装置
CN108235180A (zh) * 2017-12-12 2018-06-29 南京中感微电子有限公司 一种蓝牙电路
CN108235180B (zh) * 2017-12-12 2020-12-25 南京中感微电子有限公司 一种蓝牙电路
CN110188057A (zh) * 2019-05-10 2019-08-30 晶晨半导体(上海)股份有限公司 一种集成电路的gpio引脚的复用电路
CN112235010A (zh) * 2020-09-16 2021-01-15 高新兴物联科技有限公司 一种无线模块
CN114465057A (zh) * 2022-02-22 2022-05-10 成都天奥电子股份有限公司 一种支持正反插的充电和多种数据通信接口
CN114465057B (zh) * 2022-02-22 2023-11-03 成都天奥电子股份有限公司 一种支持正反插的充电和多种数据通信接口

Also Published As

Publication number Publication date
US20120131243A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN102478940A (zh) 一种用于计算机系统复用引脚的控制电路
KR20110124617A (ko) 시스템-온-칩 및 그것의 디버깅 방법
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN109828933B (zh) 一种ncsi功能网卡及网卡的ncsi功能的实现方法
CN102479133A (zh) 一种usb设备及其检测方法
US20150234770A1 (en) Electronic device, communication system, and hot-plug control method
US20120274349A1 (en) Debug card for motherboard
CN110703892A (zh) 基于usb c型接口的ec复位电路以及电子设备
US8433837B2 (en) System for connecting electronic devices
CN1318996C (zh) 半导体器件
US10031870B2 (en) Semiconductor device and control method thereof
TW201308570A (zh) 讀寫控制電路
US20130002299A1 (en) Logic level translator and electronic system
CN104426528B (zh) 多电压输入缓冲器及其相关方法
CN101714104B (zh) 计算机的固件烧录装置
TWI550292B (zh) 電視智慧卡模組之測試裝置及方法
CN112286476A (zh) 一种主板的双bmc管理系统
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
KR101824518B1 (ko) 전자 기기에서 디바이스 제어 방법 및 장치
CN110688260B (zh) 基于耳机接口的ec复位电路以及电子设备
CN101430637B (zh) 可检测独立冗余磁盘阵列设定的装置
US10311827B2 (en) Integrated circuit board and display apparatus
CN104932998A (zh) 主板
US8909821B2 (en) Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device
CN214175084U (zh) 一种切换usb与spi的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120530