CN117060680A - 一种电源管理电路及其控制方法、系统 - Google Patents

Abstract

本申请实施例公开了一种电源管理电路及其控制方法、系统，该电源管理电路包括第一电源管理芯片和预留电阻位置，且第一电源管理芯片包括状态机模块、第一控制管脚和第一电源管脚，预留电阻位置的两端分别与第一控制管脚和第一电源管脚连接；其中，状态机模块，用于在预留电阻位置贴装第一电阻的情况下，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；或者，在预留电阻位置未贴装第一电阻的情况下，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。由于将第一电源管理芯片中的三个管脚合并为一个控制管脚，从而不仅减少了芯片面积，节约制造成本；而且还降低了关键信号被干扰的风险，提高了系统稳定性。

Description

一种电源管理电路及其控制方法、系统

分案说明

本申请是基于申请号为202110983933.7，申请日为2021年8月25日，发明名称为“一种电源管理电路及其控制方法、系统”的中国专利申请提出的，在该中国专利申请记载的范围内提出分案，该中国专利申请的全部内容再次引入本申请作为参考。

技术领域

本申请涉及电源管理技术领域，尤其涉及一种电源管理电路及其控制方法、系统。

背景技术

基带芯片(Baseband IC，BBIC)是指用来合成即将发射的基带信号，或对接收到的基带信号进行解码的芯片，它主要完成终端设备的信息处理功能。

目前，BBIC一般会使用一颗专用的基带电源管理芯片(Baseband PowerManagement IC，BB_PMIC)对其进行供电和控制。为了能够在BB_PMIC上实现多种控制方式，该BB_PMIC的控制管脚至少会包含电源键信号管脚(PON)，使能信号管脚(EN)，复位信号管脚(RESETIN)等三个独立的控制管脚，而且其控制逻辑也各不相同。然而，由于BB_PMIC单独设置了三个不同控制逻辑的控制管脚，从而导致BB_PMIC的芯片面积较大，制造成本也就相对较高；而且这些控制信号都是系统关键信号，在电路板上容易被其他信号干扰，直接影响了系统稳定性。

发明内容

本申请提出一种电源管理电路及其控制方法、系统，不仅能够减少BB_PMIC的芯片面积，节约制造成本；而且还可以降低关键信号被干扰的风险，提高了系统稳定性。

为达到上述目的，本申请的技术方案是这样实现的：

第一方面，本申请实施例提供了一种电源管理电路，该电源管理电路包括第一电源管理芯片和预留电阻位置，且第一电源管理芯片包括状态机模块、第一控制管脚和第一电源管脚，预留电阻位置的两端分别与第一控制管脚和第一电源管脚连接；其中，

状态机模块，用于在预留电阻位置贴装第一电阻的情况下，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；或者，在预留电阻位置未贴装第一电阻的情况下，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。

第二方面，本申请实施例提供了一种电源控制方法，应用于电源管理电路，且电源管理电路按照应用场景至少分为独立电源管理电路和组合电源管理电路；该方法包括：

通过状态机模块检测第一控制管脚处的信号电平状态；

根据信号电平状态，确定应用于独立电源管理电路或者组合电源管理电路；

当确定应用于独立电源管理电路时，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；

当确定应用于组合电源管理电路时，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。

第三方面，本申请实施例提供了一种电源管理系统，该电源管理系统至少包括如第一方面所述的电源管理电路和基带芯片；其中，所述电源管理电路为所述基带芯片进行上电或复位控制。

本申请实施例所提供的一种电源管理电路及其控制方法、系统，该电源管理电路包括第一电源管理芯片和预留电阻位置，且第一电源管理芯片包括状态机模块、第一控制管脚和第一电源管脚，预留电阻位置的两端分别与第一控制管脚和第一电源管脚连接；其中，状态机模块，用于在预留电阻位置贴装第一电阻的情况下，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；或者，在预留电阻位置未贴装第一电阻的情况下，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。这样，由于将BB_PMIC中的电源键信号管脚(PON)，使能信号管脚(EN)和复位信号管脚(RESETIN)这三个管脚合并为一个控制管脚，从而不仅能够减少BB_PMIC的芯片面积，节约制造成本；而且由于减少了电路板上的控制信号，还可以降低关键信号被干扰的风险，提高了系统稳定性。

附图说明

图1为提供一种BB_PMIC内部的组成结构示意图；

图2为提供一种BBIC独立系统的组成结构示意图；

图3为提供一种BBIC组合系统的组成结构示意图；

图4为本申请实施例提供的一种电源管理电路的组成结构示意图；

图5为本申请实施例提供的另一种电源管理电路的组成结构示意图；

图6为本申请实施例提供的一种独立电源管理电路的组成结构示意图；

图7为本申请实施例提供的一种组合电源管理电路的组成结构示意图；

图8为本申请实施例提供的一种电源控制方法的流程示意图；

图9为本申请实施例提供的一种电源管理系统的组成结构示意图；

图10为本申请实施例提供的一种独立电源管理系统的组成结构示意图；

图11为本申请实施例提供的一种组合电源管理系统的组成结构示意图；

图12为本申请实施例提供的一种电源控制方法的详细流程示意图。

具体实施方式

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。还需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

随着电子技术的不断发展，诸如智能手机、掌上电脑等终端设备越来越普及。目前，终端平台的基带芯片(Baseband IC，BBIC)一般会有两种应用场景，一种应用场景是搭配一颗应用处理器(Application Processor，AP)共同组成系统，比如应用于终端设备；另一种应用场景是BBIC独立组成系统，比如应用于客户前置设备(Customer PremiseEquipment，CPE)。

在这里，BBIC一般会使用一颗专用的基带电源管理芯片(Baseband PowerManagement IC，BB_PMIC)对其进行供电和控制。针对上述两种应用场景，对于BB_PMIC的开机、复位等控制逻辑是完全不同的。为了在BB_PMIC上实现多种控制方式，目前的BB_PMIC的控制管脚包含PON、EN、RESETIN等三个独立管脚，而且其控制逻辑也各不相同。

参见图1，其提供了一种BB_PMIC内部的组成结构示意图。如图1所示，该BB_PMIC包括有第一变换电路、状态机模块、第二变换电路以及第一管脚(Vsys)、第二管脚(VPMIC)、第三管脚(PON)、第四管脚(EN)和第五管脚(RESETIN)。其中，第一管脚(Vsys)连接外部电源(用Vsys电源表示)，第二管脚(VPMIC)连接外部电容(用C1表示)。

Vsys电源：BB_PMIC的输入电源，一般由终端设备内的电池供电。

第一变换电路：对输入电压Vsys进行电压变换，输出VPMIC电压。在本申请实施例中，第一变换电路可以为低压差线性稳压(Low Dropout Regulator，LDO)电路。

第二变换电路：对输入电压Vsys进行电压变换，将其转换为BBIC可用的电压并输出。在本申请实施例中，第二变换电路可以为直流变换(Direct Current-Direct Current，DC-DC)电路。

VPMIC电压：由输入电压Vsys经由LDO电路变换得到，给PMIC内部的数字电路供电。另外，在第二管脚(VPMIC)外挂一颗电容C1，可以起到滤波作用。

状态机模块：实现PMIC的控制逻辑，控制DC-DC电路的上电/下电时序。

PON：电源键信号，默认高电平。在电平被拉低一段时间(例如T1)后，状态机模块触发上电时序，控制DC-DC电路上电，BB_PMIC开始上电流程。

EN：使能信号，关机时为低电平。在电平被拉高时，状态机模块立刻触发上电时序，控制DC-DC电路上电，BB_PMIC开始上电流程。

RESETIN：复位信号，当BB_PMIC正常工作时，保持高电平。在电平被拉低时，状态机模块触发下电时序，控制DC-DC电路下电，BBIC被下电复位。

下面将结合两种应用场景的系统框图进行相关技术的描述。

(一)BBIC单独组成系统

当应用于独立场景时，此时BBIC单独组成系统，即BBIC独立系统对应的框图如图2所示。该系统框图可以包括第一电源管理芯片(BB_PMIC)、基带芯片(BBIC)、电源键和复位键。

其中，电源键连接在BB_PMIC的PON管脚上，复位键连接在RESETIN管脚上，EN管脚悬空。在用户按下电源键并持续一段时间(例如T1)后，触发BB_PMIC上电时序，进而给BBIC供电。

在开机情况下，如果BBIC工作异常，如软件跑死、无法通过软件进行关机或者重启系统等操作时，用户可以通过按下复位键，强制复位BB_PMIC，触发BB_PMIC下电时序，进而对BBIC下电，来完成对BBIC的复位重启。

(二)AP+BBIC共同组成系统

当应用于组合场景时，此时BBIC与AP配合使用，例如应用于终端设备，即BBIC组合系统对应的框图如图3所示。该系统框图可以包括第一电源管理芯片(BB_PMIC)、基带芯片(BBIC)、应用处理器(AP)、第二电源管理芯片(Main_PMIC)和电源键。

其中，AP为终端设备的应用处理器，Main_PMIC是终端设备的主电源管理芯片，负责终端设备的开关机上电操作，同时负责给AP供电。电源键挂在Main_PMIC上，BB_PMIC需要被Main_PMIC控制上电。由于Main_PMIC和BB_PMIC之间需要有严格的上电时序关系，为了严格控制时序，Main_PMIC发出的上电控制信号需要立即触发BB_PMIC上电，不能有延时，所以此时不能使用BB_PMIC的PON管脚控制BB_PMIC上电，需要使用BB_PMIC的EN信号控制BB_PMIC上电。另外，终端设备的电源键连接在Main_PMIC的PON管脚上。Main_PMIC还包括有两个通用输入输出(General-Purpose Input/Output，GPIO)管脚：GPIO_01管脚和GPIO_02管脚；其中，GPIO_01管脚连接BB_PMIC的RESETIN管脚，用于控制BB_PMIC的复位；GPIO_02管脚连接BB_PMIC的EN管脚，用于控制BB_PMIC的上电使能。BB_PMIC的PON管脚悬空不使用。

在用户按下电源键并持续一段时间(例如T1)后，Main_PMIC触发开机流程，输出电源给AP供电，并且通过拉高GPIO_02管脚的电平，进而拉高BB_PMIC的EN管脚，此时BB_PMIC立刻触发上电时序，BBIC上电启动。

当AP检测到BBIC软件跑死、或者无法通过软件对BBIC进行重启时，AP会通知Main_PMIC，具体是通过拉低GPIO_01管脚的电平，进而拉低BB_PMIC的RESETIN管脚，此时BB_PMIC被复位，触发BB_PMIC下电时序，BBIC下电重启。

由此可见，在相关技术中，BB_PMIC单独设置了三个不同控制逻辑的控制管脚(具体包括：PON管脚、EN管脚和RESETIN管脚)，以达到在不同场景下应用的目的。如果可以将这几个控制管脚的功能合并到一个管脚上，那么可以减少芯片的管脚数量，进而减少芯片面积，而芯片面积直接决定着芯片的制造成本，所以如果能够减少芯片的管脚数量，那么就能够降低成本。另外，这些控制信号都是系统关键信号，如果这些控制信号在电路板上被其他信号干扰，还会直接影响系统稳定性，信号数量越多，受干扰的可能性就越大；因此，如果能够合并管脚，以减少电路板上关键信号的数量，那么还能够降低被干扰的风险，增强系统稳定性。

基于此，本申请实施例提供了一种电源管理电路，该电源管理电路包括第一电源管理芯片和预留电阻位置，且第一电源管理芯片包括状态机模块、第一控制管脚和第一电源管脚，预留电阻位置的两端分别与第一控制管脚和第一电源管脚连接；其中，状态机模块，用于在预留电阻位置贴装第一电阻的情况下，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；或者，在预留电阻位置未贴装第一电阻的情况下，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。这样，由于将BB_PMIC中的电源键信号管脚(PON)，使能信号管脚(EN)和复位信号管脚(RESETIN)这三个管脚合并为一个控制管脚，从而不仅能够减少BB_PMIC的芯片面积，节约制造成本；而且由于减少了电路板上的控制信号，还可以降低关键信号被干扰的风险，提高了系统稳定性。

下面将结合附图对本申请各实施例进行详细描述。

本申请的一实施例中，参见图4，其示出了本申请实施例提供的一种电源管理电路的组成结构示意图。如图4所示，该电源管理电路40可以包括第一电源管理芯片41和预留电阻位置42，且第一电源管理芯片41可以包括状态机模块411、第一控制管脚和第一电源管脚，预留电阻位置42的两端分别与第一控制管脚和第一电源管脚连接；其中，

状态机模块411，用于在预留电阻位置42贴装第一电阻R1的情况下，通过第一控制管脚触发第一电源管理芯片41的上电功能或复位功能；或者，在预留电阻位置42未贴装第一电阻R1的情况下，通过外部控制模块和第一控制管脚触发第一电源管理芯片41的上电功能或复位功能。

需要说明的是，本申请实施例的电源管理电路40可以根据在预留电阻位置42是否贴装第一电阻R1来适应不同的应用场景。在图4中，如果预留电阻位置42贴装了第一电阻R1，那么可以将第一控制管脚上拉到第一电源管脚的电平状态；否则，如果预留电阻位置42未贴装第一电阻R1，那么这时候的第一控制管脚处于悬空状态。也就是说，通过在预留电阻位置42选择是否贴装第一电阻R1，可以由状态机模块411来识别出该电源管理电路40的应用场景。

还需要说明的是，本申请实施例的电源管理电路40实现了将第一电源管理芯片41上的PON、EN和RESETIN三个管脚合并为一个第一控制管脚(用PON表示)。其主要是通过在电路板上设置不同的元器件(例如第一电阻R1)，以此在状态机模块411初始化时能够识别出该电源管理电路40对应的应用场景，再以此利用状态机模块411给第一控制管脚赋予不同的控制逻辑，实现不同的控制功能，从而能够将多种控制逻辑在一个管脚(即第一控制管脚上)实现。

在一些实施例中，在图4所示电源管理电路40的基础上，参见图5，第一电源管理芯片41还可以包括第一变换电路412和第二电源管脚；其中，

第二电源管脚，与外部电源连接，用于为第一电源管理芯片提供输入电压；

第一变换电路412，用于对输入电压进行电压变换，生成供电电压；

第一电源管脚，用于接收供电电压，并根据供电电压为状态机模块411供电，以实现状态机模块411的初始化。

在一种具体的示例中，第一变换电路412可以为LDO电路。

需要说明的是，在本申请实施例中，外部电源可以用Vsys电源表示，第一控制管脚可以用PON管脚表示，第一电源管脚可以用VPMIC管脚表示，第二电源管脚可以用Vsys管脚表示。

还需要说明的是，第二电源管脚与Vsys电源连接，这时候为第一电源管理芯片41提供的输入电压可以用Vsys电压表示；而通过第一变换电路412生成的供电电压可以用VPMIC电压表示。这样，在Vsys电压建立之后，VPMIC电压建立，此时可以实现状态机模块411的初始化。

进一步地，在一些实施例中，参见图5，该电源管理电路40还可以包括第一电容C1；其中，第一电容C1的一端与第一电源管脚连接，第一电容C1的另一端接地。这里，第一电容C1主要是对第一电源管脚处的VPMIC电压起到滤波作用。

进一步地，在一些实施例中，参见图5，第一电源管理芯片41还可以包括第二变换电路413；其中，

状态机模块411，还用于根据第一控制管脚处的信号电平状态，生成控制电源时序；

第二变换电路413，用于根据该控制电源时序对输入电压进行电压变换，生成目标电压。

在一种具体的示例中，第二变换电路413可以为DC-DC电路。

需要说明的是，第一电源管理芯片41可以为基带电源管理芯片(BB_PMIC)。这样，在电源管理系统中，除了电源管理电路40之外，还可以包括基带芯片(BBIC)，其中，第一电源管理芯片41能够为基带芯片(BBIC)进行供电和电源控制，这里的目标电压即为BB_PMIC提供给BBIC的电源输出。

还需要说明的是，在状态机模块411初始化之后，这时候第一控制管脚处的信号电平状态与是否贴装第一电阻R1有关。具体来讲，在预留电阻位置42贴装第一电阻R1的情况下，第一控制管脚处的信号电平状态为第一电平状态；或者，在预留电阻位置42未贴装第一电阻R1的情况下，第一控制管脚处的信号电平状态为第二电平状态。

在一种更具体的示例中，第一电平状态为高电平，第二电平状态为低电平。

也就是说，在Vsys电压建立之后，VPMIC电压建立，这时候如果预留电阻位置42贴装了第一电阻R1，那么第一控制管脚被上拉到VPMIC电压，此时第一控制管脚处的信号电平状态为高电平；如果预留电阻位置42未贴装第一电阻R1，那么第一控制管脚处于悬空状态，此时第一控制管脚处的信号电平状态为低电平。

进一步地，预留电阻位置42是否贴装第一电阻R1，还可以此在状态机模块411初始化时来识别电源管理电路40对应的应用场景。具体地，在一些实施例中，对于状态机模块411来说，其还可以用于若检测到第一控制管脚处的信号电平状态为第一电平状态，则确定应用于独立电源管理电路；或者，若检测到第一控制管脚处的信号电平状态为所述第二电平状态，则确定应用于组合电源管理电路。

在本申请实施例中，电源管理电路40按照应用场景至少可以分为独立电源管理电路和组合电源管理电路；其中，如果应用于独立场景，这时候可以为独立电源管理电路，其是由电源管理电路40单独组成的；如果应用于组合场景，这时候可以为组合电源管理电路，其是由电源管理电路40与外部控制模块共同组成的。

在一些实施例中，对于独立电源管理电路而言，参见图6，独立电源管理电路60可以包括第一电源管理芯片41和第一电阻R1，且第一电阻R1的两端分别与第一控制管脚和第一电源管脚连接；其中，

状态机模块411，具体用于配置第一控制管脚的功能为电源键功能，以使得在第一控制管脚处的信号电平状态发生变化时，触发第一电源管理芯片41的上电功能或复位功能。

进一步地，在一些实施例中，参见图6，独立电源管理电路60还可以包括电源键K1，电源键K1的一端与第一控制管脚连接，电源键K1的另一端接地；其中，

电源键K1，用于在接收到第一操作指令时，控制第一控制管脚处的信号电平由第一电平状态调整为第二电平状态，且在第二电平状态持续第一预设时间后，触发第一电源管理芯片41的上电操作，以实现上电功能。

另外，在一些实施例中，当终端设备工作异常，例如基带芯片的软件跑死、无法通过软件正常关机或者重启时，这时候需要对第一电源管理芯片41进行复位。其中，

电源键K1，还用于在接收到第二操作指令时，控制第一控制管脚处的信号电平由第一电平状态调整为第二电平状态，且在第二电平状态持续第二预设时间后，触发第一电源管理芯片41的下电重启操作，以实现复位功能。

其中，第一电平状态为高电平，第二电平状态为低电平。

需要说明的是，第一操作指令是根据用户对电源键执行持续第一预设时间的按压操作生成的，第二操作指令是根据用户对电源键执行持续第二预设时间的按压操作生成的。

在本申请实施例中，第一预设时间小于第二预设时间。其中，第一预设时间可以用T1表示，第二预设时间可以用T2表示。在一种具体的示例中，第一预设时间可设置为1秒，第二预设时间可设置为10秒。

也就是说，当电源键被按下时，第一控制管脚处的PON信号被拉低，且持续T1时间后，状态机模块411触发上电时序，第一电源管理芯片41开始上电，基带芯片上电启动。如果终端设备工作异常而无法通过软件正常关机或者重启时，那么还可以通过长时间按压电源键，且持续T2时间后，状态机模块411触发下电时序，第一电源管理芯片41进行强制复位操作，基带芯片下电重启。

在一些实施例中，对于组合电源管理电路而言，外部控制模块可以包括第二电源管理芯片和应用处理器。参见图7，组合电源管理电路70可以包括第一电源管理芯片41、第二电源管理芯片71和应用处理器72，第二电源管理芯片71可以包括第二控制管脚和通用输入输出管脚，且通用输入输出管脚与第一控制管脚连接；其中，

状态机模块411，具体用于配置第一控制管脚的功能为使能复位功能，以使得在第一控制管脚处的信号电平状态发生变化时，触发第一电源管理芯片41的上电功能或复位功能。

进一步地，在一些实施例中，参见图7，组合电源管理电路70还可以包括电源键K1，电源键K1的一端与第二控制管脚连接，电源键K1的另一端接地；其中，

电源键K1，用于在接收到第三操作指令时，控制第二电源管理芯片71开始上电；

第二电源管理芯片71，用于在所述上电之后，通过通用输入输出管脚控制第一控制管脚处的信号电平由第二电平状态调整为第一电平状态，触发第一电源管理芯片的上电操作，以实现上电功能。

另外，在一些实施例中，当终端设备工作异常，例如基带芯片的软件跑死、无法通过软件正常关机或者重启时，这时候需要通过第二电源管理芯片71和应用处理器72对第一电源管理芯片41进行复位。其中，

应用处理器72，用于向第二电源管理芯片71发送复位命令；

第二电源管理芯片71，还用于根据该复位命令，通过通用输入输出管脚控制第一控制管脚处的信号电平由第一电平状态调整为第二电平状态，触发第一电源管理芯片41的下电操作；以及在第三预设时间之后，通过通用输入输出管脚再次控制第一控制管脚处的信号电平由第二电平状态调整为第一电平状态，触发第一电源管理芯片41的重新上电操作，以实现复位功能。

其中，第一电平状态为高电平，第二电平状态为低电平。

需要说明的是，第三操作指令是根据用户对电源键执行按压操作生成的。另外，第三预设时间用T3表示，第三预设时间的取值可设置为毫秒级，示例性地，第三预设时间为20毫秒，但是并不作任何限定。

还需要说明的是，第二控制管脚也可以用PON管脚表示，通用输入输出管脚可以用GPIO_0管脚表示。在本申请实施例中，第二电源管理芯片71的PON管脚与电源键连接，第二电源管理芯片71的GPIO_01管脚与第一电源管理芯片41的PON管脚连接，用于实现第一电源管理芯片41的上电功能或复位功能。

也就是说，当电源键被按下时，第二控制管脚处的PON信号被拉低，第二电源管理芯片71开始上电，然后将第一控制管脚处的PON信号拉高，使得第一电源管理芯片41开始上电，基带芯片上电启动。如果终端设备工作异常而无法通过软件正常关机或者重启时，应用处理器72通知第二电源管理芯片71将第一控制管脚处的PON信号拉低，第一电源管理芯片41下电，并在经过T3时间后，第二电源管理芯片71再将第一控制管脚处的PON信号拉高，基带芯片重新上电。

本实施例提供了一种电源管理电路，该电源管理电路包括第一电源管理芯片和预留电阻位置，且第一电源管理芯片包括状态机模块、第一控制管脚和第一电源管脚，预留电阻位置的两端分别与第一控制管脚和第一电源管脚连接；其中，状态机模块，用于在预留电阻位置贴装第一电阻的情况下，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；或者，在预留电阻位置未贴装第一电阻的情况下，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。这样，由于将第一电源管理芯片上的PON、EN和RESETIN三个管脚合并为一个控制管脚，从而不仅能够减少芯片面积，节约制造成本；而且由于减少了电路板上的控制信号，还可以降低关键信号被干扰的风险，提高了系统稳定性。

本申请的另一实施例中，参见图8，其示出了本申请实施例提供的一种电源控制方法的流程示意图。如图8所示，该方法可以包括：

S801：通过状态机模块检测第一控制管脚处的信号电平状态。

需要说明的是，该方法应用于前述实施例所述的电源管理电路40。在该电源管理电路中，其可以包括第一电源管理芯片和预留电阻位置，且第一电源管理芯片可以包括状态机模块、第一控制管脚和第一电源管脚，预留电阻位置的两端分别与第一控制管脚和第一电源管脚连接。

在一些实施例中，在通过状态机模块检测第一控制管脚处的信号电平状态之前，该方法还可以包括：

接收外部电源为第一电源管理芯片提供的输入电压；

对输入电压进行电压变换，生成供电电压；

根据供电电压为状态机模块供电，以实现状态机模块的初始化。

在本申请实施例中，外部电源可以用Vsys电源表示。第二电源管脚与Vsys电源连接，这时候为第一电源管理芯片提供的输入电压可以用Vsys电压表示；而通过电压变换生成的供电电压可以用VPMIC电压表示。这样，在Vsys电压建立之后，VPMIC电压建立，此时可以实现状态机模块的初始化。

进一步地，在状态机模块初始化之后，第一控制管脚处的信号电平状态与预留电阻位置是否贴装第一电阻具有关联关系。因此，在一些实施例中，该方法还可以包括：在预留电阻位置贴装第一电阻的情况下，确定第一控制管脚处的信号电平状态为第一电平状态；或者，在预留电阻位置未贴装第一电阻的情况下，确定第一控制管脚处的信号电平状态为第二电平状态。

在一种具体的示例中，第一电平状态为高电平，第二电平状态为低电平。

也就是说，在Vsys电压建立之后，VPMIC电压建立，这时候如果预留电阻位置贴装了第一电阻，那么第一控制管脚被上拉到VPMIC电压，此时第一控制管脚处的信号电平状态为高电平；如果预留电阻位置未贴装第一电阻，那么第一控制管脚处于悬空状态，此时第一控制管脚处的信号电平状态为低电平。

S802：根据信号电平状态，确定应用于独立电源管理电路或者组合电源管理电路。

需要说明的是，可以根据在预留电阻位置是否贴装第一电阻来适应不同的应用场景，其主要是和第一控制管脚处的信号电平状态有关。具体来讲，所述根据信号电平状态，确定应用于独立电源管理电路或者组合电源管理电路，可以包括：若检测到信号电平状态为第一电平状态，则确定应用于独立电源管理电路；或者，若检测到信号电平状态为第二电平状态，则确定应用于组合电源管理电路。

在本申请实施例中，第一电平状态为高电平，第二电平状态为低电平。换句话说，如果检测到信号电平状态为第一电平状态，那么可以确定应用于独立电源管理电路；如果检测到信号电平状态为第二电平状态，那么可以确定应用于组合电源管理电路。

S803：当确定应用于独立电源管理电路时，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能。

需要说明的是，本申请实施例的状态机模块配置第一控制管脚的功能为电源键功能。对于S803来说，所述通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能，可以包括：

在接收到第一操作指令时，控制第一控制管脚处的信号电平由第一电平状态调整为第二电平状态，且在第二电平状态持续第一预设时间后，触发第一电源管理芯片的上电操作，以实现上电功能；或者，

在接收到第二操作指令时，控制第一控制管脚处的信号电平由第一电平状态调整为第二电平状态，且在第二电平状态持续第二预设时间后，触发第一电源管理芯片的下电重启操作，以实现复位功能。

在本申请实施例中，第一操作指令是根据用户对电源键执行持续第一预设时间的按压操作生成的，第二操作指令是根据用户对电源键执行持续第二预设时间的按压操作生成的。

在本申请实施例中，第一预设时间小于第二预设时间。其中，第一预设时间可以用T1表示，第二预设时间可以用T2表示。在一种具体的示例中，第一预设时间可设置为1秒，第二预设时间可设置为10秒。

也就是说，当电源键被按下时，第一控制管脚处的PON信号被拉低，且持续T1时间后，状态机模块触发上电时序，第一电源管理芯片开始上电，基带芯片上电启动。如果终端设备工作异常而无法通过软件正常关机或者重启时，那么还可以通过长时间按压电源键，且持续T2时间后，状态机模块触发下电时序，第一电源管理芯片进行强制复位操作，基带芯片下电重启。

S804：当确定应用于组合电源管理电路时，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。

需要说明的是，本申请实施例的状态机模块配置第一控制管脚的功能为使能复位功能。对于S804来说，所述通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能，可以包括：

根据接收到第三操作指令，在第二电源管理芯片开始上电之后，控制第一控制管脚处的信号电平由第二电平状态调整为第一电平状态，触发第一电源管理芯片的上电操作，以实现上电功能；或者，

在第二电源管理芯片接收到应用处理器发送的复位命令之后，控制第一控制管脚处的信号电平由第一电平状态调整为第二电平状态，触发第一电源管理芯片的下电操作；以及在第三预设时间之后再次控制第一控制管脚处的信号电平由第二电平状态调整为第一电平状态，触发第一电源管理芯片的重新上电操作，以实现复位功能。

在本申请实施例中，外部控制模块可以包括第二电源管理芯片和应用处理器。其中，第二电源管理芯片的第二控制管脚与电源键连接，第二电源管理芯片的通用输入输出管脚与第一电源管理芯片的第一控制管脚连接，以实现第一电源管理芯片的上电功能或复位功能。

也就是说，当电源键被按下时，第二控制管脚处的PON信号被拉低，第二电源管理芯片开始上电，然后将第一控制管脚处的PON信号拉高，使得第一电源管理芯片开始上电，基带芯片上电启动。如果终端设备工作异常而无法通过软件正常关机或者重启时，应用处理器通知第二电源管理芯片将第一控制管脚处的PON信号拉低，第一电源管理芯片下电，并在经过第三预设时间后，第二电源管理芯片再将第一控制管脚处的PON信号拉高，基带芯片重新上电。

本实施例提供了一种电源控制方法，应用于电源管理电路，且电源管理电路按照应用场景至少分为独立电源管理电路和组合电源管理电路。通过状态机模块检测第一控制管脚处的信号电平状态；根据信号电平状态，确定应用于独立电源管理电路或者组合电源管理电路；当确定应用于独立电源管理电路时，通过第一控制管脚触发第一电源管理芯片的上电功能或复位功能；当确定应用于组合电源管理电路时，通过外部控制模块和第一控制管脚触发第一电源管理芯片的上电功能或复位功能。这样，将PON、EN和RESETIN等多个管脚合成一个控制管脚，利用不同的外围元器件去识别不同的应用场景，并将管脚配置成对应的功能；从而不仅能够减少芯片面积，节约制造成本；而且由于减少了电路板上的控制信号，还可以降低关键信号被干扰的风险，提高了系统稳定性。

本申请的又一实施例中，参见图9，其示出了本申请实施例提供的一种电源管理系统90的组成结构示意图。如图9所示，电源管理系统90至少可以包括前述实施例所述的任一项电源管理电路40和基带芯片91；其中，电源管理电路40可以为基带芯片91进行上电或复位控制。

在本申请实施例中，应用场景至少包括独立场景和组合场景，对应地，电源管理系统90至少可以分为独立电源管理系统和组合电源管理系统。其中，独立电源管理系统可以看作是由独立电源管理电路和基带芯片组成，组合电源管理系统可以看作是由组合电源管理电路和基带芯片组成。

下面将针对这两种应用场景下的电源管理系统分别进行详细说明。

在一种可能的实现方式中，第一电源管理芯片41单组组成系统时，这时候需要在电路板上贴装第一电阻R1。参见图10，其示出了本申请实施例提供的一种独立电源管理系统的组成结构示意图。如图10所示，独立电源管理系统100可以包括第一电源管理芯片41、第一电阻R1、电源键K1和基带芯片91。

这里，第一电源管理芯片41可以为BB_PMIC，基带芯片91可以为BBIC。具体来说，BB_PMIC可以包括状态机模块、第一变换电路、第二变换电路、第一控制管脚、第一电源管脚和第二电源管脚。其中，第一控制管脚用PON管脚表示，第一电源管脚用VPMIC管脚表示，第二电源管脚用Vsys管脚表示，第一电阻R1的两端分别与PON管脚和VPMIC管脚连接，电源键K1的两端分别与PON管脚和地连接；另外，在VPMIC管脚处还可以外挂第一电容C1，以起到滤波作用。

在另一种可能的实现方式中，第一电源管理芯片41与外部控制模块共同组成系统时，这时候不需要在电路板上贴装第一电阻R1。参见图11，其示出了本申请实施例提供的一种组合电源管理系统的组成结构示意图。如图11所示，组合电源管理系统110可以包括第一电源管理芯片41、第二电源管理芯片111、应用处理器112、电源键K1和基带芯片91。

这里，第一电源管理芯片41可以为BB_PMIC，第二电源管理芯片111可以为Main_PMIC，应用处理器112可以为AP，基带芯片91可以为BBIC。具体来说，BB_PMIC可以包括状态机模块、第一变换电路、第二变换电路、第一控制管脚、第一电源管脚和第二电源管脚，Main_PMIC可以包括第二控制管脚和通用输入输出管脚。其中，BB_PMIC的第一控制管脚用PON管脚表示，第一电源管脚用VPMIC管脚表示，第二电源管脚用Vsys管脚表示；Main_PMIC的第二控制管脚用PON管脚表示，通用输入输出管脚用GPIO_01管脚表示；而且Main_PMIC的PON管脚与电源键K1连接，Main_PMIC的GPIO_01管脚与BB_PMIC的PON管脚连接。另外，在BB_PMIC的VPMIC管脚处还可以外挂第一电容C1，以起到滤波作用。

结合图10和图11，参见12，其示出了本申请实施例提供的一种电源控制方法的详细流程示意图。如图12所示，该详细流程可以包括：

S1201：Vsys电压建立。

S1202：VPMIC电压建立，状态机模块初始化。

S1203：状态机模块检测第一控制管脚处的信号电平状态。

S1204：若信号电平状态为高电平，则状态机模块配置第一控制管脚的功能为电源键功能。

S1205：按下电源键且持续T1时间后，BB_PMIC开始上电，BBIC上电启动。

S1206：按下电源键且持续T2时间后，BB_PMIC进行复位，BBIC下电重启。

S1207：若信号电平状态为低电平，则状态机模块配置第一控制管脚的功能为使能复位功能。

S1208：按下电源键,Main_PMIC开始上电后，将第一控制管脚处的信号电平拉高，BB_PMIC开始上电，BBIC上电启动。

S1209：AP向Main_PMIC发送复位命令，Main_PMIC将第一控制管脚处的信号电平拉低，BBIC下电；T3时间后，Main_PMIC将第一控制管脚处的信号电平拉高，BBIC重新上电。

需要说明的是，本申请实施例的技术方案是将相关技术中的PON、EN和RESETIN三个管脚合并为一个控制管脚，并且通过在电路板上外加第一电阻R1，可以将其上拉到第一电源管脚处的VPMIC电压。这样，通过在电路板上选择是否贴装第一电阻R1，可以实现两种场景下该第一控制管脚的不同功能。

当BBIC单独组成系统时，系统框图详见图10，这时候需要在电路板上贴装第一电阻R1，而且电源键连接BB_PMIC的第一控制管脚(即PON管脚)。

对于图10所示的独立电源管理系统100，开机流程如下：

第一步，Vsys电压建立；

第二步，VPMIC电压建立，状态机模块初始化；

第三步，状态机模块检测PON管脚的信号电平状态，因为电路板上贴装了第一电阻R1，所以这时候的信号电平状态为高电平；

第四步，状态机模块配置PON管脚的功能为电源键功能：当PON管脚处的信号被拉低一段时间(比如T1时间)后，状态机模块会触发上电时序，控制第二变换电路上电；

第五步，BB_PMIC等待电源键被按下。当电源键被按下时，PON管脚处的信号被拉低，持续一段时间(比如T1时间)后，BB_PMIC开始上电流程，BBIC上电启动；

第六步，当终端设备工作异常，如BBIC软件跑死、无法通过软件正常关机或者重启时，可以通过长按电源键，持续一段时间(比如T2时间)后，状态机模块触发下电时序，控制第二变换电路下电，BB_PMIC进行复位操作，BBIC下电重启。

在本申请实施例中，T1时间和T2时间均可根据产品需求进行配置，一般情况下，T1小于T2。示例性地，T1设置为1秒，T2设置为10秒，但是并不作具体限定。

当BBIC与AP共同组成系统时，系统框图详见图11，这时候不需要在电路板上贴装第一电阻R1，而且电源键连接Main_PMIC的第二控制管脚(PON管脚)，Main_PMIC的通用输入输出管脚(即GPIO_01管脚)连接到BB_PMIC的第一控制管脚(PON管脚)。

对于图11所示的组合电源管理系统110，开机流程如下：

第一步，Vsys电压建立；

第二步，VPMIC电压建立，状态机模块初始化；

第三步，状态机模块检测PON管脚的信号电平状态，因为电路板上没有贴装第一电阻R1，所以这时候的信号电平状态为低电平；

第四步，状态机模块配置PON管脚的功能为使能复位功能：当PON管脚处的信号从低电平被拉高时，状态机模块会触发上电时序，控制第二变换电路上电；当PON管脚处的信号从高电平被拉低时，状态机模块会触发下电时序，控制第二变换电路下电；

第五步，BB_PMIC等待PON管脚被Main_PMIC拉高。Main_PMIC开始上电后，将BB_PMIC的PON管脚拉高，BB_PMIC开始上电流程，BBIC上电启动；

第六步，当终端设备工作异常，如BBIC软件跑死时，AP可以通知Main_PMIC将BB_PMIC的PON管脚拉低，BBIC下电复位，一段时间(比如T3时间)后，Main_PMIC再次将BB_PMIC的PON管脚拉高，BBIC重新上电。

本申请实施例提供了一种电源管理系统，通过在电路板上是否贴装第一电阻R1，可以确定是应用于独立电源管理系统，还是组合电源管理系统。而且无论是独立电源管理系统还是组合电源管理系统，BB_PMIC均减少了两个管脚，从而可以减少BB_PMIC的芯片面积，节约制造成本；另外，还减少了电路板上的控制信号，降低了关键信号被干扰的风险，提高了系统稳定性。

以上，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种电源管理电路，其特征在于，所述电源管理电路包括第一电源管理芯片，且所述第一电源管理芯片包括第一控制管脚，所述电源管理电路按照应用场景至少分为独立电源管理电路和组合电源管理电路，所述独立电源管理电路是由所述电源管理电路单独组成的，所述组合电源管理电路是由所述电源管理电路与外部控制模块共同组成的；其中，

所述第一控制管脚处的信号电平状态用于确定所述电源管理电路应用于所述独立电源管理电路或所述组合电源管理电路。

2.根据权利要求1所述的电源管理电路，其特征在于，所述第一电源管理芯片还包括：状态机模块；其中，

所述状态机模块，用于若检测到所述第一控制管脚处的信号电平状态为第一电平状态，则确定应用于所述独立电源管理电路；或者，若检测到所述第一控制管脚处的信号电平状态为第二电平状态，则确定应用于所述组合电源管理电路。

3.根据权利要求2所述的电源管理电路，其特征在于，所述电源管理电路还包括：预留电阻位置，所述预留电阻位置的两端分别与所述第一控制管脚和所述第一电源管理芯片的第一电源管脚连接；其中，

在所述预留电阻位置贴装第一电阻的情况下，所述第一控制管脚处的信号电平状态为所述第一电平状态；或者，

在所述预留电阻位置未贴装第一电阻的情况下，所述第一控制管脚处的信号电平状态为所述第二电平状态。

4.根据权利要求3所述的电源管理电路，其特征在于，所述独立电源管理电路包括所述第一电源管理芯片和所述第一电阻，且所述第一电阻的两端分别与所述第一控制管脚和所述第一电源管脚连接；其中，

所述状态机模块，具体用于配置所述第一控制管脚的功能为电源键功能，以使得在所述第一控制管脚处的信号电平状态发生变化时，触发所述第一电源管理芯片的上电功能或复位功能。

5.根据权利要求4所述的电源管理电路，其特征在于，所述独立电源管理电路还包括电源键，所述电源键的一端与所述第一控制管脚连接，所述电源键的另一端接地；其中，

所述电源键，用于在接收到第一操作指令时，控制所述第一控制管脚处的信号电平由所述第一电平状态调整为所述第二电平状态，且在所述第二电平状态持续第一预设时间后，触发所述第一电源管理芯片的上电操作，以实现所述上电功能。

6.根据权利要求5所述的电源管理电路，其特征在于，

所述电源键，还用于在接收到第二操作指令时，控制所述第一控制管脚处的信号电平由所述第一电平状态调整为所述第二电平状态，且在所述第二电平状态持续第二预设时间后，触发所述第一电源管理芯片的下电重启操作，以实现所述复位功能。

7.根据权利要求6所述的电源管理电路，其特征在于，所述第一预设时间小于所述第二预设时间。

8.根据权利要求3所述的电源管理电路，其特征在于，所述组合电源管理电路包括所述第一电源管理芯片和所述外部控制模块，所述外部控制模块包括第二电源管理芯片和应用处理器，所述第二电源管理芯片包括第二控制管脚和通用输入输出管脚，所述通用输入输出管脚与所述第一控制管脚连接；其中，

所述状态机模块，具体用于配置所述第一控制管脚的功能为使能复位功能，以使得在所述第一控制管脚处的信号电平状态发生变化时，触发所述第一电源管理芯片的上电功能或复位功能。

9.根据权利要求8所述的电源管理电路，其特征在于，所述组合电源管理电路还包括电源键，所述电源键的一端与所述第二控制管脚连接，所述电源键的另一端接地；其中，

所述电源键，用于在接收到第三操作指令时，控制所述第二电源管理芯片开始上电；

所述第二电源管理芯片，用于在所述上电之后，通过所述通用输入输出管脚控制所述第一控制管脚处的信号电平由所述第二电平状态调整为所述第一电平状态，触发所述第一电源管理芯片的上电操作，以实现所述上电功能。

10.根据权利要求8所述的电源管理电路，其特征在于，

所述应用处理器，用于向所述第二电源管理芯片发送复位命令；

所述第二电源管理芯片，还用于根据所述复位命令，通过所述通用输入输出管脚控制所述第一控制管脚处的信号电平由所述第一电平状态调整为所述第二电平状态，触发所述第一电源管理芯片的下电操作；以及在第三预设时间之后，通过所述通用输入输出管脚再次控制所述第一控制管脚处的信号电平由所述第二电平状态调整为所述第一电平状态，触发所述第一电源管理芯片的重新上电操作，以实现所述复位功能。

11.根据权利要求2至10任一项所述的电源管理电路，其特征在于，所述第一电平状态为高电平，所述第二电平状态为低电平。

12.一种电源控制方法，其特征在于，应用于电源管理电路，且所述电源管理电路按照应用场景至少分为独立电源管理电路和组合电源管理电路；所述方法包括：

通过状态机模块检测第一控制管脚处的信号电平状态；

根据所述信号电平状态，确定应用于所述独立电源管理电路或者所述组合电源管理电路。

13.一种电源管理系统，其特征在于，所述电源管理系统至少包括如权利要求1至11任一项所述的电源管理电路和基带芯片。