CN101714104B - 计算机的固件烧录装置 - Google Patents

计算机的固件烧录装置 Download PDF

Info

Publication number
CN101714104B
CN101714104B CN200810166524A CN200810166524A CN101714104B CN 101714104 B CN101714104 B CN 101714104B CN 200810166524 A CN200810166524 A CN 200810166524A CN 200810166524 A CN200810166524 A CN 200810166524A CN 101714104 B CN101714104 B CN 101714104B
Authority
CN
China
Prior art keywords
connector
firmware
target element
buffer circuit
management controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810166524A
Other languages
English (en)
Other versions
CN101714104A (zh
Inventor
黄岚
刘士豪
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN200810166524A priority Critical patent/CN101714104B/zh
Publication of CN101714104A publication Critical patent/CN101714104A/zh
Application granted granted Critical
Publication of CN101714104B publication Critical patent/CN101714104B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明的目的在于提供一种计算机的固件烧录装置,包含连接器、底板管理控制器、隔离电路。此固件烧录装置用于传输固件数据至目标组件进行烧录动作,固件数据由底板管理控制器或外部电子装置提供。当计算机内部各芯片、芯片组、其它硬件装置之间的连结复用传输界面时,将导致外部电子装置对目标组件的烧录动作,受到噪声干扰而产生异常状态。依据本发明的固件烧录装置,当外部电子装置耦接至计算机内部的目标组件进行烧录动作时,隔离电路断开目标组件与其它硬件之间的传输界面,使烧录动作不受噪声干扰。

Description

计算机的固件烧录装置
技术领域
本发明涉及一种固件烧录装置,特别是涉及一种从计算机外部进行固件(firmware)烧录时避免噪声干扰的烧录装置。
背景技术
目前计算机内部使用许多芯片和芯片组,用以辅助系统的运行。为了节省硬件成本,大量采用可程序芯片(programmable chip)。当可程序芯片的功能改变时,可透过内部装置对目标组件进行固件更新,有效节省硬件成本。为了操作上的便利性,可利用外部电子装置的连接,用以进行更新目标组件的固件。
基于硬件成本的考虑,芯片、芯片组和其它硬件装置之间,可能复用不同的传输界面。目标组件与其它芯片组和硬件装置之间的访问,采用第一传输界面。当进行目标组件的固件更新时,使用第二传输界面进行烧录。不同的传输界面提供不同的功用和效率。
由于前述芯片、芯片组和其它硬件装置之间的物理连结,存在不同传输界面。当从计算机外部对计算机内部的目标组件在进行烧录固件时,连结至目标组件的其它传输界面会造成噪声干扰,导致固件更新出现异常状况。
发明内容
本发明的目的在于提供一种计算机的固件烧录装置,在保有计算机内部装置可对目标组件进行固件更新的前提下,此固件烧录装置可以在外部电子装置对计算机内部目标组件进行固件烧录时,避免噪声干扰的烧录装置。
本发明提供一种计算机的固件烧录装置,包含连接器、底板管理控制器(baseboard management controller,BMC)和隔离电路。其中连接器耦接至目标组件的固件烧录端口,用以提供计算机的外部电子装置输入固件数据的连接接口。隔离电路耦接于目标组件的固件烧录端口与底板管理控制器之间。当外部电子装置耦接到连接器时,隔离电路断开目标组件和底板管理控制器之间传输固件数据的路径。当外部电子装置未耦接到连接器时,隔离电路将目标组件耦接到底板管理控制器。其中外部连结装置用以耦接于外部电子装置和所述连接器之间,由外部连结装置产生设置信号(install signal)用于致能隔离电路,使底板管理控制器和目标组件之间传输固件数据的路径断开,或是由连接器检测外部连结装置是否耦接连接器,并且对应地产生设置信号来控制隔离电路的导通状态。
依据本发明的较佳实施例,隔离电路包含金氧半场效晶体管(metal oxidesemiconductor field-effect transistor,MOSFET),其中金氧半场效晶体管的漏极耦接至目标组件的固件烧录端口,金氧半场效晶体管的源极耦接至底板管理控制器,金氧半场效晶体管的栅极耦接至连接器。
依据本发明的较佳实施例,外部电子装置经由外部连结装置耦接至连接器,用于致能隔离电路,使底板管理控制器和目标组件之间传输固件数据的路径断开。
依据本发明的较佳实施例,底板管理控制器耦接到隔离电路,用于传输固件数据的传输界面,为第一传输界面与第二传输界面复用。
依据本发明的较佳实施例,隔离电路将目标组件耦接至底板管理控制器时,底板管理控制器得以将计算机提供的固件数据输出至目标组件的固件烧录端口。
对于计算机内部各芯片、芯片组和其它硬件装置之间的物理连结,存在不同传输界面,导致对目标组件进行烧录动作时,不同传输界面引发的噪声干扰。本发明提出一种计算机的固件烧录装置,由外部电子装置对目标组件进行烧录动作时,致能隔离电路将目标组件的烧录端口与其它复用传输界面断开,以确保传输固件数据到目标组件的过程,不被其它复用传输界面的噪声所干扰。由底板管理控制器对目标组件进行烧录动作时,禁能隔离电路使目标组件的烧录端口与底板管理控制器连结。不进行烧录动作时,禁能隔离电路使目标组件的烧录端口与其它传输界面导通,让各芯片、芯片组和其它硬件装置能够正常访问目标组件。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是依照本发明所绘示的一种计算机的固件烧录装置结构图。
图2是依照本发明较佳实施例所绘示的隔离电路图。
图3A是依照本发明较佳实施例所绘示的外部电子装置提供设置信号的架构图。
图3B是依照本发明较佳实施例所绘示的外部连结装置提供设置信号的架构图。
图4A-图4B是依照本发明较佳实施例所绘示的外部连结装置和连接器组合机构图。
图5是依照本发明较佳实施例所绘示的烧录装置传输界面结构图。
具体实施方式
以下结合附图及较佳实施例,对依据本发明提出的一种计算机的固件烧录装置其特征及其功效,详细说明如后。
图1是依照本发明所绘示的一种计算机固件烧录装置100结构图。为了能更清楚地说明本实施例,图1中的计算机101仅绘示出固件烧录装置100与目标组件140。本发明所属领域的通常技术人员应知计算机101尚可包含中央处理单元、芯片组等其它构件,故不在此赘述。前述目标组件140可以是计算机101内部任何可程序芯片,例如复杂可编程逻辑装置(complex programmablelogic device,CPLD)等。前述目标组件140也可以是计算机101内部任何纪录固件的非逸失性存储器(non-volatile memory)。
固件烧录装置100包含连接器300、底板管理控制器110和隔离电路200。连接器300的数据端口CT耦接至目标组件140的固件烧录端口PB。隔离电路200耦接于目标组件140的固件烧录端口PB与底板管理控制器110的数据端口BT之间。另外,连接器300的控制端口CNT耦接于隔离电路200的控制端口。
在此,外部电子装置120可以是另外一台个人计算机(personal computer,PC)、治具(fixture)等。当外部电子装置120耦接到连接器300时,目标组件140和底板管理控制器110之间传输固件数据所用的路径被隔离电路200断开,于是可以确保计算机101的外部电子装置120输入固件数据到目标组件140的过程,不被底板管理控制器110的噪声所干扰。当外部电子装置120未耦接到连接器300时,隔离电路200将目标组件140耦接到底板管理控制器110。因此,当外部电子装置120未耦接到连接器300时,隔离电路200并不会妨碍计算机101的正常运行。
图2是依照本发明较佳实施例所绘示的隔离电路200的电路图。隔离电路200包含金氧半场效晶体管Q1。依照底板管理控制器110的数据端口BT(或目标组件140的固件烧录端口PB)的位(bit)数量,所属领域的通常技术人员可以对应地决定隔离电路200中金氧半场效晶体管Q1的数量。在此仅绘示一个金氧半场效晶体管Q1代表说明之。另外,本实施例虽以N型金氧半场效晶体管Q1做为隔离电路200的实施代表,但所属领域的通常技术人员亦可以依据本实施例的说明而类推至P型金氧半场效晶体管。
金氧半场效晶体管Q1的源极耦接至底板管理控制器110的数据端口BT,金氧半场效晶体管Q1的漏极耦接至目标组件140的固件烧录端口PB,金氧半场效晶体管Q1的栅极(即隔离电路200的控制端口)耦接至连接器300的控制端口CNT。其中连接器300的数据端口CT耦接至目标组件140的固件烧录端口PB
在本实施例中,金氧半场效晶体管Q1的栅极受控于连接器300的控制端口CNT。当金氧半场效晶体管Q1的栅极为高电平时,金氧半场效晶体管Q1的漏极和源极导通(也就是此时隔离电路200被禁能),使得底板管理控制器110耦接至目标组件140。此时隔离电路200并不会妨碍目标组件140与底板管理控制器110之间的正常访问运行。当金氧半场效晶体管Q1的栅极为低电平时,金氧半场效晶体管Q1的漏极和源极断开(也就是此时隔离电路200被致能),进而断开底板管理控制器110和目标组件140之间的耦接。于是可以确保外部电子装置120通过连接器300的数据端口CT输入固件数据到目标组件140的过程,不被底板管理控制器110的噪声所干扰。
图3A是依照本发明较佳实施例所绘示的外部电子装置提供设置信号的架构图。电压源V1耦接至电阻R1,提供上拉(pull high)电压给连接器300的控制端口CNT。因此,在外部电子装置120未连接至连接器300的情形下,控制端口CNT可以维持于高电平。
图3A并未绘出外部电子装置120与连接器300之间全部的访问信号路径,仅择要地绘示传输固件数据路径、参考电压VSS路径、以及设置信号路径。外部连结装置150提供上述传输固件数据路径、参考电压VSS路径、以及设置信号路径于外部电子装置120与连接器300之间。于本实施例中,外部连结装置150可以是任何形式、任何规格的传输装置,例如联合测试行动组(JointTest Action Group,JTAG)信号传输缆线便是其中一例。
当外部电子装置120经由外部连结装置150耦接至连接器300时,外部电子装置120、外部连结装置150和连接器300共享参考电压VSS。另外,外部电子装置120会通过外部连结装置150提供设置信号至连接器300的控制端口CNT。也就是说,外部电子装置120会将参考电压VSS(低电平信号)输出至连接器300的控制端口CNT。因此外部电子装置120可以经外部连结装置150与连接器300控制隔离电路200的导通状态。
在外部电子装置120通过外部连结装置150、连接器300将设置信号(在此为参考电压VSS)传送到隔离电路200后,目标组件140和底板管理控制器110之间传输固件数据路径被隔离电路200断开。此时,外部电子装置120的数据端口ET便可以通过外部连结装置150、连接器300的数据端口CT输出固件数据至目标组件140的固件烧录端口PB。因此,本实施例中的外部连结装置150可以是普通的信号传输缆线(例如JTAG缆线)即可,而不需使用特殊缆线。
图3B是依照本发明较佳实施例所绘示的外部连结装置提供设置信号的架构图。电压源V1耦接至电阻R1,提供上拉(pull high)电压给连接器300的控制端口CNT。因此,在外部电子装置120未连接至连接器300的情形下,控制端口CNT可以维持于高电平。
图3B并未绘出外部电子装置120与连接器300之间全部的访问信号路径,仅择要地绘示传输固件数据路径、以及参考电压VSS路径。外部连结装置150提供上述传输固件数据路径、以及参考电压VSS路径于外部电子装置120与连接器300之间。于本实施例中,外部连结装置150可以是任何形式、任何规格的传输装置,例如JTAG信号传输缆线便是其中一例。相对应地,本实施例亦假设连接器300为JTAG连接器。
当外部电子装置120经由外部连结装置150耦接至连接器300时,外部电子装置120、外部连结装置150和连接器300共享参考电压VSS。另外,外部连结装置150产生设置信号至连接器300的控制端口CNT,以控制隔离电路200的导通状态。本发明并不限制外部连结装置150产生设置信号的方式。在本实施例中是以参考电压VSS的电平作为所述设置信号,因此外部连结装置150只要将其内部参考电压VSS路径的电平引接输出至连接器300的控制端口CNT,即可以输出设置信号(低电平)至隔离电路200。本实施例中藉由使用此特殊的外部连结装置150而达到自动控制隔离电路200的目的。因此,本实施例中的外部电子装置120可以是任何常见的固件烧录的控制装置即可。
上述诸实施例是由计算机101外部来提供设置信号,以便控制隔离电路200之导通状态。以下将另举一实施例,以便说明由连接器300提供前述设置信号。于本实施例中,连接器300可以检测外部连结装置150是否耦接至连接器300,并对应地产生设置信号以控制隔离电路200之导通状态。所属领域之技术人员可以视其需求,而以任何方式去实现连接器300检测外部连结装置150之机制。例如,图4A与图4B是依照本发明较佳实施例所绘示的连接器300机构图。连接器300包含开关J1,其中开关J1由两片弹簧片组成。电压源V1耦接至电阻R1,提供上拉(pull high)电压给连接器300的控制端口CNT。
请参照图4A,在外部连结装置150尚未插入连接器300时,开关J1的两片弹簧片因未受压力而形成开路(即两片弹簧片没有相互接触)。因此,在外部电子装置120未插入连接器300的情形下,控制端口CNT因为电压源V1与电阻R1而可以维持于高电平。
请参照图4B,将外部连结装置150压入连接器300时,因为外部电子装置120插入的压力使得两弹簧片接点闭合形成短路。此时连接器300的控制端口CNT因耦接至参考电压VSS而转态为低电平。因此,连接器300的控制端口CNT可以输出设置信号(低电平)至隔离电路200的控制端口,以断开底板管理控制器110和目标组件140之间传输固件数据的路径。
图5是依照本发明较佳实施例所绘示的烧录装置100传输界面结构图。底板管理控制器110经隔离电路200耦接至目标组件140。底板管理控制器110耦接至目标组件140之间的传输界面,复用为通用输入输出(generalpurpose input/output,GPIO)和联合测试行动组(Joint Test Action Group,JTAG)。在现有的系统架构中,当底板管理控制器110传输固件数据到目标组件140进行烧录动作时,底板管理控制器110耦接至目标组件140之间的传输界面使用联合测试行动组。如果使用外部电子装置120对目标组件140进行烧录动作,必须将底板管理控制器110的传输界面改为通用输入输出,避免干扰目标组件140的固件更新程序。但是通用输入输出传输界面会影响连接器300和目标组件140之间的信号电平。因此,当使用外部电子装置120对目标组件140进行固件烧录动作时,隔离电路200用于耦接至底板管理控制器110和目标组件140之间,断开通用输入输出传输界面和联合测试行动组传输界面,使外部电子装置120传输至目标组件140的固件数据,不会受到噪声干扰。而使用底板管理控制器110对目标组件140进行烧录固件数据时,禁能隔离电路200将目标组件140耦接至底板管理控制器110;底板管理控制器110得以将计算机101提供的固件数据输出至目标组件140的固件烧录端口PB
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例,但是凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (8)

1.一种计算机的固件烧录装置,用以将固件数据烧录至计算机内的目标组件,其特征在于所述固件烧录装置包括:
连接器,耦接至所述目标组件的固件烧录端口,用以提供所述计算机的外部电子装置输入所述固件数据的连接接口;
底板管理控制器;以及
隔离电路,耦接于所述目标组件的固件烧录端口与所述底板管理控制器之间,其中当所述外部电子装置耦接至所述连接器时,所述隔离电路断开所述目标组件与所述底板管理控制器之间传输固件数据的路径;当所述连接器未耦接所述外部电子装置时,所述隔离电路将所述目标组件耦接至所述底板管理控制器;
其中外部连结装置用以耦接于所述外部电子装置和所述连接器之间,由所述外部连结装置产生设置信号以控制所述隔离电路的导通状态,或是由所述连接器检测所述外部连结装置是否耦接所述连接器,并且对应地产生所述设置信号来控制所述隔离电路的导通状态。
2.根据权利要求1所述的计算机的固件烧录装置,其特征在于所述隔离电路包含金氧半场效晶体管,其中所述金氧半场效晶体管的漏极与源极分别耦接至所述目标组件的固件烧录端口与所述底板管理控制器,而所述金氧半场效晶体管的栅极耦接至所述连接器。
3.根据权利要求1所述的计算机的固件烧录装置,其特征在于所述外部电子装置经所述外部连结装置与所述连接器控制所述隔离电路的导通状态。
4.根据权利要求1所述的计算机的固件烧录装置,其特征在于所述底板管理控制器用于耦接至所述隔离电路的引脚,复用为第一传输界面与第二传输界面。
5.根据权利要求4所述的计算机的固件烧录装置,其特征在于其中所述第一传输界面为通用输入输出。
6.根据权利要求4所述的计算机的固件烧录装置,其特征在于其中所述第二传输界面为联合测试行动组。
7.根据权利要求4所述的计算机的固件烧录装置,其特征在于所述连接器的传输界面为联合测试行动组。
8.根据权利要求1所述的计算机的固件烧录装置,其特征在于当所述隔离电路将所述目标组件耦接至所述底板管理控制器时,所述底板管理控制器得将所述计算机所提供的固件数据输出至所述目标组件的固件烧录端口。
CN200810166524A 2008-10-08 2008-10-08 计算机的固件烧录装置 Expired - Fee Related CN101714104B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810166524A CN101714104B (zh) 2008-10-08 2008-10-08 计算机的固件烧录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810166524A CN101714104B (zh) 2008-10-08 2008-10-08 计算机的固件烧录装置

Publications (2)

Publication Number Publication Date
CN101714104A CN101714104A (zh) 2010-05-26
CN101714104B true CN101714104B (zh) 2012-09-05

Family

ID=42417766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810166524A Expired - Fee Related CN101714104B (zh) 2008-10-08 2008-10-08 计算机的固件烧录装置

Country Status (1)

Country Link
CN (1) CN101714104B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102622044B (zh) * 2011-01-28 2014-04-02 微盟电子(昆山)有限公司 主机板及其pcie端口动态配置方法
CN104615467B (zh) * 2015-02-11 2017-12-22 浪潮(北京)电子信息产业有限公司 一种烧录cpld固件的方法和系统
CN104793971A (zh) * 2015-04-17 2015-07-22 浪潮电子信息产业股份有限公司 一种灵活高效的bmc在线烧录cpld程序的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560739A (zh) * 2004-03-02 2005-01-05 威盛电子股份有限公司 使用存储卡更新固件的方法与装置
CN1797362A (zh) * 2004-12-22 2006-07-05 迅杰科技股份有限公司 存储装置固件修补方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560739A (zh) * 2004-03-02 2005-01-05 威盛电子股份有限公司 使用存储卡更新固件的方法与装置
CN1797362A (zh) * 2004-12-22 2006-07-05 迅杰科技股份有限公司 存储装置固件修补方法

Also Published As

Publication number Publication date
CN101714104A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
US20210224214A1 (en) System and method for improving switching efficiency of double network card ncsi management system
CN109828933B (zh) 一种ncsi功能网卡及网卡的ncsi功能的实现方法
CN102576339A (zh) 多协议存储设备桥
CN102478940A (zh) 一种用于计算机系统复用引脚的控制电路
CN103902485A (zh) 多通道同步监控的并行光模块控制方法
CN209168746U (zh) 一种基于fpga的通用闪存测试系统
WO2011079666A1 (zh) 单板通信方法、系统和装置
CN109411007B (zh) 一种基于fpga的通用闪存测试系统
CN208188815U (zh) Bmc模块化系统
CN102073611B (zh) 一种i2c总线控制系统及方法
CN101714104B (zh) 计算机的固件烧录装置
CN102637453A (zh) 一种包括串行输入输出接口的相变存储器
CN103176885A (zh) 网卡故障提示系统
CN203444464U (zh) 一种智能终端设备
CN102645955A (zh) 主板
CN103425123A (zh) 一种基于软件脚本的can总线自动化测试方法
US20090031050A1 (en) System for Dual Use of an I/O Circuit
CN102236630A (zh) 多设备连接系统
CN103530249B (zh) 内部整合电路总线传输系统及其传输方法
CN201698420U (zh) 基于i2c总线的小型可插拔收发光模块控制装置
CN102136664A (zh) 通信接口转接装置
CN100549997C (zh) 一种支持串行管理接口热插拔的方法和装置
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN200941208Y (zh) 对usb接口设备进行操作的装置
CN103051736B (zh) 一种控制信息的处理方法和i2c总线设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Sha Junying

Inventor before: Huang Lan

Inventor before: Liu Shihao

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170919

Address after: Zhang Guan Tun Xiang Zhuang Cun, Cangzhou City, Hebei Province, North Cai Cangxian

Patentee after: Sha Junying

Address before: Taipei City, Taiwan Chinese Shilin District Hougang Street No. 66

Patentee before: Inventec Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20171008