CN100549997C - 一种支持串行管理接口热插拔的方法和装置 - Google Patents
一种支持串行管理接口热插拔的方法和装置 Download PDFInfo
- Publication number
- CN100549997C CN100549997C CNB2007101781145A CN200710178114A CN100549997C CN 100549997 C CN100549997 C CN 100549997C CN B2007101781145 A CNB2007101781145 A CN B2007101781145A CN 200710178114 A CN200710178114 A CN 200710178114A CN 100549997 C CN100549997 C CN 100549997C
- Authority
- CN
- China
- Prior art keywords
- transfer direction
- data transfer
- mdio
- subcard
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种支持串行管理接口热插拔的装置,为设置在一主板处理器与多个子卡之间的一隔离装置,其包括:主板数据分析器,用于对主板处理器的MDIO接口数据信号进行分析并输出确认的接口参数;MDIO数据传输方向状态产生器,用于接收接口参数以及子卡输出的在位信号,并确定数据传输方向状态的参数值;MDIO数据传输方向控制器,用于接收并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。本发明还相应公开了一种实现支持串行管理接口热插拔的方法。借此,本发明能够在插拔子卡时,提高SMI数据传输的可靠性,从而实现支持SMI接口的热插拔功能。
Description
技术领域
本发明涉及一种支持SMI(Serial Management Interface,串行管理接口)热插拔技术,尤其涉及一种用来实现支持SMI的子卡在热插拔时可以正常传输管理命令的方法和装置。
背景技术
随着对网络需求的高速发展,对SMI接口的需求也快速发展。现有技术是将主板CPU(处理器)与子卡连接,图1是现有技术中SMI装置的拓扑结构示意图,图中主板处理器1直接连接子卡的各物理通道(PHY1~PHY4)2~5的MDIO(管理数据输入/输出接口)通道。但由于MDIO接口数据信号是双向信号,一旦插拔子卡,可能MDIO接口正处于读写状态,因此产生的干扰可能导致数据读写错误。现有技术尚不能对SMI总线的MDIO返回信号进行选择,以达到控制返回主板CPU的MDIO接口数据信号通路的目的,进而导致SMI接口无法支持热拔插功能。
由上所述可知,现有SMI接口热拔插技术,在实际使用上显然存在不便与缺陷,所以有必要加以改进。
发明内容
针对上述的缺陷,本发明的目的在于提供一种支持SMI(串行管理接口)热插拔的方法和装置,其能够在插拔子卡时,提高SMI数据传输的可靠性,从而实现支持SMI接口的热插拔功能。
为实现上述目的,本发明提供一种支持串行管理接口热插拔的装置,为设置在一主板处理器与多个子卡之间的一隔离装置,该隔离装置包括:
主板数据分析器,用于对该主板处理器的MDIO接口数据信号进行分析并输出确认的接口参数;
MDIO数据传输方向状态产生器,用于接收该主板数据分析器传送的接口参数以及所述多个子卡中的其中一个子卡输出的在位信号,并确定数据传输方向状态的参数值;所述确定数据传输方向状态的参数值具体包括:当传输数据状态有效,物理地址等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读,以上条件全满足时,将数据传输方向状态确认为子卡到主板处理器;否则将数据传输方向状态确认为主板处理器到子卡;
MDIO数据传输方向控制器,用于接收该MDIO数据传输方向状态产生器输出的数据传输方向状态的参数值,并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。
根据本发明支持串行管理接口热插拔的装置,所述主板数据分析器输出的接口参数为:当前主板处理器访问的物理地址、时隙数、传输数据状态及MDIO的操作命令是否为读。
根据本发明支持串行管理接口热插拔的装置,所述MDIO数据传输方向状态产生器进行如下判断:当传输数据状态有效,物理地址等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读,将数据传输方向状态确认为子卡到主板处理器;否则将数据传输方向状态确认为主板处理器到子卡。
根据本发明支持串行管理接口热插拔的装置,所述MDIO数据传输方向控制器在进行如下控制时:当所述MDIO数据传输方向状态产生器输出的信号Read_EN0=1、Read_EN1=1、Read_EN2=1、Read_EN3=1时,将相应物理地址的数据传输方向控制为子卡到主板处理器;当所述MDIO数据传输方向状态产生器输出的信号Read_EN0=0、Read_EN1=0、Read_EN2=0、Read_EN3=0时,将数据传输方向控制为主板处理器到子卡。
根据本发明支持串行管理接口热插拔的装置,该隔离装置为FPGA、DSP、逻辑器件或CPU。
本发明还提供一种实现支持MDIO信号热插拔的方法,包括在主板处理器与多个子卡之间进行数据传输过程中设置一隔离步骤,该隔离步骤包括:
A、主板数据分析步骤,用于对该主板处理器的MDIO接口数据信号进行分析并输出确认的接口参数;
B、MDIO数据传输方向状态产生步骤,用于接收该主板数据分析步骤传送的接口参数以及所述多个子卡中的其中一个子卡输出的在位信号,确定数据传输方向状态的参数值;所述确定数据传输方向状态的参数值具体包括:当传输数据状态有效,物理地址等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读,以上条件全满足时,将数据传输方向状态确认为子卡到主板处理器;否则将数据传输方向状态确认为主板处理器到子卡;
C、MDIO数据传输方向控制步骤,用于接收该MDIO数据传输方向状态产生步骤输出的数据传输方向状态的参数值,并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。
根据本发明实现支持MDIO信号热插拔的方法,所述A步骤输出的接口参数为:当前主板处理器访问的物理地址、时隙数、传输数据状态及MDIO的操作命令是否为读。
根据本发明实现支持MDIO信号热插拔的方法,在所述B步骤中,当传输数据状态有效,物理地址等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读,将数据传输方向状态确认为子卡到主板处理器;否则将数据传输方向状态确认为主板处理器到子卡。
根据本发明实现支持MDIO信号热插拔的方法,所述步骤A又包括:
步骤S100,设置时隙数Slot_Num=0,传输状态Tran_Status=0;
步骤S101,用MDC做为时钟采样MDIO信号,用5位移位寄存器检测传输起始符01;
步骤S102,当检测到低2位的值为传输起始符01后,进行下一步操作,否则回到步骤S100继续检测;
步骤S103,设置时隙数Slot_Num=3,用MDC做为时钟对Slot_Num累加,设置传输状态Tran_Status=1;
步骤S104,当Slot_Num=4时,如果移位寄存器低2位的值为10时,设置Read_OP=1,否则Read_OP=0;
步骤S105,当Slot_Num=9时,将5位移位寄存器的值输出给物理地址寄存器Phy_Addr;
步骤S106,当Slot_Num=31时,回到步骤S100,否则继续等待。
根据本发明实现支持MDIO信号热插拔的方法,所述C步骤中,当所述B步骤输出的信号Read_EN0=1、Read_EN1=1、Read_EN2=1、Read_EN3=1时,将相应物理地址的数据传输方向控制为子卡到主板处理器;当所述B步骤输出的信号Read_EN0=0、Read_EN1=0、Read_EN2=0、Read_EN3=0时,将数据传输方向控制为主板处理器到子卡。
本发明通过对主板处理器的MDIO接口通道进行隔离,并对MDIO接口数据信号进行分析并输出确认的接口参数,再根据该接口参数以及子卡输出的在位信号,来确定数据传输方向状态,并根据数据传输方向状态来控制该主板处理器与多个子卡之间的数据传输方向。因此,本发明在热插拔子卡时,隔离插拔子卡时MDIO接口数据信号对正常传输线的干扰,增加了SMI数据传输的可靠性,从而实现支持SMI接口的热插拔功能;同时,本发明降低了系统开发的难度和提高了系统的可靠性。
附图说明
图1是现有技术中SMI装置的拓扑结构示意图;
图2是本发明SMI的读时序图;
图3是本发明SMI的写时序图;
图4是本发明支持SMI热插拔装置的拓扑结构示意图;
图5是本发明支持SMI热插拔装置的总体结构示意图;
图6是本发明支持SMI热插拔的方法流程图;
图7是本发明的主板数据分析器逻辑的流程图;
图8是本发明的通道0的MDIO数据传输方向状态产生器逻辑的流程图;
图9是本发明通道0的MDIO数据传输方向控制器逻辑的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明的基本思想是:在主板处理器与多个子卡之间增加了一隔离装置,以对主板处理器的MDIO接口通道进行隔离,并对MDIO接口数据信号进行分析并输出确认的接口参数,再根据该接口参数以及子卡输出的在位信号,来确定数据传输方向状态,并根据数据传输方向状态来控制该主板处理器与多个子卡之间的数据传输方向。由于MDIO接口数据信号是双向信号,如图2和图3所示,一旦插拔子卡,可能MDIO正处于读写状态,因此产生的干扰可能导致数据读写错误。本发明可实现对SMI的MDIO返回信号进行选择,以达到控制返回主板处理器的MDIO信号通路的目的。
本发明提供一种支持SMI热插拔的装置,其为设置在一主板处理器与多个子卡之间的一隔离装置20,如图4所示,主板处理器10通过隔离装置20间接连接子卡的各物理通道(PHY1~PHY4)30~60的MDIO通道。该隔离装置20优选为CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件),当然隔离装置20也可以是其他的FPGA、DSP、逻辑器件或CPU等。
如图5所示,该隔离装置20主要包括主板数据分析器(Data_Analyse)100、MDIO数据传输方向状态产生器(Direction_Status)200、MDIO数据传输方向控制器(Direction_CTRL)300,其中:
该主板数据分析器100,对该主板处理器的MDIO接口数据信号进行分析并输出确认的接口参数。优选的是,该主板数据分析器100输出的接口参数为:当前主板处理器访问的物理地址(Phy_Addr)、时隙数(Slot_Num)、传输数据状态(Tran_Status)及MDIO的操作命令是否为读(Read_OP)等。
MDIO数据传输方向状态产生器200,接收该主板数据分析器100传送的接口参数以及该物理通道或子卡的在位信号(如:Plug 0、Plug 1、Plug 2,Plug3),并确定数据传输方向状态的参数值。这里,各个子卡的在位信号包括Plug0、Plug 1、Plug 2以及Plug 3。具体而言,所述MDIO数据传输方向状态产生器200进行如下判断:当传输数据状态(Tran_Status)有效,物理地址(Phy_Addr)等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读(Read),以上条件全满足时,将数据传输方向状态确认为子卡到主板处理器(Read_EN0=1;Read_EN1=1;Read_EN2=1;Read_EN3=1);否则将数据传输方向状态确认为主板处理器到子卡(Read_EN0=0;Read_EN1=0;Read_EN2=0;Read_EN3=0)。
MDIO数据传输方向控制器300,接收该MDIO数据传输方向状态产生器200输出的数据传输方向状态的参数值,并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。这里,各个子卡的数据信号包括MDIO0、MDIO1、MDIO2以及MDIO3。具体而言,当所述MDIO数据传输方向状态产生器200输出的信号Read_EN0=1、Read_EN1=1、Read_EN2=1、Read_EN3=1时,MDIO数据传输方向控制器300将相应物理地址的数据传输方向控制为子卡到主板处理器。而当所述MDIO数据传输方向状态产生器200输出的信号Read_EN0=0、Read_EN1=0、Read_EN2=0、Read_EN3=0时,MDIO数据传输方向控制器300将相应物理地址的数据传输方向控制为主板处理器到子卡。
本发明还揭示了一种实现支持MDIO信号热插拔的方法,如图6所示,包括在主板处理器与多个子卡之间进行数据传输过程中设置一隔离步骤,其可通过图5所示的隔离装置20实现,具体的隔离步骤又包括主板数据分析步骤S10、MDIO数据传输方向状态产生步骤S20、MDIO数据传输方向控制步骤S30,其中:
该主板数据分析步骤,对该主板处理器的MDIO接口数据信号进行分析并输出确认的接口参数。本步骤中输出的接口参数优选为:当前主板处理器访问的物理地址(Phy_Addr)、时隙数(Slot_Num)、传输数据状态(Tran_Status)及MDIO的操作命令是否为读(Read_OP)等。本主板数据分析步骤具体由图5中的主板数据分析器100来实现,图7示出了本发明的主板数据分析器100逻辑的流程,通过主板数据分析器100对主板处理器的MDIO接口数据信号进行分析,包括步骤如下:
步骤S100,设置时隙数Slot_Num=0;传输状态Tran_Status=0。
步骤S101,用MDC做为时钟采样MDIO信号,用5位移位寄存器检测传输起始符01。
步骤S102,当检测到低2位的值为传输起始符01后,进行下一步操作,否则回到步骤S100继续检测。
步骤S103,设置时隙数Slot_Num=3,用MDC做为时钟对Slot_Num累加。设置传输状态Tran_Status=1。
步骤S104,当时隙数Slot_Num=4时,如果移位寄存器低2位的值为10时,设置Read_OP=1,否则Read_OP=0。
步骤S105,当时隙数Slot_Num=9时,将5位移位寄存器的值输出给物理地址寄存器Phy_Addr。
步骤S106,当时隙数Slot_Num=31时,回到步骤1,否则继续等待。
MDIO数据传输方向状态产生步骤,用于接收所述主板数据分析步骤传送的接口参数以及该子板输出的在位信号,并确定数据传输方向状态的参数值。本MDIO数据传输方向状态产生步骤具体由图5中的MDIO数据传输方向状态产生器200来实现,图8示出了本发明的通道0(其它通道类似)的MDIO数据传输方向状态产生器逻辑的流程,其数据处理方法流程如下:
步骤S200,数据传输方向状态为设置为主板处理器到子卡(Read_EN0=0)。
步骤S201~S202,当检测到传输数据状态有效(Tran_Status=1),子卡在位,操作命令为读(Read_OP=1),物理地址等于本子卡号(Phy_Addr=0),MDIO处于第13时隙(Slot_Num=13)时,以上条件全满足时,设置数据传输方向状态Read_EN0=1,即子卡到主板处理器;否则依然将数据传输方向状态确认为主板处理器到子卡。
步骤S203,当传输数据状态无效(Tran_Status=0)时,则回到步骤S200,否则继续等待。
MDIO数据传输方向控制步骤,用于接收该MDIO数据传输方向状态产生步骤输出的数据传输方向状态的参数值,并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。本MDIO数据传输方向控制步骤具体由图5中的MDIO数据传输方向控制器300来实现,图9示出了本发明通道0(其它通道类似)MDIO数据传输方向控制器逻辑的流程,MDIO数据传输方向控制器300根据数据传输方向状态Read_EN的值,控制数据传输方向,其数据处理方法流程如下:
步骤S300,将数据传输方向设置为本板处理器到子卡。
步骤S301,如果Read_EN0=1,执行下一步;否则回到步骤S300。
步骤S302,将数据传输方向设置为子卡到本板处理器;返回步骤S301。
整体而言,当所述MDIO数据传输方向状态产生步骤输出的信号Read_EN0=1、Read_EN1=1、Read_EN2=1、Read_EN3=1时,将相应物理地址的数据传输方向控制为子卡到主板处理器;当所述MDIO数据传输方向状态产生步骤输出的信号Read_EN0=0、Read_EN1=0、Read_EN2=0、Read_EN3=0时,则将数据传输方向控制为主板处理器到子卡。
综上所述,本发明通过对主板处理器的MDIO接口通道进行隔离,并对MDIO接口数据信号进行分析并输出确认的接口参数,再根据该接口参数以及子卡输出的在位信号,来确定数据传输方向状态,并根据数据传输方向状态来控制该主板处理器与多个子卡之间的数据传输方向。因此,本发明在热插拔子卡时,隔离插拔子卡时MDIO接口数据信号对正常传输线的干扰,增加了SMI数据传输的可靠性,从而实现支持SMI接口的热插拔功能;同时,本发明降低了系统开发的难度和提高了系统的可靠性。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (6)
1、一种支持串行管理接口热插拔的装置,其特征在于,为设置在一主板处理器与多个子卡之间的一隔离装置,该隔离装置包括:
主板数据分析器,用于对该主板处理器的管理数据输入/输出接口MDIO接口数据信号进行分析并输出确认的接口参数;所述主板数据分析器输出的接口参数包括:当前主板处理器访问的物理地址、时隙数、传输数据状态和MDIO的操作命令是否为读;
MDIO数据传输方向状态产生器,用于接收该主板数据分析器传送的接口参数以及所述多个子卡中的其中一个子卡输出的在位信号,并确定数据传输方向状态的参数值;所述确定数据传输方向状态的参数值具体包括:当传输数据状态有效,物理地址等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读,以上条件全满足时,将数据传输方向状态确认为子卡到主板处理器;否则将数据传输方向状态确认为主板处理器到子卡;
MDIO数据传输方向控制器,用于接收该MDIO数据传输方向状态产生器输出的数据传输方向状态的参数值,并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。
2、根据权利要求1所述的支持串行管理接口热插拔的装置,其特征在于,所述MDIO数据传输方向控制器在进行如下控制:当所述MDIO数据传输方向状态产生器输出的第一数据传输方向状态信号Read_EN0=1、第二数据传输方向状态信号Read_EN1=1、第三数据传输方向状态信号Read_EN2=1、第四数据传输方向状态信号Read_EN3=1时,将相应物理地址的数据传输方向控制为子卡到主板处理器;当所述MDIO数据传输方向状态产生器输出的信号Read_EN0=0、Read_EN1=0、Read_EN2=0、Read_EN3=0时,将数据传输方向控制为主板处理器到子卡。
3、根据权利要求1或2所述的支持串行管理接口热插拔的装置,其特征在于,该隔离装置为FPGA、DSP、逻辑器件或CPU。
4、一种实现支持MDIO信号热插拔的方法,包括在主板处理器与多个子卡之间进行数据传输过程中设置一隔离步骤,其特征在于,该隔离步骤包括:
A、主板数据分析步骤,用于对该主板处理器的管理数据输入/输出接口MDIO接口数据信号进行分析并输出确认的接口参数;所述主板数据分析步骤输出的接口参数包括:当前主板处理器访问的物理地址、时隙数、传输数据状态和MDIO的操作命令是否为读;
B、MDIO数据传输方向状态产生步骤,用于接收该主板数据分析步骤传送的接口参数以及所述多个子卡中的其中一个子卡输出的在位信号,并确定数据传输方向状态的参数值;所述确定数据传输方向状态的参数值具体包括:当传输数据状态有效,物理地址等于本子卡号,子卡在位,MDIO处于第13时隙且操作命令为读,以上条件全满足时,将数据传输方向状态确认为子卡到主板处理器;否则将数据传输方向状态确认为主板处理器到子卡;
C、MDIO数据传输方向控制步骤,用于接收该MDIO数据传输方向状态产生步骤输出的数据传输方向状态的参数值,并根据该数据传输方向状态的参数值控制该主板处理器与多个子卡之间的数据传输方向。
5、根据权利要求4所述的支持串行管理接口热插拔的方法,其特征在于,所述步骤A又包括:
步骤S100,设置时隙数Slot_Num=0,传输状态Tran_Status=0;
步骤S101,用管理数据时钟MDC做为时钟采样MDIO信号,用5位移位寄存器检测传输起始符01;
步骤S102,当检测到低2位的值为传输起始符01后,进行下一步操作,否则回到步骤S100继续检测;
步骤S103,设置时隙数Slot_Num=3,用MDC做为时钟对Slot_Num累加,设置传输状态Tran_Status=1;
步骤S104,当Slot _Num=4时,如果移位寄存器低2位的值为10时,设置MDIO的操作命令是否为读参数Read_OP=1,否则Read_OP=0;
步骤S105,当Slot_Num=9时,将5位移位寄存器的值输出给物理地址寄存器Phy_Addr;
步骤S106,当Slot_Num=31时,回到步骤S100,否则继续等待。
6、根据权利要求4或5所述的支持串行管理接口热插拔的方法,其特征在于,所述C步骤中,当所述B步骤输出的信号Read_EN0=1、Read_EN1=1、Read_EN2=1、Read_EN3=1时,将相应物理地址的数据传输方向控制为子卡到主板处理器;当所述B步骤输出的信号Read_EN0=0、Read_EN1=0、Read_EN2=0、Read_EN3=0时,将数据传输方向控制为主板处理器到子卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101781145A CN100549997C (zh) | 2007-11-26 | 2007-11-26 | 一种支持串行管理接口热插拔的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101781145A CN100549997C (zh) | 2007-11-26 | 2007-11-26 | 一种支持串行管理接口热插拔的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101178699A CN101178699A (zh) | 2008-05-14 |
CN100549997C true CN100549997C (zh) | 2009-10-14 |
Family
ID=39404957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101781145A Expired - Fee Related CN100549997C (zh) | 2007-11-26 | 2007-11-26 | 一种支持串行管理接口热插拔的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100549997C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760113B (zh) * | 2012-06-08 | 2015-07-15 | 烽火通信科技股份有限公司 | 支持热拔插的rs232接口电路 |
CN103246628B (zh) * | 2013-05-15 | 2016-03-16 | 杭州华三通信技术有限公司 | Smi接口管理方法及可编程逻辑器件 |
CN111324568A (zh) * | 2020-02-20 | 2020-06-23 | 深圳震有科技股份有限公司 | 一种多数据mdio总线 |
-
2007
- 2007-11-26 CN CNB2007101781145A patent/CN100549997C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101178699A (zh) | 2008-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
CN101399654B (zh) | 一种串行通信方法和装置 | |
CN102253913B (zh) | 一种对多板卡端口进行状态获取和输出控制的装置 | |
CN107547234B (zh) | 一种主用板卡和备用板卡管理的方法和装置 | |
CN102591834A (zh) | 单线总线系统 | |
CN108255776B (zh) | 一种兼容apb总线的i3c主设备、主从系统及通信方法 | |
CN103500148A (zh) | 一种主控卡读取业务线卡类型的装置和方法 | |
CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
CN101097563A (zh) | 一种单板集中管理与控制的实现系统与方法 | |
CN103714036A (zh) | 支持批量读取校验的i2c多路复用器及控制方法 | |
CN106502814A (zh) | 一种记录pcie设备错误信息的方法及装置 | |
CN100549997C (zh) | 一种支持串行管理接口热插拔的方法和装置 | |
CN102768561B (zh) | 一种双桥片主板冗余的设计方法 | |
CN110968352B (zh) | 一种pcie设备的复位系统及服务器系统 | |
KR20090009512A (ko) | Sata 전자 장치 및 상기 sata 전자 장치의 테스트방법 | |
US20100229041A1 (en) | Device and method for expediting feedback on changes of connection status of monitioring equipments | |
CN216388068U (zh) | 一种pcie接口验证板及测试系统 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN112003910B (zh) | 一种以太网络物理层与介质访问控制层的交互方法和装置 | |
CN104572515A (zh) | 跟踪模块、方法、系统和片上系统芯片 | |
CN114265731A (zh) | 一种pcie接口验证板、测试系统及测试方法 | |
KR200443148Y1 (ko) | 고속 케이블을 이용한 네트워크 확장장치 | |
CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
JP4736135B2 (ja) | カード間通信を行う内部バス解析システム、その方法及びそのプログラム | |
CN210380890U (zh) | 一种Modbus设备的通讯系统及SIS系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20161126 |