CN111324568A - 一种多数据mdio总线 - Google Patents

一种多数据mdio总线 Download PDF

Info

Publication number
CN111324568A
CN111324568A CN202010105857.5A CN202010105857A CN111324568A CN 111324568 A CN111324568 A CN 111324568A CN 202010105857 A CN202010105857 A CN 202010105857A CN 111324568 A CN111324568 A CN 111324568A
Authority
CN
China
Prior art keywords
data line
data
bits
line
mdio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010105857.5A
Other languages
English (en)
Inventor
梁栋
吴闽华
孟庆晓
秦金昆
杨超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202010105857.5A priority Critical patent/CN111324568A/zh
Publication of CN111324568A publication Critical patent/CN111324568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种多数据MDIO总线，所述多数据MDIO总线包括：用于反映系统时钟信号的MDC线；与所述MDC线进行数据交换的数据线，所述数据线设置有多个，且所述数据线用于根据所述MDC线上的信息发送指定信息。本发明中通过在原有MDIO总线的基础上设置多根数据线，用于根据所述MDC线上的信息发送指定信息，在标准MDIO协议的基础上，扩展了数据线，相对于原有的MDIO总线，大大提高了传输速率。

Description

一种多数据MDIO总线
技术领域
本发明涉及嵌入式驱动技术领域，尤其涉及一种多数据MDIO总线。
背景技术
SMI(Serial Management Interface)表示串行管理接口，也被称作MII管理接口(MII Management Interface)，包括MDC和MDIO两条信号线。MDIO(Management DataInput/Output，对G比特以太网而言，串行通信总线称为管理数据输入输出)是一个PHY的管理接口，用来读/写PHY(Physical，端口物理层，是一个对OSI模型(开放式系统互联通信参考模型)物理层的共同简称)的寄存器，以控制PHY的行为或获取PHY的状态，MDC(G比特以太网中，串行通信总线标准管理接口的两个管脚之一：管理数据时钟)为MDIO提供时钟。MDIO表示一个PHY管理接口，用于读写每个PHY的控制寄存器和状态寄存器，以达到控制PHY行为和监控PHY状态的目的。MDIO是双向的，只支持一个MAC连接最多32个PHY的连接方式，在写PHY寄存器的时候，由MAC驱动MDIO向PHY写入数据；在读PHY寄存器时，前半段由MAC驱动发送寄存器地址，后半段由PHY驱动回复寄存器的值。
MDC的时钟频率可以是DC-2.5MHz，即最小的时钟周期为400ns。所以MDIO的最大传输速率就是2.5Mbp以内，如果要提高速率，只能更换MDIO为其他更快的总线，即无法在现有MDIO的基础上进行改进来提高传输速率。
因此，现有技术还有待于改进和发展。
发明内容
本发明的主要目的在于提供一种多数据MDIO总线，旨在解决现有技术中的MDIO总线传输效率低的问题。
为实现上述目的，本发明提供一种多数据MDIO总线，所述多数据MDIO总线包括：
用于反映系统时钟信号的MDC线；与所述MDC线进行数据交换的数据线，所述数据线设置有多个，且所述数据线用于根据所述MDC线上的信息发送指定信息。
可选地，所述的多数据MDIO总线，其中，所述指定信息包括：引导符号、起始符号、设备地址、以及读写信号中的任意一个。
可选地，所述的多数据MDIO总线，其中，所述数据线设置为两根或者设置为四根。
可选地，所述的多数据MDIO总线，其中，当所述数据线设置为两根时，包括第一数据线以及第二数据线；且所述第一数据线为主数据线，所述主数据线用于发送指定信息。
可选地，所述的多数据MDIO总线，其中，所述第一数据线用于输入寄存器地址低八位，所述第二数据线用于输出寄存器地址高八位。
可选地，所述的多数据MDIO总线，其中，在所述第一数据线和所述第二数据线传输完寄存器地址后，所述第一数据线等待从设备输入指令，所述第二数据线进入高阻态。
可选地，所述的多数据MDIO总线，其中，所述MDC线的传输寄存器数值为16bit，其中，所述第一数据线的传输寄存器数值为数值低八位，所述第二数据线的传输寄存器数值为数值高八位。
可选地，所述的多数据MDIO总线，其中，当所述数据线设置为四根时，包括：第一数据线、第二数据线、第三数据线以及第四数据线，且所述第一数据线为主数据线，所述主数据线用于发送指定信息。
可选地，所述的多数据MDIO总线，其中，所述MDC线的传输寄存器地址为32bit，其中，所述第一数据线的寄存器地址为最低八位，所述第二数据线的寄存器地址为次低八位，所述第三数据线的寄存器地址为次高八位，所述第三数据线的寄存器地址为最高八位。
可选地，所述的多数据MDIO总线，其中，所述MDC线的传输寄存器数值为32bit，其中，所述第一数据线的寄存器数值为数值最低八位，所述第二数据线的寄存器数值为数值次低八位，所述第三数据线的寄存器数值为数值次高八位，所述第四数据线的寄存器数值为数值最高八位。
本发明公开了一种多数据MDIO总线，所述多数据MDIO总线包括：用于反映系统时钟信号的MDC线；与所述MDC线进行数据交换的数据线，所述数据线设置有多个，且所述数据线用于根据所述MDC线上的信息发送指定信息。本发明中通过在原有MDIO总线的基础上设置多根数据线，用于根据所述MDC线上的信息发送指定信息，在标准MDIO协议的基础上，扩展了数据线，相对于原有的MDIO总线，大大提高了传输速率。
附图说明
图1是本发明多数据MDIO总线的较佳实施例中写操作时序和读操作时序的示意图；
图2是本发明实施例提供的的多数据MDIO总线的第一实施例的示意图。
图3是本发明实施例提供的的多数据MDIO总线的第二实施例的示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，表示本发明的MDIO总线的上部分是MIDO的写操作时序，下部分是MIDO读操作时序。CPU为了与存贮器或I/O端口进行一个字节的数据交换，需要执行一次总线操作。按数据传输的方向来分，可将总线操作分为读操作和写操作两种类型；按照读/写的不同对象，总线操作又可分为存贮器读/写与I/O读/写操作。CPU的读操作，就象人在读书一样，读取硬盘、内存中的数据，CPU的写操作就象在纸上写字一样，把数据写在硬盘或内存里保存起来一样。
本发明较佳实施例所述的多数据MDIO总线，所述多数据MDIO总线包括：用于反映系统时钟信号的MDC线；与所述MDC线进行数据交换的数据线，所述数据线设置有多个，且所述数据线用于根据所述MDC线上的信息发送指定信息。在本发明中，由于增加了数据线，相对于传统的MDIO总线中，只存在一个数据线的情况，本发明可以明显提高传输速率，并且该传输速率根据所述数据线的数量也会对应地呈倍数增加。
本发明提供了增加两根数据线和四根数据线的方案，两个或者四根数据线的MDIO协议，将MDIO总线的传输速率提高2倍或者4倍。
例如，图2中设置有两根数据线，相对于传统的MDIO总线中只存在一根数据线的情况，图2中的数据线的数量是传统的MDIO总线中数据线数量的两倍，因此图2中的多数据MDIO总线的传输速率是传统的MDIO总线的传输速率的2倍。图3中设置有四根数据线，相对于传统的MDIO总线中只存在一根数据线的情况，图3中的数据线的数量是传统的数据线数量的四倍，因此图3中的多数据MDIO总线的传输速率是传统的MDIO总线的传输速率的4倍。
MDIO总线由IEEE通过以太网标准IEEE 802.3的若干条款加以定义。MDIO是一种简单的双线串行接口，将管理器件(如MAC控制器、微处理器)与具备管理功能的收发器(如多端口吉比特以太网收发器或10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息。可收集的信息包括链接状态、传输速度与选择、断电、低功率休眠状态、TX/RX模式选择、自动协商控制、环回模式控制等。除了拥有IEEE要求的功能之外，收发器厂商还可添加更多的信息收集功能。
88E1111是一个PHY，它具备符合IEEE802.3u标准22款所规定的标准管理接口，它包含2个管脚：MDC和MDIO。MDC是管理数据的时钟输入，最高速率可达8.3MHz。MDIO是管理数据的输入输出双向接口，数据是与MDC时钟同步的。
MDIO的工作流程为：MDIO接口在没有传输数据的空闲状态(IDLE)数据线MDIO处于高阻态。MDIO出现一个2bit的开始标识码(01)一个读/写操作开始。MDIO出现一个2bit数据来标识是读操作(10)还是写操作(01)。MDIO出现一个5bit数据标识PHY的地址。MDIO出现一个5bitPHY寄存器地址。MDIO需要2个时钟的访问时间。MDIO串行读出/写入16bit的寄存器数据。MDIO恢复成IDLE状态，同时MDIO进入高阻状态。
具体地，本实施例中的数据线设置两根或者设置有四根。当所述数据线设置成两个根时，如图2中所示；当所述数据线设置成四根时，所述多数据MDIO总线如图3中所示。
在一种实施方式中，当所述数据线设置为两根时，包括第一数据线以及第二数据线；分别命名所述第一数据线为MDIO0，第二数据线为MDIO1，并且本实施例中的所述第一数据线MDIO0为主数据线，所述主数据线用于发送指定信息。
其中，所述指定信息包括：引导符号、起始符号、设备地址、以及读写信号中的任意一个。
如图2所示，所有的数据总线分别命名为MDIO0(第一数据线)、MDIO1(第二数据线)、MDIO2(第三数据线)、MDIO3(第四数据线)，在两根数据线MIDO0(第一数据线)和MDIO1(第二数据线)有效时，MDIO2(第三数据线)和MDIO3(第四数据线)一直为高阻态，不输出任何电平，也不获取任何输入信息，相当于只增加了两个数据线(MDIO0和MDIO1)。
进一步地，所述第一数据线MDIO0用于输入寄存器地址低八位，所述第二数据线MDIO1用于输出寄存器地址高八位。在所述第一数据线MDIO0负责输出引导符号、起始符号、设备地址、以及读写信号。在所述第一数据线MDIO0和所述第二数据线MDIO1传输完寄存器地址后，所述第一数据线MDIO0等待从设备输入指令，所述第二数据线MDIO1进入高阻态。
进一步地，所述MDC线的传输寄存器数值为16bit，其中，所述第一数据线MDIO0的传输寄存器数值为数值低八位，所述第二数据线MDIO1的传输寄存器数值为数值高八位。
进一步地，在所述第一数据线MDIO0和所述第二数据线MDIO1传输完寄存器地址后，所述第一数据线MDIO0上等待从设备输入X0(读为Z0，写为10)，其它MDIO数据线为高阻态。
可见，本实施例中设置有两根数据线，相对于传统的MDIO总线中只存在一根数据线的情况，图2中的数据线的数量是传统的数据线数量的两倍，因此图2中的多数据MDIO总线的传输速率是传统的MDIO总线的传输速率的2倍。
在另一种实施方式中，当所述数据线设置有四根时，如图3中所示，包括：第一数据线MDIO0、第二数据线MDIO1、第三数据线MDIO2以及第四数据线MDIO3，且所述第一数据线MDIO0为主数据线，所述主数据线用于发送指定信息。
其中，所述指定信息包括：引导符号、起始符号、设备地址、以及读写信号中的任意一个。
进一步地，所述MDC线的传输寄存器地址为32bit，其中，所述第一数据线MDIO0的寄存器地址为最低八位，所述第二数据线MDIO1的寄存器地址为次低八位，所述第三数据线MDIO2的寄存器地址为次高八位，所述第四数据线MDIO3的寄存器地址为最高八位。
进一步地，在所述第一数据线MDIO0、第二数据线MDIO1、第三数据线MDIO2、第四数据线MDIO3传输完寄存器地址后，所述第一数据线MDIO0上等待从设备输入X0(读为Z0，写为10)，其它MDIO数据线为高阻态。
进一步地，所述MDC线的传输寄存器数值为32bit，其中，所述第一数据线MDIO0的寄存器数值为数值最低八位，所述第二数据线MDIO1的寄存器数值为数值次低八位，所述第三数据线MDIO2的寄存器数值为数值次高八位，所述第四数据线MDIO3的寄存器数值为数值最高八位。
优选地，本实施例中，当将所述第三数据线MDIO2以及第四数据线MDIO3一直设置为高阻态不输出任何电平，也不获取任何输入信息时，就可以得到图2中只有两根数据线的情况。由于本实施例中设置有四根数据线，相对于传统的MDIO总线中只存在一根数据线的情况，图3中的数据线的数量是传统的数据线数量的四倍，因此图3中的多数据MDIO总线的传输速率是传统的MDIO总线的传输速率的4倍。
本发明在标准MDIO协议的基础上，扩展数据线，提升MDIO的传输速率。
综上所述，本发明提供一种多数据MDIO总线，所述多数据MDIO总线包括：用于反映系统时钟信号的MDC线；与所述MDC线进行数据交换的数据线，所述数据线设置有多个，且所述数据线用于根据所述MDC线上的信息发送指定信息。本发明中通过在原有MDIO总线的基础上设置多根数据线，用于根据所述MDC线上的信息发送指定信息，在标准MDIO协议的基础上，扩展了数据线，相对于原有的MDIO总线，大大提高了传输速率。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种多数据MDIO总线，其特征在于，所述多数据MDIO总线包括：用于反映系统时钟信号的MDC线；与所述MDC线进行数据交换的数据线，所述数据线设置有多个，且所述数据线用于根据所述MDC线上的信息发送指定信息。
2.根据权利要求1所述的多数据MDIO总线，其特征在于，所述指定信息包括：引导符号、起始符号、设备地址、以及读写信号中的任意一个。
3.根据权利要求2所述的多数据MDIO总线，其特征在于，所述数据线设置为两根或者设置为四根。
4.根据权利要求3所述的多数据MDIO总线，其特征在于，当所述数据线设置为两根时，包括第一数据线以及第二数据线；且所述第一数据线为主数据线，所述主数据线用于发送指定信息。
5.根据权利要求4所述的多数据MDIO总线，其特征在于，所述第一数据线用于输入寄存器地址低八位，所述第二数据线用于输出寄存器地址高八位。
6.根据权利要求5所述的多数据MDIO总线，其特征在于，在所述第一数据线和所述第二数据线传输完寄存器地址后，所述第一数据线等待从设备输入指令，所述第二数据线进入高阻态。
7.根据权利要求4所述的多数据MDIO总线，其特征在于，所述MDC线的传输寄存器数值为16bit，其中，所述第一数据线的传输寄存器数值为数值低八位，所述第二数据线的传输寄存器数值为数值高八位。
8.根据权利要求3所述的多数据MDIO总线，其特征在于，当所述数据线设置为四根时，包括：第一数据线、第二数据线、第三数据线以及第四数据线，且所述第一数据线为主数据线，所述主数据线用于发送指定信息。
9.根据权利要求8所述的多数据MDIO总线，其特征在于，所述MDC线的传输寄存器地址为32bit，其中，所述第一数据线的寄存器地址为最低八位，所述第二数据线的寄存器地址为次低八位，所述第三数据线的寄存器地址为次高八位，所述第三数据线的寄存器地址为最高八位。
10.根据权利要求8所述的多数据MDIO总线，其特征在于，所述MDC线的传输寄存器数值为32bit，其中，所述第一数据线的寄存器数值为数值最低八位，所述第二数据线的寄存器数值为数值次低八位，所述第三数据线的寄存器数值为数值次高八位，所述第四数据线的寄存器数值为数值最高八位。
CN202010105857.5A 2020-02-20 2020-02-20 一种多数据mdio总线 Pending CN111324568A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010105857.5A CN111324568A (zh) 2020-02-20 2020-02-20 一种多数据mdio总线

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010105857.5A CN111324568A (zh) 2020-02-20 2020-02-20 一种多数据mdio总线

Publications (1)

Publication Number Publication Date
CN111324568A true CN111324568A (zh) 2020-06-23

Family

ID=71165387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010105857.5A Pending CN111324568A (zh) 2020-02-20 2020-02-20 一种多数据mdio总线

Country Status (1)

Country Link
CN (1) CN111324568A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178699A (zh) * 2007-11-26 2008-05-14 中兴通讯股份有限公司 一种支持串行管理接口热插拔的方法和装置
US20090175283A1 (en) * 2008-01-07 2009-07-09 Hsun-Yao Jan Advanced single-chip USB-to-Ethernet controller with a Dual-PHY mode capacity for Ethernet PHY or USB-to-Rev-MII Bridging
CN101809557A (zh) * 2007-08-15 2010-08-18 Nxp股份有限公司 具有并行操作模式的i2c总线接口
CN102073611A (zh) * 2011-02-16 2011-05-25 东莞市泰斗微电子科技有限公司 一种i2c总线控制系统及方法
CN103107862A (zh) * 2013-01-18 2013-05-15 青岛海信宽带多媒体技术有限公司 逻辑器件及其mdio数据发送方法
CN103975317A (zh) * 2011-12-16 2014-08-06 高通股份有限公司 经由总线上的多条数据线来发送数据的系统和方法
CN105302484A (zh) * 2015-10-19 2016-02-03 上海斐讯数据通信技术有限公司 批量读取以太网卡光模块中数字诊断信息的装置及方法
CN105765550A (zh) * 2013-11-14 2016-07-13 高通股份有限公司 经由总线上的附加副数据线来发送数据的系统和方法
CN107622032A (zh) * 2017-08-18 2018-01-23 郑州云海信息技术有限公司 一种i2c总线的三线扩展方法及电路
CN108933712A (zh) * 2018-07-18 2018-12-04 郑州云海信息技术有限公司 一种网络连接状态的获取方法及装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809557A (zh) * 2007-08-15 2010-08-18 Nxp股份有限公司 具有并行操作模式的i2c总线接口
CN101178699A (zh) * 2007-11-26 2008-05-14 中兴通讯股份有限公司 一种支持串行管理接口热插拔的方法和装置
US20090175283A1 (en) * 2008-01-07 2009-07-09 Hsun-Yao Jan Advanced single-chip USB-to-Ethernet controller with a Dual-PHY mode capacity for Ethernet PHY or USB-to-Rev-MII Bridging
CN102073611A (zh) * 2011-02-16 2011-05-25 东莞市泰斗微电子科技有限公司 一种i2c总线控制系统及方法
CN103975317A (zh) * 2011-12-16 2014-08-06 高通股份有限公司 经由总线上的多条数据线来发送数据的系统和方法
CN103107862A (zh) * 2013-01-18 2013-05-15 青岛海信宽带多媒体技术有限公司 逻辑器件及其mdio数据发送方法
CN105765550A (zh) * 2013-11-14 2016-07-13 高通股份有限公司 经由总线上的附加副数据线来发送数据的系统和方法
CN105302484A (zh) * 2015-10-19 2016-02-03 上海斐讯数据通信技术有限公司 批量读取以太网卡光模块中数字诊断信息的装置及方法
CN107622032A (zh) * 2017-08-18 2018-01-23 郑州云海信息技术有限公司 一种i2c总线的三线扩展方法及电路
CN108933712A (zh) * 2018-07-18 2018-12-04 郑州云海信息技术有限公司 一种网络连接状态的获取方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
尹沛琛: ""基于"T"型以太网转发器的新型以太网组网技术"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Similar Documents

Publication Publication Date Title
US6292831B1 (en) Receiving data on a networked computer in a reduced power state
US6513085B1 (en) Link/transaction layer controller with integral microcontroller emulation
US6883025B2 (en) Method for autonegotiating multiple devices with a shared autonegotiation controller
US20100122003A1 (en) Ring-based high speed bus interface
US20090175283A1 (en) Advanced single-chip USB-to-Ethernet controller with a Dual-PHY mode capacity for Ethernet PHY or USB-to-Rev-MII Bridging
US20070250652A1 (en) High speed dual-wire communications device requiring no passive pullup components
US10996950B2 (en) Apparatuses and methods involving selective disablement of side effects caused by accessing register sets
CN104871510A (zh) 用于将mdio编码进sgmii传输中的装置和方法
CN103246628B (zh) Smi接口管理方法及可编程逻辑器件
CN107943733A (zh) 一种单板间并行总线的互联方法
US8953637B1 (en) Media and speed independent interface
EP1988470B1 (en) Network device and transmission method thereof
CN102693203A (zh) 嵌入式usb主机
CN111324568A (zh) 一种多数据mdio总线
US6389486B1 (en) Systems and methods for transferring PCMCIA card status information to host devices
US6795881B1 (en) Physical layer and data link interface with ethernet pre-negotiation
CN110795369A (zh) 基于gpio管脚实现mido从机功能的方法及终端
CN216772401U (zh) 一种主设备主控功能实现系统
CN110888831A (zh) 一种多电源域异步通信装置
US20070131767A1 (en) System and method for media card communication
US20210157759A1 (en) Data Transmission System Capable of Transmitting a Great Amount of Data
US6340898B1 (en) Method and system for switching between a totem-pole drive mode and an open-drain drive mode
CN111832049B (zh) 一种基于spi的数据传输方法及系统
CN215773084U (zh) 一种扩展数字i/o接口的电路
CN115982087B (zh) 信号传输方法、计算机设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200623