CN215773084U - 一种扩展数字i/o接口的电路 - Google Patents

Abstract

本实用新型公开了一种扩展数字I/O接口的电路，该电路包括：监控单元、扩展输入接口单元、扩展输出接口单元；其中，所述扩展输入接口单元、所述扩展输出接口单元通过所述监控单元中的SPI接口连接并进行数据接收和发送。本实用新型所述的扩展数字I/O接口的电路结构简单且电路中通过利用监控单元的SPI接口，或者在监控单元中增加SPI接口来实现对扩展输入接口单元、扩展输出接口单元进行数据接收和发送，进而实现了电路中可无限制的扩展数字I/O接口，极大的降低了主机在扩展数字I/O接口时的成本。

Description

一种扩展数字I/O接口的电路

技术领域

本实用新型属于数字I/O接口技术领域，尤其涉及一种扩展数字I/O接口的电路。

背景技术

主机与外界的信息交换是通过输入/输出接口设备进行的，输入/输出接口即为数字输入接口和数字输出接口，简称I/O接口，通常把介于主机和外连设备之间的一种缓冲电路称为数字I/O接口的电路。随着主机所连接的外来设备的增加，现有技术中的数字输入口的扩展方案已无法使得主机连接更多的外来设备，并且方案的结构复杂，成本高。

实用新型内容

本实用新型提供一种扩展数字I/O接口的电路，旨在解决现有技术中主机外接更多的设备时结构复杂，成本高的问题。

本实用新型是这样实现的，一种扩展数字I/O接口的电路，包括：监控单元、扩展输入接口单元、扩展输出接口单元；其中，所述扩展输入接口单元、所述扩展输出接口单元通过所述监控单元中的SPI接口连接并进行数据接收和发送。

优选的，在所述的扩展数字I/O接口的电路中，所述扩展输入接口单元包括第一反相器、第二反相器、N个并口转串口扩展芯片；所述第一反相器的输入脚与所述SPI接口的引脚SPIB-STE连接，输出脚分别与所述并口转串口扩展芯片的引脚SH/nLD、所述SPI接口的引脚SPIB-CS连接；所述第二反相器与所述SPI接口的引脚SPIB-CLK连接，输出脚分别与所述并口转串口扩展芯片的引脚CLK、所述SPI接口的引脚SPIB-nCLK连接；每个所述并口转串口扩展芯片之间还通过引脚SER、引脚Q7串联。

优选的，在所述的扩展数字I/O接口的电路中，所述第一反相器、所述第二反相器的型号为74HC14、74LVC14、74LS14、74AHCT14、74HC04、CD4009、CD4049、CD4069中的任意一种型号。

优选的，在所述的扩展数字I/O接口的电路中，所述并口转串口扩展芯片的型号为74HC165、74HCT165、CD4014、CD4021中的任意一种型号。

优选的，在所述的扩展数字I/O接口的电路中，所述扩展输出接口单元包括：与门和N个串口转并口芯片；所述与门的引脚A与所述SPI接口的引脚SPIB-STE连接，引脚B与所述SPI接口的引脚SPIB-CLK连接，引脚Y与所述串口转并口芯片的引脚CP连接；所述N个串口转并口芯片中每个串口转并口芯片的引脚MR串联且均连接有供电电压VCC，每个所述串口转并口芯片之间还通过引脚Q7、引脚DSA串联。

优选的，在所述的扩展数字I/O接口的电路中，所述与门的型号为74HC08、74HC11、74LS109、74LS21中的任意一种型号。

优选的，在所述的扩展数字I/O接口的电路中，所述串口转并口芯片的型号为74HC164、74HC166、74HC594、74HC595、CD4015、CD4035、CD40194中的任意一种型号。

优选的，在所述的扩展数字I/O接口的电路中，所述扩展输入接口单元包括8N个并口转串口扩展芯片，所述扩展输出接口单元包括8N个串口转并口芯片。

优选的，在所述的扩展数字I/O接口的电路中，所述监控单元包括带有SPI接口的MCU芯片或带有可扩展SPI接口的ARM芯片。

优选的，在所述的扩展数字I/O接口的电路中，所述带有SPI接口的MCU芯片为TI的280049DSP芯片

本实用新型所述的扩展数字I/O接口的电路结构简单且电路中通过在监控单元中利用SPI接口以对扩展输入接口单元、扩展输出接口单元进行数据接收和发送，进而实现了电路中可无限制的扩展数字I/O接口，极大的降低了主机在扩展数字I/O接口时的成本。

附图说明

图1为本实用新型实施例提供的扩展数字I/O接口的电路原理图；

图2是本实用新型实施例提供的扩展数字I/O接口的电路中的扩展输入接口的电路图；

图3是本实用新型实施例提供的扩展数字I/O接口的电路中的扩展输出接口的电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

请参阅图1，图1为本实用新型实施例提供的扩展数字I/O接口的电路原理图。如图1所示，该电路包括：监控单元20、扩展输入接口单元10、扩展输出接口单元30；其中，所述扩展输入接口单元10、所述扩展输出接口单元30通过所述监控单元20中的SPI接口连接并进行数据接收和发送。

具体的，所述的扩展数字I/O接口的电路在上电过程中，所述SPI接口处的引脚SPIB_STE信号上拉时，所述并口转串口扩展芯片把并口上的数据读入内部的JK寄存器中；所述SPI接口处的引脚SPIB_CLK信号上拉时，监控单元20中的时钟芯片无法计时，等上电过程结束以后，由所述监控单元20进行控制；当所述SPI接口处的引脚SPIB_SOMI和引脚SPIB_SIMO处的信号上拉时，所述监控单元20停止操作；电阻R15和电容C57组成的滤波结构，保证扩展输出接口单元30在上电的过程中处于复位状态，输出为0。

所述监控单元20中的SPI接口在控制所述扩展输入接口单元10进行数据接收的过程为：所述SPI接口通过的引脚SPIB_STE输出为低电平，所述扩展输入接口单元10进入读取数据状态，所述SPI接口处的引脚SPIB_CLK发送信号，将内部JK触发器保存的数据通过所述SPI接口处的引脚SPIB_SOMI进入所述监控单元20中，所述监控单元20中的SPI接口处的引脚SPIB_CLK不断发送信号，直到把所有的数据都导入所述监控单元20中。

所述监控单元20中的SPI接口在控制所述扩展输出接口单元30进行数据发送的过程为：所述SPI接口通过的引脚SPIB_STE输出为高电平，所述扩展输出接口单元30开放时钟CP端口，允许所述SPI接口处的引脚SPIB_CLK输出的信号对其进行操作，所述监控单元20通过所述SPI接口通过的引脚SPIB_SIMO将所述监控单元20内部的数据发送出来，同时控制所述SPI接口的引脚SPIB_CLK处的信号，把引脚SPIB_SIMO处发送出来的数据通过所述扩展输出接口单元30内部的D触发器不断地进行输出，直到结束。

在具体实施过程中，所述扩展输入接口单元10包括第一反相器、第二反相器、N个并口转串口扩展芯片；所述第一反相器的输入脚与所述SPI接口的引脚SPIB-STE连接，输出脚分别与所述并口转串口扩展芯片的引脚SH/nLD、所述SPI接口的引脚SPIB-CS连接；所述第二反相器与所述SPI接口的引脚SPIB-CLK连接，输出脚分别与所述并口转串口扩展芯片的引脚CLK、所述SPI接口的引脚SPIB-nCLK连接；每个所述并口转串口扩展芯片之间还通过引脚SER、引脚Q7串联；其中，所述第一反相器、所述第二反相器的型号为74HC14、74LVC14、74LS14、74AHCT14、74HC04、CD4009、CD4049、CD4069中的任意一种型号；所述并口转串口扩展芯片的型号为74HC165、74HCT165、CD4014、CD4021中的任意一种型号。在本实施例中，所述第一反相器、所述第二反相器的型号为74HC14，N个所述并口转串口扩展芯片的型号为74HC165。

在具体实施过程中，所述扩展输出接口单元30包括：与门和N个串口转并口芯片；所述与门的引脚A与所述SPI接口的引脚SPIB-STE连接，引脚B与所述SPI接口的引脚SPIB-CLK连接，引脚Y与所述串口转并口芯片的引脚CP连接；所述N个串口转并口芯片中每个串口转并口芯片的引脚MR串联且均连接有供电电压VCC，每个所述串口转并口芯片之间还通过引脚Q7、引脚DSA串联；其中所述与门的型号为74HC08、74HC11、74LS109、74LS21中的任意一种型号；所述串口转并口芯片的型号为74HC164、74HC166、74HC594、74HC595、CD4015、CD4035、CD40194中的任意一种型号。在本实施例中，所述与门的型号为74HC08，N个所述串口转并口芯片的型号为74HC164。

在更具体实施过程中，所述扩展输入接口单元10包括8N个并口转串口扩展芯片，所述扩展输出接口单元30包括8N个串口转并口芯片。在本实施例中，所述扩展输入接口单元10中的并口转串口扩展芯片可以为8的倍数，即在所述的扩展数字I/O接口的电路中可以扩展输入接口的个数为8的倍数；所述扩展输出接口单元30中的串口转并口扩展芯片可以为8的倍数，即在所述的扩展数字I/O接口的电路中可以扩展输出接口的个数为8的倍数。

在更具体实施过程中，所述监控单元20包括带有SPI接口的MCU芯片或带有SPI接口的ARM芯片。其中，所述的扩展数字I/O接口的电路既可以适用于3.3V电压，也可以适用于5V电压，只需将带有SPI接口的MCU芯片或带有可扩展SPI接口的ARM芯片更换成相对应的供电型号的芯片即可。

在更具体实施过程中，所述带有SPI接口的MCU芯片为TI的280049DSP芯片。其中，该芯片采用+3.3V的供电电压，在用于多路PWM驱动、多路AD采样以及多个通讯口之后。所述监控单元20中采用了1个SPI接口自身的4个端口，通过外接相关简单门电路便可实现控制功能。所述监控单元20通过软件操作SPI接口，实现串口到并口的数据切换和传输，其中在接收部分所述监控单元20通过软件控制SPI接口的引脚SPIB_STE处为低电平，在发送部分所述监控单元20通过软件控制SPI接口的引脚SPIB_STE处为高电平，进而使得发送和接收互不冲突，简单易用。

本实用新型的扩展数字I/O接口的电路中通过在监控单元中利用SPI接口对扩展输入接口单元、扩展输出接口单元进行数据接收和发送，进而实现了电路中可无限制的扩展数字I/O接口，同时该电路的电路结构简单，可极大的降低了主机在扩展数字I/O接口时的成本。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种扩展数字I/O接口的电路，其特征在于，包括：监控单元、扩展输入接口单元、扩展输出接口单元；

其中，所述扩展输入接口单元、所述扩展输出接口单元通过所述监控单元中的SPI接口连接并进行数据接收和发送。

2.根据权利要求1所述的扩展数字I/O接口的电路，其特征在于，所述扩展输入接口单元包括第一反相器、第二反相器、N个并口转串口扩展芯片；

所述第一反相器的输入脚与所述SPI接口的引脚SPIB-STE连接，输出脚分别与所述并口转串口扩展芯片的引脚SH/nLD、所述SPI接口的引脚SPIB-CS连接；所述第二反相器与所述SPI接口的引脚SPIB-CLK连接，输出脚分别与所述并口转串口扩展芯片的引脚CLK、所述SPI接口的引脚SPIB-nCLK连接；每个所述并口转串口扩展芯片之间还通过引脚SER、引脚Q7串联。

3.根据权利要求2所述的扩展数字I/O接口的电路，其特征在于，所述第一反相器、所述第二反相器的型号为74HC14、74LVC14、74LS14、74AHCT14、74HC04、CD4009、CD4049、CD4069中的任意一种型号。

4.根据权利要求2所述的扩展数字I/O接口的电路，其特征在于，所述并口转串口扩展芯片的型号为74HC165、74HCT165、CD4014、CD4021中的任意一种型号。

5.根据权利要求2所述的扩展数字I/O接口的电路，其特征在于，所述扩展输出接口单元包括：与门和N个串口转并口芯片；

所述与门的引脚A与所述SPI接口的引脚SPIB-STE连接，引脚B与所述SPI接口的引脚SPIB-CLK连接，引脚Y与所述串口转并口芯片的引脚CP连接；所述N个串口转并口芯片中每个串口转并口芯片的引脚MR串联且均连接有供电电压VCC，每个所述串口转并口芯片之间还通过引脚Q7、引脚DSA串联。

6.根据权利要求5所述的扩展数字I/O接口的电路，其特征在于，所述与门的型号为74HC08、74HC11、74LS109、74LS21中的任意一种型号。

7.根据权利要求5所述的扩展数字I/O接口的电路，其特征在于，所述串口转并口芯片的型号为74HC164、74HC166、74HC594、74HC595、CD4015、CD4035、CD40194中的任意一种型号。

8.根据权利要求5所述的扩展数字I/O接口的电路，其特征在于，所述扩展输入接口单元包括8N个并口转串口扩展芯片，所述扩展输出接口单元包括8N个串口转并口芯片。

9.根据权利要求1所述的扩展数字I/O接口的电路，其特征在于，所述监控单元包括带有SPI接口的MCU芯片或可扩展SPI接口的ARM芯片。

10.根据权利要求9所述的扩展数字I/O接口的电路，其特征在于，所述带有SPI接口的MCU芯片为TI的280049DSP芯片。

Images