CN211180815U - 一种实现u2接口转3u cpcie接口的转接板 - Google Patents
一种实现u2接口转3u cpcie接口的转接板 Download PDFInfo
- Publication number
- CN211180815U CN211180815U CN201921827040.8U CN201921827040U CN211180815U CN 211180815 U CN211180815 U CN 211180815U CN 201921827040 U CN201921827040 U CN 201921827040U CN 211180815 U CN211180815 U CN 211180815U
- Authority
- CN
- China
- Prior art keywords
- interface
- pcie
- signal
- connectors
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型提供了一种实现U.2接口转3U CPCIE接口的转接板，包括3U CPCIE连接器,PCIE时钟选择电路,PCIE Redrive/Repeater再驱动器,U.2连接器。3U CPCIE连接器，包括四组子连接器，其中一组子连接器为电源信号，两组子连接器为高速信号，另一组子连接器为GPIO信号；电源使用DC12V，高速信号走4路PCIE 3.0信号和1路PCIE时钟信号，GPIO信号为PCIE复位信号。本实用新型将U.2接口与3U CPCIE接口实现转接,保留了两种接口的优点，提高了产品的可维修性，提高了产品寿命，实现了U.2盘拓展应用。
Description
技术领域
本实用新型属于固态存储技术领域,涉及U.2接口转3U CPCIE接口转接技术，特别涉及一种实现U.2接口转3U CPCIE接口的转接板。
背景技术
U.2接口又称SFF-8639接口，是由固态硬盘形态工作组织(SSD FormFactor WorkGroup)推出的接口规范。U.2不但能支持SATA-Express规范，还能兼容SAS、SATA等规范。所以可以简单认为U.2接口是四通道版本的SATA-Express 接口，带宽走PCIE 3.0x4其理论带宽高达32Gbps。而SATA只有6Gbps,比SATA 快了5倍之多.
U.2的设备端接口融合了SATA及SAS接口的特点，中间用针脚填满了SATA 接口留下的空缺，并预留了L型防呆设计。支持NVMe协议，甚至供电能力也提高了，这都有助于提高SSD性能。
CPCIE在满足高带宽和易扩展的同时，还支持模块化，具有热插拔、高可靠性和坚固性等特点，因此广受各网络、通信领域的关注。在工业嵌入式系统方面 PCIE已被许多标准组织采用。在存储系统中，PCIE主要用于RAID控制板上主 CPU与SATA控制器之间的通信。随着技术的发展，有些存储主控芯片也可直接输出PCIE信号。
但是，面对复杂多变的应用环境，U.2盘不能满足用户对于存储接口的多元化需求。
实用新型内容
针对现有技术的不足，本实用新型提出的技术方案能够将U.2接口转接为 3UCPCIE接口，从而扩展了U.2盘在3U CPCIE平台上的应用。采用的具体技术方案如下：
本实用新型系统架构主要包含4个部分：3U CPCIE连接器101、PCIE时钟选择电路102、PCIE Redrive/Repeater再驱动器103、U.2连接器104。
所述3U CPCIE连接器101，由XP1、XJ2、XJ3、XJ4四组子连接器组成，其中信号可分为三类XP1为电源信号，XJ2/XJ3为高速信号，XJ4为GPIO信号。
电源使用DC12V。高速信号使用XJ2子连接器，走4路PCIE 3.0信号和1 路PCIE时钟信号。GPIO信号为PCIE复位信号。
所述PCIE时钟选择电路102，通过拨码开关(SW)可以切换U.2盘的时钟由系统时钟提供或主板板载时钟芯片来提供。该电路的作用可以提高兼容性，默认采用系统时钟，当系统时钟无法提供时，可切换为板载时钟。
所述PCIE Redrive/Repeater再驱动器103，PCIE传输过程中由于距离太远或连接器较多导致PCIE 3.0信号衰减，传输速度变慢，严重时导致系统降速为 PCIE 2.0或PCIE1.0。该电路的作用是通过Redrive/Repeater电路调节输入PCIE 信号的输出振幅和均衡值实现再驱动的目的，使模糊的眼图变的更加清晰，提高了PCIE信号质量。
U.2连接器104，信号有电源，低速信号，时钟信号、高速信号。其中电源为直流12V。低速信号为单端GPIO接口，用于控制，如通过GPIO实现PCIE复位和配置PCIE信号为2路X2或1路X4，时钟信号为U.2盘提供PCIE时钟，而高速信号共有6路，标准U.2接口包含2路SATA/SAS信号位置，4路PCIe接口 (可设置成2路X2或1路X4)信号位置。要求保护的技术方案如下：
一种实现U.2接口转3U CPCIE接口的转接板，包括3U CPCIE连接器,PCIE 时钟选择电路,PCIE Redrive/Repeater再驱动器,U.2连接器；
所述3U CPCIE连接器，包括四组子连接器，分别为第一组子连接器(XP1)、第二组子连接器(XJ2)、第三组子连接器(XJ3)、第四组子连接器(XJ4)，其中信号分为三类，分别为第一组子连接器(XP1)为电源信号，第二组子连接器(XJ2) 和第三组子连接器(XJ3)均为高速信号，第四组子连接器(XJ4)为GPIO信号；电源使用DC12V，高速信号走4路PCIE 3.0信号和1路PCIE时钟信号，GPIO 信号为PCIE复位信号；
所述PCIE时钟选择电路(102)，包括拨码开关(SW)，其中U.2盘的时钟由系统时钟提供或由主板板载时钟芯片来提供，默认采用系统时钟，当系统时钟无法提供时，通过拨码开关(SW)可切换为板载时钟；
所述PCIE Redrive/Repeater再驱动器包括Redrive/Repeater电路，通过Redrive/Repeater电路调节输入PCIE信号的输出振幅和均衡值实现再驱动；
所述U.2连接器包括电源信号，低速信号，时钟信号、高速信号，时钟信号为U.2盘提供PCIE时钟。
进一步，所述U.2连接器电源为直流12V。
进一步，所述U.2连接器低速信号为单端GPIO接口。
进一步，所述U.2连接器高速信号共有6路，包括2路SATA/SAS信号位置， 4路PCIe接口信号位置。
进一步，所述4路PCIe接口信号位置，设置成2路X2或1路X4接口信号位置。
PCIE Redrive/Repeater驱动器对PCIE信号进行再驱动，提高信号质量。
PCIE时钟选择电路为U.2盘PCIE时钟来源提供多种来源，提高了产品的兼容性。
本实用新型将U.2接口与3U CPCIE接口实现转接,保留了两种接口的优点，可以提高产品的可维修性，提高产品寿命，实现了U.2盘拓展应用
附图说明
图1为本实用新型一种实现U.2接口转3U CPCIE接口的转接板结构原理框图。
具体实施方式
为了更加清楚明白理解本实用新型的目的、技术方案和优点，下面结合附图和本实用新型的一种实施例，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。
参阅图1，图1显示了U.2接口转3U CPCIE接口转接板原理框图。本实施例采用标准3U CPCIE结构，CPCIE和U.2连接器作为对外物理接口。
3U CPCIE连接器101，采用CPCIE规范定义的连接器，共分为三种(这里Electronics的型号)：XP1型号为254018,XJ2、XJ3型号为973028，XJ4型号为 214444.XP1电源信号DC12V为U.2盘工作提供12V电源输入，XJ2子连接器前4 组信号位置接U.2盘PCIE3.0X4，实现了U.2接口到3U CPCIE接口转接，由于XJ2为高速连接器可以将U.2盘的读写速度快的特点完全发挥出来，PCIE 3.0x4其理论带宽高达32Gbps，同时3U CPCIE连接器具有热插拔、高可靠性和坚固性等特点，保留了两种连接器的优点，PCIE时钟选择电路102板载时钟型号为SQPCIe100，输出HCSL电平，时钟频率为100MHZ。PCIE Clock Buffer型号为9DML0441AKILF，2路HCSL信号输入，4路100MHZ LP-HCSL信号输出，本实施例使用2路HCSL信号输入，其中一路来自CPU主板系统时钟输出，一路来自板载SQPCIe100时钟芯片输出，通过拨码开关(SW)可以选择U.2盘的工作时钟为板载时钟或系统时钟，使该转接板可以兼容多种方案的CPU主板，提高了产品的兼容性。PCIE Redrive/Repeater再驱动器103功能为对PCIE信号进行再驱动，增强信号质量。U.2连接器104型号为151124-0001Molex SFF-8639母头连接器。另外由于3U CPCIE存储板卡使用寿命主要取决于U.2盘的使用寿命， 3U CPCIE板卡(转接板+U.2盘)到达生命周期后，可更换新的U.2盘继续使用，提高了3U CPCIE板卡使用寿命。在产品损坏时，也可以直接更换新的U.2盘，提高了产品的可维修性。
Claims (5)
1.一种实现U.2接口转3U CPCIE接口的转接板，其特征在于，包括：3U CPCIE连接器,PCIE时钟选择电路,PCIE Redrive/Repeater再驱动器,U.2连接器；
所述3U CPCIE连接器，包括四组子连接器分别为第一组子连接器(XP1)、第二组子连接器(XJ2)、第三组子连接器(XJ3)、第四组子连接器(XJ4)，其中信号分为三类，分别为第一组子连接器(XP1)为电源信号，第二组子连接器(XJ2)和第三组子连接器(XJ3)均为高速信号，第四组子连接器(XJ4)为GPIO信号；电源使用DC12V，高速信号走4路PCIE 3.0信号和1路PCIE时钟信号，GPIO信号为PCIE复位信号；
所述PCIE时钟选择电路(102)，包括拨码开关(SW)，其中U.2盘的时钟由系统时钟提供或由主板板载时钟芯片来提供，默认采用系统时钟，当系统时钟无法提供时，通过拨码开关(SW)可切换为板载时钟；
所述PCIE Redrive/Repeater再驱动器包括Redrive/Repeater电路，通过Redrive/Repeater电路调节输入PCIE信号的输出振幅和均衡值实现再驱动；
所述U.2连接器包括电源信号，低速信号，时钟信号、高速信号，时钟信号为U.2盘提供PCIE时钟。
2.根据权利要求1所述的一种实现U.2接口转3U CPCIE接口的转接板，其特征在于，包括：所述U.2连接器电源为直流12V。
3.根据权利要求1所述的一种实现U.2接口转3U CPCIE接口的转接板，其特征在于，包括：所述U.2连接器低速信号为单端GPIO接口。
4.根据权利要求1所述的一种实现U.2接口转3U CPCIE接口的转接板，其特征在于，包括：所述U.2连接器高速信号共有6路，包括2路SATA/SAS信号位置，4路PCIe接口信号位置。
5.根据权利要求4所述的一种实现U.2接口转3U CPCIE接口的转接板，其特征在于，包括：所述4路PCIe接口信号位置，设置成2路X2或1路X4接口信号位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921827040.8U CN211180815U (zh) | 2019-10-29 | 2019-10-29 | 一种实现u2接口转3u cpcie接口的转接板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921827040.8U CN211180815U (zh) | 2019-10-29 | 2019-10-29 | 一种实现u2接口转3u cpcie接口的转接板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211180815U true CN211180815U (zh) | 2020-08-04 |
Family
ID=71809821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921827040.8U Active CN211180815U (zh) | 2019-10-29 | 2019-10-29 | 一种实现u2接口转3u cpcie接口的转接板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211180815U (zh) |
-
2019
- 2019-10-29 CN CN201921827040.8U patent/CN211180815U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8677047B1 (en) | Serial/parallel ATA controller and converter | |
| CN105335327A (zh) | 基于Soc的可重构/双冗余VPX3U信号处理载板 | |
| CN211427336U (zh) | 一种嵌入式vpx计算模块 | |
| CN202870800U (zh) | 一种嵌入式大容量网络存储控制模块 | |
| CN110908475A (zh) | 一种申威1621cpu无ich2套片服务器主板 | |
| CN102799558B (zh) | 基于cpci总线的rs422通讯模块 | |
| CN209248436U (zh) | 一种扩展板卡及服务器 | |
| CN211180815U (zh) | 一种实现u2接口转3u cpcie接口的转接板 | |
| CN112948316A (zh) | 一种基于网络互联的ai边缘计算一体机架构 | |
| CN110825678B (zh) | 智能背板及智能存储设备 | |
| CN104615565A (zh) | 一种传输速率达到12Gb的SAS卡装置 | |
| CN213581897U (zh) | 一种新型显示控制计算模块 | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| CN211149356U (zh) | 一种申威1621cpu无ich2套片服务器主板 | |
| CN210924562U (zh) | 一种背板通讯装置 | |
| CN113268445A (zh) | 一种基于vpx架构的国产双控混合存储控制模块实现方法 | |
| CN211124033U (zh) | 一种实现u2接口转3u vpx接口的转接板 | |
| CN112000613A (zh) | 一种多单元服务器管理单元及多单元服务器 | |
| CN220171534U (zh) | 数据传输系统及电子设备 | |
| CN201237784Y (zh) | Sata&usb接口的dom电子硬盘 | |
| CN212694410U (zh) | 一种新型显示控制计算模块 | |
| CN213814663U (zh) | 一种带SATA转储功能的3U PXIe阵列存储板 | |
| CN217718574U (zh) | 一种扩展板 | |
| CN219370267U (zh) | 一种6u vpx架构的计算机主控板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |