CN103412845A - 一种串行总线系统 - Google Patents
一种串行总线系统 Download PDFInfo
- Publication number
- CN103412845A CN103412845A CN2013103290069A CN201310329006A CN103412845A CN 103412845 A CN103412845 A CN 103412845A CN 2013103290069 A CN2013103290069 A CN 2013103290069A CN 201310329006 A CN201310329006 A CN 201310329006A CN 103412845 A CN103412845 A CN 103412845A
- Authority
- CN
- China
- Prior art keywords
- node
- address
- master controller
- control
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明公开了一种串行总线系统,适用于测量设备的内部总线控制。所述串行总线系统,包括主控制器、串行总线和若干个控制节点;串行总线由标准SPI总线的SLCK串行时钟线、MOSI数据线、MISO数据线和三条控制线组成;每个控制节点上伸出的六条线缆分别与串行总线上的六条线缆对应连接;每个控制节点上设置有多个器件;主控制器通过三条控制线向控制节点的节点控制器发送相应的控制字CTRL_WORD选择标准SPI总线上传输的内容、或设置各控制节点的节点寄存器。本发明中的串行总线所需总线数量少,简化了PCB板的设计复杂性,系统可靠性高,设计成本明显降低。
Description
技术领域
本发明涉及一种串行总线系统,适用于测量设备的内部总线控制。
背景技术
测量设备,是内部由多个测试节点组成并能自动完成激励、测量、数据处理并显示或输出测试结果的装置。测试节点是测量设备的最小功能单元,为完成测试节点的测量功能,每个测试节点又由若干个器件组成。测量设备需要控制上述测试节点及其器件,使之按照相应的时序对被测试信号进行变换来完成最终的数字化处理。
目前测量设备内部普遍采用并行的控制方式,内部分别通过数据总线、地址总线和控制总线等多条线缆将测量设备内部的各个测试节点连接在一起。主控制器通过地址总线片选各个测试节点上的器件,各个器件在整个控制系统中具有唯一的地址,主控制器通过这个地址控制该器件,测试节点上的多个器件在主控制器的控制下组合完成测试节点功能,数据通过数据总线进行传输,控制总线完成读写逻辑以及并行总线协议定义的功能。
典型的测量设备并行总线系统如ISA总线系统,需要62根电缆。如此多的电缆增加了PCB板的设计复杂性,致使系统成本提高,可靠性降低。同时并行总线提高总线传输带宽比较困难,在频率提高时,时钟漂移对器件的传输性能和电路结构要求更加严格,并且会降低总线上的电气负载数目,加大设计难度。基于此,测量设备需要提供一种可靠的、低成本的串行总线解决方案。
串行接口的接口形式多样化,然而由于测量设备中各个测试节点上的器件种类杂、数量多,每种串行接口形式都不能很好的适用于测量设备的需求。
SPI总线系统中,主控制器通过输出通常表示为SLCK的串行时钟线来启动数据帧。从设备使用SLCK来输出用于发送到主设备的串行数据,或接收主设备的发送数据。每个SPI设备通过标记为主输出/从输入(MOSI)和主输入/从输出(MISO)的数据线进行双向数据传输。然而,传统的SPI总线是一个点到点的数据传输线,无法满足设备繁多的测试节点和受控器件的控制要求。
发明内容
基于测量设备内部总线控制出现的上述技术问题,本发明提出了一种串行总线系统,其系统可靠性高,能够满足测量设备的系统结构。
为了实现上述目的,本发明采用如下技术方案:
一种串行总线系统,包括主控制器、串行总线和若干个控制节点;串行总线由标准SPI总线的SLCK串行时钟线、MOSI数据线、MISO数据线和三条控制线组成;每个控制节点上伸出的六条线缆分别与串行总线上的六条线缆对应连接;每个控制节点上设置有多个器件;主控制器通过三条控制线向控制节点的节点控制器发送相应的控制字CTRL_WORD选择标准SPI总线上传输的内容、或设置各控制节点的节点寄存器。
所述节点控制器,包括总线控制单元、节点地址比较单元、寄存器地址逻辑单元和器件地址逻辑单元,节点地址比较单元、寄存器地址逻辑单元和器件地址逻辑单元分别与总线控制单元相连;串行总线上的SLCK串行时钟线、MOSI数据线、MISO数据线分别连接到总线控制单元上,串行总线上的三条控制线经译码逻辑单元后连接到总线控制单元上;寄存器地址逻辑单元还与节点寄存器相连,器件地址逻辑单元还与器件相连。
所述总线控制单元与节点寄存器之间设置有串并变换单元,用于完成总线控制单元与节点寄存器之间串行数据和并行数据的双向转换。
所述标准SPI总线上传输的内容,包括寻址目标控制节点、寻址目标器件、方向由主控制器到目标器件的数据传输、方向由目标器件到主控制器的数据传输、以及数据传输的开始和结束命令。
主控制器发送控制字CTRL_WORD=“101”,主控制器通过标准SPI总线向控制节点发送指令设置各控制节点的节点寄存器。
主控制器发送控制字CTRL_WORD=“000”,主控制器写节点地址,该节点地址通过标准SPI总线传输到各控制节点处并与各控制节点的节点寄存器中存储的预设节点地址作比较,选择节点地址与预设节点地址相同的控制节点作为目标控制节点。
主控制器发送控制字CTRL_WORD=“001”,主控制器写器件地址,该器件地址通过标准SPI总线传输到目标控制节点的各器件处并与各器件中存储的预设器件地址作比较,选择器件地址与预设器件地址相同的器件作为目标器件。
主控制器发送控制字CTRL_WORD=“010”,主控制器通过标准SPI总线向目标器件写数据,数据采用单字节或多字节传输。
主控制器发送控制字CTRL_WORD=“011”,主控制器通过标准SPI总线从目标器件读数据,数据采用单字节或多字节传输。
主控制器发送控制字CTRL_WORD=“110”,主控制器通过标准SPI总线向目标器件传输“1”,数据传输开始,或主控制器通过标准SPI总线向目标器件传输“0”,数据传输结束。
本发明的优点是:
本发明的串行总线系统中,串行总线由标准SPI总线和三条控制线组成,主控制器通过控制线向控制节点的节点控制器发送控制字选择标准SPI总线上传输的内容,一方面可以寻址到具体的控制节点,进一步寻址到目标控制节点的目标器件,另一方面又可以在主控制器与目标器件之间完成双向的数据传递过程,相比目前测量设备中普遍使用的并行总线系统,本发明中的串行总线所需总线数量少,简化了PCB板的设计复杂性,系统可靠性高,设计成本明显降低,适合于测量设备的系统结构;另外,测量设备内部总线为串行总线结构形式,利于根据时钟频率方便的调整传输带宽。
附图说明
图1为本发明中串行总线系统的结构框图;
图2为图1中主控制器向目标器件执行写操作的流程图;
图3为图1中主控制器向目标器件执行读操作的流程图;
图4为图1中主控制器设置控制节点的节点寄存器的流程图;
图5为图1中一个控制节点的结构框图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明:
结合图1所示,一种串行总线系统,包括主控制器、串行总线和若干个控制节点;串行总线由标准SPI总线的SLCK串行时钟线、MOSI数据线、MISO数据线和三条控制线组成,三条控制线分别定义为LDATA控制线、LADDR控制线、LCTRL控制线;其中,SLCK串行时钟线、MOSI数据线、MISO数据线为标准SPI总线,可以完成标准的SPI总线传输协议。
每个控制节点上伸出的六条线缆分别与串行总线上的六条线缆对应连接;每个控制节点上设置有多个器件;主控制器通过LDATA控制线、LADDR控制线和LCTRL控制线向控制节点的节点控制器发送相应的控制字CTRL_WORD选择标准SPI总线上传输的内容、或设置各控制节点的节点寄存器,如图5所示。本发明中的节点控制器为一个CPLD可编程逻辑器件,用以完成本总线发明的总线接口逻辑。本发明中的节点寄存器,只需要使能信号和电平控制即可进行控制,控制简单方便,例如多路开关等。本发明中对的节点器件,需要一个片选和串行数据进行控制,例如A/D,D/A等。
具体的,本发明中的节点控制器,包括总线控制单元、节点地址比较单元、寄存器地址逻辑单元和器件地址逻辑单元,节点地址比较单元、寄存器地址逻辑单元和器件地址逻辑单元分别与总线控制单元相连;串行总线上的SLCK串行时钟线、MOSI数据线、MISO数据线分别连接到总线控制单元上,串行总线上的三条控制线经译码逻辑单元后连接到总线控制单元上;此外,寄存器地址逻辑单元还与节点寄存器相连,器件地址逻辑单元还与器件相连。
译码逻辑单元的核心是一个3-8译码器,根据LDATA、LADDR和LCTRL产生相应编码的使能信号,例如:CTRL_WORD=“000”,即LDATA、LADDR和LCTRL均为低电平,经过译码逻辑单元后,产生节点地址比较使能信号。使得总线控制单元中将收到的SPI数据与节点地址比较单元相比,如果一致则产生“Addressed”(选中)信号,使得总线控制单元继续接收后继的SPI数据;如不一致,则无法产生“Addressed”(选中)信号,总线控制单元将不再接收后继的SPI数据。
节点地址比较单元的核心是一个地址比较器,该地址比较器中保存有该节点的节点地址,当译码逻辑单元产生地址比较使能信号后,完成总线控制单元锁存SPI数据与节点地址的比较,产生“Addressed”(选中)信号,使能后续的SPI传输。
总线控制单元内部设置串行总线移位锁存器,在节点地址比较单元和译码逻辑单元的控制下完成相应的SPI总线的内容传输。
地址逻辑单元包括寄存器地址逻辑单元和器件地址逻辑单元,用以完成器件地址的寻址功能,将总线控制单元锁存到的器件地址产生相应的寄存器地址使能信号或者器件片选信号。
在总线控制单元与节点寄存器之间设置有串并变换单元,用以完成串行数据和并行数据的双向转换,直接输出电平驱动节点寄存器。
其中,标准SPI总线上传输的内容,包括寻址目标控制节点、寻址目标器件、方向由主控制器到目标器件的数据传输、方向由目标器件到主控制器的数据传输、以及数据传输的开始和结束命令。
由于测量设备中各个控制节点非常复杂,每个控制节点又由多个器件组成,本发明采用先寻址到目标控制节点,再寻址目标器件的方式,能够唯一确定目标控制节点上的目标器件。
串行总线形式较多,然而应用于测量设备中,应综合考虑效率、速度、实现复杂性等特性,本发明的串行总线在标准串行总线SPI基础上扩展而来,通过增加总线的形式换取了总线控制器设计的简化和可靠,同时为了适用测量设备,采用了双地址的设计,使得本发明相较其它技术方案更加适合测量设备的系统结构。
主控制器的控制字CTRL_WORD分别表征三条控制线LDATA、LADDR和LCTRL上的线缆电平,使用CTRL_WORD来指导控制节点控制器以确定当前标准SPI总线上数据传输的意图。
主控制器的传输意图如下:
CTRL_WORD=“000”,主控制器写节点地址,表示当前SPI总线上传输的为主控制器操作的节点地址,即该节点地址通过标准SPI总线传输到各控制节点处并与各控制节点的节点寄存器中存储的预设节点地址作比较,选择节点地址与预设节点地址相同的控制节点作为目标控制节点,将SCLK、MOSI、MISO信号导通至目标控制节点的节点电路中。
主控制器发送控制字CTRL_WORD=“001”,主控制器写器件地址,表示当前SPI总线上传输的为主控制器操作的器件地址,该器件地址通过标准SPI总线传输到目标控制节点的各器件处并与各器件中存储的预设器件地址作比较,选择器件地址与预设器件地址相同的器件作为目标器件。
主控制器发送控制字CTRL_WORD=“010”,主控制器通过标准SPI总线向目标器件写数据,数据采用单字节或多字节传输,如图2所示。
主控制器发送控制字CTRL_WORD=“011”,主控制器通过标准SPI总线从目标器件读数据,数据采用单字节或多字节传输,如图3所示。
CTRL_WORD=“101”,主控制器通过标准SPI总线向控制节点发送指令设置各控制节点的节点寄存器,位数为8位,其中,包括特殊操作的片选信号,如E2PROM读数据的时候,SPI总线上传输的是控制节点寄存器设置字节,通过该控制字改变控制节点的设置,如图4所示。
CTRL_WORD=“110”,设定控制节点片选信号状态允许或禁止。主控制器通过标准SPI总线向目标器件传输“1”,数据传输开始,或主控制器通过标准SPI总线向目标器件传输“0”,数据传输结束。通过片选来控制后续的传输为字节长度。
当然,以上说明仅仅为本发明的较佳实施例,本发明并不限于列举上述实施例,应当说明的是,任何熟悉本领域的技术人员在本说明书的教导下,所做出的所有等同替代、明显变形形式,均落在本说明书的实质范围之内,理应受到本发明的保护。
Claims (10)
1.一种串行总线系统,其特征在于,包括主控制器、串行总线和若干个控制节点;串行总线由标准SPI总线的SLCK串行时钟线、MOSI数据线、MISO数据线和三条控制线组成;每个控制节点上伸出的六条线缆分别与串行总线上的六条线缆对应连接;每个控制节点上设置有多个器件;主控制器通过三条控制线向控制节点的节点控制器发送相应的控制字CTRL_WORD选择标准SPI总线上传输的内容、或设置各控制节点的节点寄存器。
2.根据权利要求1所述的一种串行总线系统,其特征在于,所述节点控制器,包括总线控制单元、节点地址比较单元、寄存器地址逻辑单元和器件地址逻辑单元,节点地址比较单元、寄存器地址逻辑单元和器件地址逻辑单元分别与总线控制单元相连;串行总线上的SLCK串行时钟线、MOSI数据线、MISO数据线分别连接到总线控制单元上,串行总线上的三条控制线经译码逻辑单元后连接到总线控制单元上;寄存器地址逻辑单元还与节点寄存器相连,器件地址逻辑单元还与器件相连。
3.根据权利要求2所述的一种串行总线系统,其特征在于,所述总线控制单元与节点寄存器之间设置有串并变换单元,用于完成总线控制单元与节点寄存器之间串行数据和并行数据的双向转换。
4.根据权利要求1所述的一种串行总线系统,其特征在于,所述标准SPI总线上传输的内容,包括寻址目标控制节点、寻址目标器件、方向由主控制器到目标器件的数据传输、方向由目标器件到主控制器的数据传输、以及数据传输的开始和结束命令。
5.根据权利要求4所述的一种串行总线系统,其特征在于,主控制器发送控制字CTRL_WORD=“101”,主控制器通过标准SPI总线向控制节点发送指令设置各控制节点的节点寄存器。
6.根据权利要求4所述的一种串行总线系统,其特征在于,主控制器发送控制字CTRL_WORD=“000”,主控制器写节点地址,该节点地址通过标准SPI总线传输到各控制节点处并与各控制节点的节点寄存器中存储的预设节点地址作比较,选择节点地址与预设节点地址相同的控制节点作为目标控制节点。
7.根据权利要求6所述的一种串行总线系统,其特征在于,主控制器发送控制字CTRL_WORD=“001”,主控制器写器件地址,该器件地址通过标准SPI总线传输到目标控制节点的各器件处并与各器件中存储的预设器件地址作比较,选择器件地址与预设器件地址相同的器件作为目标器件。
8.根据权利要求7所述的一种串行总线系统,其特征在于,主控制器发送控制字CTRL_WORD=“010”,主控制器通过标准SPI总线向目标器件写数据,数据采用单字节或多字节传输。
9.根据权利要求7所述的一种串行总线系统,其特征在于,主控制器发送控制字CTRL_WORD=“011”,主控制器通过标准SPI总线从目标器件读数据,数据采用单字节或多字节传输。
10.根据权利要求7所述的一种串行总线系统,其特征在于,主控制器发送控制字CTRL_WORD=“110”,主控制器通过标准SPI总线向目标器件传输“1”,数据传输开始,或主控制器通过标准SPI总线向目标器件传输“0”,数据传输结束。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310329006.9A CN103412845B (zh) | 2013-07-31 | 2013-07-31 | 一种串行总线系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310329006.9A CN103412845B (zh) | 2013-07-31 | 2013-07-31 | 一种串行总线系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103412845A true CN103412845A (zh) | 2013-11-27 |
CN103412845B CN103412845B (zh) | 2016-01-20 |
Family
ID=49605858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310329006.9A Expired - Fee Related CN103412845B (zh) | 2013-07-31 | 2013-07-31 | 一种串行总线系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103412845B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107153622A (zh) * | 2017-05-24 | 2017-09-12 | 中国电子科技集团公司第四十研究所 | 一种基于spi总线的驱动控制方法 |
CN111797045A (zh) * | 2016-12-21 | 2020-10-20 | 艾尔默斯半导体股份公司 | 用于初始化差分双线数据总线的方法及传送数据的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2710264Y (zh) * | 2004-03-09 | 2005-07-13 | 国电南京自动化股份有限公司 | 时分多路实时通讯总线 |
US20090265594A1 (en) * | 2005-08-09 | 2009-10-22 | Texas Instruments Incorporated | Selectable jtag or trace access with data store and output |
CN101582823A (zh) * | 2008-05-13 | 2009-11-18 | 深圳迈瑞生物医疗电子股份有限公司 | 基于spi总线的通讯方法、通讯系统和通讯路由装置 |
CN101661454A (zh) * | 2009-10-16 | 2010-03-03 | 首都师范大学 | 一种可动态重构的高速串行总线系统及控制方法 |
US20110225339A1 (en) * | 2010-03-09 | 2011-09-15 | Chi-Ming Chen | Data transmission system and a programmable spi controller |
CN102591827A (zh) * | 2010-11-22 | 2012-07-18 | 三星电子株式会社 | 用于外部装置连接的设备以及用于数据传输的方法 |
-
2013
- 2013-07-31 CN CN201310329006.9A patent/CN103412845B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2710264Y (zh) * | 2004-03-09 | 2005-07-13 | 国电南京自动化股份有限公司 | 时分多路实时通讯总线 |
US20090265594A1 (en) * | 2005-08-09 | 2009-10-22 | Texas Instruments Incorporated | Selectable jtag or trace access with data store and output |
CN101582823A (zh) * | 2008-05-13 | 2009-11-18 | 深圳迈瑞生物医疗电子股份有限公司 | 基于spi总线的通讯方法、通讯系统和通讯路由装置 |
CN101661454A (zh) * | 2009-10-16 | 2010-03-03 | 首都师范大学 | 一种可动态重构的高速串行总线系统及控制方法 |
US20110225339A1 (en) * | 2010-03-09 | 2011-09-15 | Chi-Ming Chen | Data transmission system and a programmable spi controller |
CN102591827A (zh) * | 2010-11-22 | 2012-07-18 | 三星电子株式会社 | 用于外部装置连接的设备以及用于数据传输的方法 |
Non-Patent Citations (1)
Title |
---|
韩敬伟 等: "《基于串行总线的测量仪器模拟节点设计》", 《国外电子测量技术》, vol. 28, no. 9, 30 September 2009 (2009-09-30), pages 79 - 83 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111797045A (zh) * | 2016-12-21 | 2020-10-20 | 艾尔默斯半导体股份公司 | 用于初始化差分双线数据总线的方法及传送数据的方法 |
CN107153622A (zh) * | 2017-05-24 | 2017-09-12 | 中国电子科技集团公司第四十研究所 | 一种基于spi总线的驱动控制方法 |
CN107153622B (zh) * | 2017-05-24 | 2019-08-23 | 中国电子科技集团公司第四十一研究所 | 一种基于spi总线的驱动控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103412845B (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107688548B (zh) | 扩充序列通讯的系统、装置、方法及扩充通信端口的系统 | |
JP4657637B2 (ja) | バス接続を介してのランダムアクセスのための方法およびデータ構造 | |
CN109359073B (zh) | 一种基于spi总线的设备间通信方法及装置 | |
CN100383544C (zh) | 一种电平信号的实时监测方法及装置 | |
CN103530261A (zh) | 一种访问多个具有相同i2c地址从机的电路和管理方法 | |
CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
CN104809088A (zh) | 连接装置及其控制芯片与控制方法 | |
CN103092175A (zh) | I2c主设备与从设备之间串行时钟线scl控制的方法及装置 | |
CN105446930A (zh) | 一种单选择端spi主从式多机双向通信方法 | |
CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
CN201335959Y (zh) | 多通道数字开关信号控制器 | |
CN102637453A (zh) | 一种包括串行输入输出接口的相变存储器 | |
CN106980587B (zh) | 一种通用输入输出时序处理器及时序输入输出控制方法 | |
CN104332135A (zh) | 一种并联显示电路及其显示装置 | |
CN103412845A (zh) | 一种串行总线系统 | |
CN104464617A (zh) | 一种并联显示系统及其显示装置 | |
CN204760040U (zh) | 一种串口烧录器 | |
CN203858630U (zh) | Pcie接口切换装置 | |
CN203588122U (zh) | 基于OpenVPX标准的主控器 | |
KR102345720B1 (ko) | 광 신호를 이용한 sata 호스트 버스 어댑터 및 sata 저장소 연결 방법 | |
CN103229158A (zh) | 内部整合电路总线控制电路和控制方法 | |
CN208298167U (zh) | 一种基于嵌入式系统的rs-422总线测试装置 | |
CN110471882A (zh) | 一种单总线通信电路及方法 | |
CN102545953B (zh) | Uart功能扩展电路及其控制方法 | |
CN107643989B (zh) | 一种基于pci总线协议双光纤环路冗余结构通讯板卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190225 Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province Patentee after: China Electronics Technology Instrument and Meter Co., Ltd. Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong Patentee before: The 41st Institute of CETC |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20200731 |