CN112835834B - 数据传输系统 - Google Patents

数据传输系统 Download PDF

Info

Publication number
CN112835834B
CN112835834B CN201911166661.0A CN201911166661A CN112835834B CN 112835834 B CN112835834 B CN 112835834B CN 201911166661 A CN201911166661 A CN 201911166661A CN 112835834 B CN112835834 B CN 112835834B
Authority
CN
China
Prior art keywords
interface
data
fifo
converter
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911166661.0A
Other languages
English (en)
Other versions
CN112835834A (zh
Inventor
林振东
陈月峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911166661.0A priority Critical patent/CN112835834B/zh
Priority to TW108148309A priority patent/TWI727581B/zh
Priority to US16/953,358 priority patent/US11169947B2/en
Publication of CN112835834A publication Critical patent/CN112835834A/zh
Application granted granted Critical
Publication of CN112835834B publication Critical patent/CN112835834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

一种数据传输系统，该系统包括主控端、通用串行总线接口转换器、先进先出接口转换器、多个功能电路及总线桥接电路。主控端根据通用串行总线的通信规范收发数据。通用串行总线接口转换器根据通用串行总线通信规范由第一接口收发数据，并根据先进先出通信规范由第二接口收发数据。先进先出接口转换器根据先进先出通信规范由耦接于第二接口的第三接口收发数据，并根据特定总线通信规范由第四接口收发数据。总线桥接电路根据特定总线通信规范将第四接口所接收到的数据传送至对应的功能电路。

Description

数据传输系统
技术领域
本发明涉及一种数据传输系统，特别涉及一种能够在计算机主机及可程序化逻辑数组(Field-Programmable Gate Array，FPGA)板之间进行大量数据传输的数据传输系统。
背景技术
由于系统芯片(System on Chip，SoC)的电路及功能较为复杂，设计者常会在正式制作芯片前，先利用可程序化逻辑数组板来进行验证。例如，用户可以通过计算机主机将可程序化逻辑数组板编程为所需的电路，并可将欲验证的数据传送到可程序化逻辑数组板来进行验证。在现有技术中，计算机主机与可程序化逻辑数组板的通信常是以序列(serial)的方式进行，例如通过通用异步收发器(Universal Asynchronous receivertransmitter，UART)接口(interface)来传输数据。然而以序列方式传输的数据带宽较小，因此当欲传输的数据量较大时，需要耗费大量的时间。尤其如今的系统芯片所需处理的数据日渐庞大，通用异步收发器接口的传输速率已难以满足使用者的需求。
此外，在现有技术中，计算机主机与可程序化逻辑数组板之间也可利用以太网络(Ethernet)的方式来传输较大量的数据。然而，以太网络的传输需要在可程序化逻辑数组板内部设置介质访问控制(Media Access Control，MAC)，并在外部加上端口物理层(PHY)，且介质访问控制及端口物理层都需要驱动器来控制，因此导致可程序化逻辑数组板在整合及设计上都相对复杂。
发明内容
本发明的实施例提供一种数据传输系统，数据传输系统包括主控端、通用串行总线(Universal Serial Bus，USB)接口转换器、先进先出(First In First Out，FIFO)接口转换器、多个功能电路及总线桥接电路。
主控端包括通用串行总线(Universal Serial Bus，USB)接口。主控端根据通用串行总线的通信规范由通用串行总线接口收发数据。通用串行总线接口转换器包括：第一接口、第二接口及先进先出(First In First Out，FIFO)储存装置。第一接口耦接于通用串行总线接口。先进先出储存装置储存由第一接口及第二接口所接收的数据。通用串行总线接口转换器根据通用串行总线的通信规范由第一接口收发数据，并根据先进先出的通信规范由第二接口收发数据。
先进先出接口转换器包括第三接口及第四接口。第三接口耦接于第二接口。先进先出接口转换器根据先进先出的通信规范由第三接口收发数据，及根据特定总线的通信规范由第四接口收发数据。总线桥接电路耦接于第四接口及多个功能电路。每一功能电路执行对应功能。总线桥接电路将由第四接口所接收到的数据传送至对应的功能电路，并将对应的功能电路所发送的数据传送至第四接口。
附图说明
图1是本发明一实施例的数据传输系统的示意图；
图2是本发明一实施例的通用串行总线接口转换器及先进先出接口转换器的引脚示意图。
具体实施方式
图1是本发明一实施例的数据传输系统100的示意图。数据传输系统100包括主控端110、通用串行总线接口转换器120、先进先出接口转换器130、多个功能电路1401至140N及总线桥接电路150，其中N是大于1的正整数。
在一些实施例中，主控端110可以是计算机主机，例如但不限于笔记本电脑、桌面计算机或是移动设备。在图1中，主控端110可以设置在计算机系统的电路板MB上，而先进先出接口转换器130、功能电路1401至140N及总线桥接电路150可以设置在可程序化逻辑数组板FB上。此外，通用串行总线接口转换器120则可以设置在可程序化逻辑数组板FB上或可程序化逻辑数组板FB的连接器上。
主控端110可包括通用串行总线(Universal Serial Bus，USB)接口112，而主控端110可根据通用串行总线的通信规范由通用串行总线接口112收发数据。通用串行总线接口转换器120包括接口122及124，以及先进先出(First In First Out，FIFO)储存装置126。接口122可耦接于通用串行总线接口112。通用串行总线接口转换器120可以根据通用串行总线的通信规范由接口122收发数据，并根据先进先出的通信规范由接口124收发数据。
也就是说，通用串行总线接口转换器120可以在通用串行总线及先进先出两种不同的通信格式之间转换。例如，通用串行总线接口转换器120可以由接口122接收数据，再根据通用串行总线的通信规范解析其中的数据，并将数据储存在先进先出储存装置126中，接着再根据先进先出的通信规范将先进先出储存装置126中的数据通过接口124向外发送。反之，通用串行总线接口转换器120也可将接口124所接收到的数据储存在先进先出储存装置126中，再根据通用串行总线的通信规范将其中的数据打包后，经由接口122发送。
先进先出接口转换器130包括接口132及134。接口132可耦接至接口124。先进先出接口转换器130可根据先进先出的通信规范由接口132收发数据，并根据可程序化逻辑数组板FB内部所使用的特定总线的通信规范由接口134收发数据。也就是说，先进先出接口转换器130可以在先进先出的通信规范及特定总线两种通信格式之间转换。在一些实施例中，可程序化逻辑数组板FB内部所使用的特定总线可以为但不限于高级微控制器总线体系结构(Advanced Microcontroller Bus Architecture，AMBA)所规范的总线或是开放核心协议(Open Core Protocol，OPC)所规范的总线，其中高级微控制器总线体系结构所规范的总线包括选进可扩展接口(Advanced Extensible Interface，AXI)总线、高级外围总线(Advanced Peripheral Bus，APB)及高级高效能总线(Advanced High-performance Bus，AHB)。
总线桥接电路150耦接于接口134及功能电路1401至140N。在一些实施例中，功能电路1401至140N可以各自执行对应的功能。例如，功能电路1401可以是内存，功能电路1402可以是周边装置、功能电路1403可以是中央处理器(Central Processing Unit，CPU)、功能电路1404可以是绘图处理器(Graphic Processing Unit，GPU)，而功能电路140N可以是数字信号处理器(Digital Signal Processor，DSP)。然而，在其他的实施例中，功能电路1401至140N也可能是其他功能的电路。
总线桥接电路150可以根据特定总线的规范将由接口134所接收到的数据传送功能电路1401至140N中的对应功能电路，并可将对应功能电路所发送的数据传送至接口134，并进一步通过先进先出接口转换器130及通用串行总线接口转换器120传送至主控端110。
也就是说，主控端110可以通过通用串行总线接口112来收发数据，通用串行总线接口转换器120可将通用串行总线的数据转换为先进先出的传输格式并传送至先进先出接口转换器130，而先进先出接口转换器130则可进一步将先进先出的传输格式转换为可程序化逻辑数组板FB内部的总线格式。如此一来，数据传输系统100就能够在主控端110及可程序化逻辑数组板FB的功能电路1401至140N之间以较高的带宽进行数据传输，且无须通过以太网络的方式传输，也无须另外设置复杂的驱动装置及硬件组件。
在一些实施例中，为使通用串行总线接口转换器120及先进先出接口转换器130能够在对应的通信规范之间转换、并取得所需的数据，数据传输系统100可规定主控端110须以固定的数据包格式来传输数据。例如，主控端110由通用串行总线接口112传送的数据包可包括指令字段、地址字段、数据长度字段、数据字段及检查字段。
指令字段可以记录主控端110欲执行的指令，例如写入指令或读取指令。地址字段可记录对应于前述指令的地址，例如写入的地址或读取的地址。数据字段可记录对应于指令的至少一数据，例如欲写入的数据。由于在读取操作中，主控端110是接收数据的一方，因此此时数据字段可能为空白或被省略。数据长度字段可以记录数据的长度，例如欲写入或欲读取的数据长度，以便进行突发写入(burst write)或突发读取(burst read)的操作。此外，检查字段则可记录查核码以检验数据传输的正确性，例如以校验和(Check Sum)或循环冗余校验(Cyclic Redundancy Check，CRC)的方式进行。然而，在一些实施例中，倘若数据的正确性无须经过验证，则亦可将检查字段省略。
在一些实施例中，数据包中的指令字段可与先进先出储存装置126具有相同的比特宽度，因此当通用串行总线接口转换器120解析数据包时，可直接将指令字段中的指令直接推入(push)先进先出储存装置126。例如，先进先出储存装置126的比特宽度若为8位，这意味着先进先出储存装置126在同时间可以并行传输8位的数据，而数据传输系统100也可定义指令字段的位数同样为8位，以便通用串行总线接口转换器120与先进先出接口转换器130之间的传输。
图2是本发明实施例的通用串行总线接口转换器120及先进先出接口转换器130的引脚示意图。在图2中，通用串行总线接口转换器120的接口124可包括频率引脚1241、非空引脚1242、满载引脚1243、排出(pop)引脚1244、推入引脚1245、多个数据引脚1246、及输出致能引脚1247，而相对的，先进先出接口转换器130的接口132也可包括对应的频率引脚1321、非空引脚1322、满载引脚1323、排出(pop)引脚1324、推入引脚1325、多个数据引脚1326、及输出致能引脚1327。
在一些实施例中，频率引脚1321可以接收频率引脚1241传来的频率信号SIGCLK，以便辨识在数据引脚1246及1326之间传输的数据。非空引脚1322可以接收非空引脚1242传来的非空信号SIGNEMP以得知目前先进先出储存装置126是否储存有数据。满载引脚1323则可接收满载引脚1243传来的满载信号SIGFULL以得知目前先进先出储存装置126是否已存满数据。排出引脚1324及推入引脚1325则可发出排出信号SIGPOP及推入信号SIGPUSH以控制先进先出储存装置126。由于多个数据引脚1246及1326可以是双向传输的引脚，因此可以通过输出致能引脚1327传送输出致能信号SIGOEN来指定数据传输的方向。然而本发明的接口124及132并不以图2所示的引脚为限，在本发明的其他实施例中，通用串行总线接口转换器120及先进先出接口转换器130的接口124及132也可根据系统的需求而包括其他数量及/或种类的引脚。
例如，当串行总线接口转换器120将数据包中各字段的数据依序推入先进先出储存装置126之后，通用串行总线接口转换器120便可通过接口124中的非空引脚1242传送先进先出非空信号SIGNEMP至先进先出接口转换器130。当先进先出接口转换器130接收到先进先出非空信号SIGNEMP时，先进先出接口转换器130便可通过接口132的排出引脚1324向通用串行总线接口转换器120传送排出指令SIGPOP，并通过数据引脚1326取得先进先出储存装置126中所储存的数据。在本实施例中，由于在数据包中最先存放至先进先出储存装置126的应为指令字段，因此先进先出接口转换器130会先根据先进先出储存装置126所传来的数据来分析主控端110所发出的指令。
在图1中，先进先出接口转换器130还可包括有限状态机(Finite State Machine，FSM)138，有限状态机138在闲置状态(Idle)时，可以随时监控非空引脚1342是否接收到先进先出非空信号SIGNEMP，并在接收到非空信号SIGNEMP之后，根据所分析到的指令进入到对应的状态中以执行对应的操作，例如写入操作及读取操作，并在操作完成之后回到闲置状态。然而本发明不限定利用有限状态机138来执行先进先出接口转换器130的操作，在一些其他实施例中，先进先出接口转换器130也可以利用其他类型的处理器或控制器来进行对应的操作。
当先进先出接口转换器130判断主控端110所传来的指令为写入指令时，先进先出接口转换器130可通过接口132中的数据接口1326取得先进先出储存装置126中所储存的数据以依序取得写入地址、写入数据长度及写入数据。当先进先出接口转换器130取得了写入地址及写入数据时，先进先出接口转换器130便可经由总线桥接电路150将写入数据传送至写入地址所对应的功能电路。如此一来，主控端110就可以对可程序化逻辑数组板FB上的每一个功能电路1401至140N进行写入操作。
在一些实施例中，主控端110可能会一次写入多个数据，此时写入数据长度会大于1，而先进先出接口转换器130则可以根据写入数据长度使总线桥接电路150进入突发写入模式，以便将后续的多个数据接续的写入对应的功能电路。然而，在一些实施例中，若可程序化逻辑数组板FB所使用的特定总线不支持突发写入，则也可将写入数据长度固定设置为1。
此外，在一些实施例中，先进先出储存装置126在同时间的并行传输位数可设计成与每一写入数据的位数相等，在此情况下，先进先出储存装置126每次排出的数据刚好是一写入数据，因此先进先出接口转换器130可以直接将该写入数据传送至总线桥接电路150。然而，在一些实施例中，先进先出储存装置126在同时间的并行传输位数会小于每一写入数据的位数，在此情况下，先进先出接口转换器130会由先进先出储存装置126取得多次的数据，并将多次取得的数据合并成一完整的写入数据之后，再将该写入数据经由总线桥接电路150传送至对应的功能电路。
例如，若先进先出储存装置126的比特宽度为8位，则接口124应包括8个数据引脚，因此先进先出储存装置126可以在同时间可以并行传输8位的数据。在此情况下，若每一写入数据具有32位的数据，则先进先出接口转换器130会连续由先进先出储存装置126接收四个数据，再将这四个数据合并为一个完整的写入数据，并传送至总线桥接电路150以进行后续的传输。相似地，写入地址的位数也可能与先进先出储存装置126的比特宽度不同，而先进先出接口转换器130也可由先进先出储存装置126分次取得全部的地址数据后，再合并成完整的写入地址。
此外，当先进先出接口转换器130判断主控端110所传来的指令为读取指令时，先进先出接口转换器130可以通过接口132取得先进先出储存装置126中所储存的数据以取得读取地址及读取数据长度。接着，先进先出接口转换器130便可经由总线桥接电路150由读取地址所对应的功能电路接收读取数据，并将读取数据通过接口132推入先进先出储存装置126。如此一来，主控端110就可以对可程序化逻辑数组板FB上对应功能电路进行读取操作。
在一些实施例中，主控端110可能会一次读取多个数据，此时读取数据长度会大于1，而先进先出接口转换器130则可以根据读取数据长度使总线桥接电路150进入突发读取模式，以便从连续对应的功能电路读取多个读取数据。然而，在一些实施例中，若可程序化逻辑数组板FB所使用的特定总线不支持突发读取，则也可将读取数据长度固定设置为1。
此外，在一些实施例中，先进先出储存装置126在同时间的并行传输位数可设计成与每一读取数据的位数相等，在此情况下，先进先出接口转换器130每次都可以直接推入一完整的读取数据至先进先出储存装置126。然而，在一些实施例中，先进先出储存装置126在同时间的并行传输位数会小于每一读取数据的位数，在此情况下，先进先出接口转换器130则会将读取数据分成多个数据，并依次通过接口132推入先进先出储存装置126。
在一些实施例中，主控端110除了可以对可程序化逻辑数组板FB上的功能电路1401至140N进行写入操作及读取操作之外，也可以对先进先出接口转换器130进行类似的操作。例如，先进先出接口转换器130可包括至少一个配置寄存器，例如在图1中，先进先出接口转换器130可包括配置寄存器1361至136M，其中M为大于1的整数。每一个配置寄存器可对应到先进先出接口转换器130的一种配置，例如配置寄存器1361可能对应到先进先出接口转换器130的传输速度以及数据是否有校验的控制或者校验结果的状态等，而配置寄存器1362可能对应到先进先出接口转换器130的传输位宽。在此情况下，通过对配置寄存器1361至136M写入适当的数值，就可以将先进先出接口转换器130控制在所需的配置(configuration)。
在一些实施例中，当主控端110欲对先进先出接口转换器130的配置寄存器1361至136M进行写入操作时，仍然可以利用前述数据封包的格式来进行。当先进先出接口转换器130分析主控端110所传来的指令为配置写入指令时，先进先出接口转换器130便可通过接口132取得先进先出储存装置126中所储存的数据以取得配置写入地址及配置写入数据。接着，先进先出接口转换器130便可将该配置写入数据写入配置写入地址所对应的配置寄存器，进而改变先进先出接口转换器130的配置。
相对地，当先进先出接口转换器130分析主控端110所传来的指令为配置读取指令时，先进先出接口转换器130便可通过接口132取得先进先出储存装置126中所储存的数据以取得配置读取地址，并可将配置读取地址对应的配置寄存器所储存的数据通过接口132推入先进先出储存装置126，而通用串行总线接口转换器120则可将配置寄存器所储存的数据回传给主控端110以使主控端110能够掌握先进先出接口转换器130的现行配置。
如此一来，主控端110就可以对先进先出接口转换器130的配置寄存器1361至136M进行写入及读取操作，进而控制先进先出接口转换器130的配置。在一些实施例中，倘若先进先出接口转换器130只有固定的一种配置，或不开放让主控端110进行控制，则也可省略先进先出接口转换器130中的配置寄存器1361至136M及/或将有限状态机138中对应操作的状态省略。
综上所述，本发明的实施例所提供的数据传输系统可以让计算机主机及可程序化逻辑数组板之间以通用串行总线的方式传输数据，因此可以提升数据传输的速度。此外，相较于以太网络传输所需的复杂驱动装置及硬件组件，本发明的数据传输系统可利用功能较为单纯的通用串行总线接口转换器及先进先出接口转换器来进行不同通信规范之间的转换，因此也可以简化数据传输系统的复杂度。
以上所述仅为本发明的优选实施例，凡根据本发明申请范围所做的变化与修改，皆应为本发明的涵盖范围。
【符号说明】
100 数据传输系统
110 主控端
112 通用串行总线接口
120 通用串行总线接口转换器
122、124、132、134 接口
126 先进先出储存装置
130 先进先出接口转换器
138 有限状态机
1361至136M 配置寄存器
1401至140N 功能电路
150 总线桥接电路
1241、1321 频率引脚
1242、1322 非空引脚
1243、1323 满载引脚
1244、1324 排出引脚
1245、1325 推入引脚
1246、1326 数据引脚
1247、1327 输出致能引脚
SIGCLK 频率信号
SIGNEMP 先进先出非空信号
SIGFULL 满载信号
SIGPOP 排出信号
SIGPUSH 推入信号
SIGOEN 输出致能信号
FB 可程序化逻辑数组板
MB 电路板

Claims (9)

1.一种数据传输系统，包括：
一主控端，其包括一通用串行总线接口，所述主控端用以根据通用串行总线的通信规范由所述通用串行总线接口收发数据；
一通用串行总线接口转换器，其包括：
一第一接口，其耦接于所述通用串行总线接口；
一第二接口；以及
一先进先出储存装置，用以储存由所述第一接口及所述第二接口所接收的数据；
其中所述通用串行总线接口转换器用以根据通用串行总线的通信规范由所述第一接口收发数据，以及根据先进先出的通信规范由所述第二接口收发数据；
一先进先出接口转换器，其包括：
一第三接口，其耦接于所述第二接口；以及
一第四接口；
其中所述先进先出接口转换器用以根据先进先出的通信规范由所述第三接口收发数据，以及根据特定总线的通信规范由所述第四接口收发数据；
多个功能电路，每一功能电路用以执行一对应功能；以及
一总线桥接电路，其耦接于所述第四接口及所述多个功能电路，用以将由所述第四接口接收到的数据传送至所述多个功能电路中的一对应功能电路，以及将所述对应功能电路所发送的数据传送至所述第四接口，
其中，当所述先进先出接口转换器分析写入指令时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以取得一写入数据长度；以及
所述先进先出接口转换器还用以根据所述写入数据长度使所述总线桥接电路进入一突发写入模式。
2.根据权利要求1所述的数据传输系统，其中所述主控端由所述通用串行总线接口传送一数据包，所述数据包包括：
一指令字段，其用以记录一指令；
一地址字段，其用以记录对应于所述指令的一地址；
一数据字段，其用以记录对应于所述指令的至少一数据；以及
一数据长度字段，用以记录所述至少一数据的数据长度。
3.根据权利要求1或2所述的数据传输系统，其特征在于：
所述通用串行总线接口转换器还用以当所述先进先出储存装置中储存有数据时，通过所述第二接口向所述先进先出接口转换器发出一先进先出非空信号；及
当所述先进先出接口转换器接收到所述先进先出非空信号时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以分析一指令。
4.根据权利要求3所述的数据传输系统，其特征在于：
当所述先进先出接口转换器分析写入指令时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以取得一写入地址以及至少一写入数据；以及
所述先进先出接口转换器还用以经由所述总线桥接电路将所述至少一写入数据传送至所述写入地址所对应的一功能电路。
5.根据权利要求4所述的数据传输系统，其特征在于：
所述先进先出储存装置在同时间的并行传输位数小于每一写入数据的位数，且所述先进先出接口转换器还用以将多次由所述先进先出储存装置所取得的数据合并成一写入数据之后，再将所述写入数据经由所述总线桥接电路传送至所述写入地址所对应的所述功能电路。
6.根据权利要求3所述的数据传输系统，其特征在于：
当所述先进先出接口转换器分析读取指令时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以取得一读取地址；
所述先进先出接口转换器还用以经由所述总线桥接电路由所述读取地址所对应的一功能电路接收至少一读取数据；以及
所述先进先出接口转换器还用以将所述至少一读取数据通过所述第三接口推入所述先进先出储存装置。
7.根据权利要求6所述的数据传输系统，其特征在于：
当所述先进先出接口转换器分析读取指令时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以取得一读取数据长度；以及
所述先进先出接口转换器还用以根据所述读取数据长度使所述总线桥接电路进入一突发读取模式。
8.根据权利要求6所述的数据传输系统，其特征在于：
所述先进先出储存装置在同时间的并行传输位数小于每一读取数据的位数，且所述先进先出接口转换器还用以将所述读取数据分成多个数据并依次通过所述第三接口推入所述先进先出储存装置。
9.根据权利要求3所述的数据传输系统，其特征在于：
所述先进先出接口转换器还包括至少一配置寄存器；
当所述先进先出接口转换器分析配置写入指令时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以取得一配置写入地址及一配置写入数据；
所述先进先出接口转换器还用以将所述配置写入数据写入所述配置写入地址所对应的一配置寄存器；
当所述先进先出接口转换器分析配置读取指令时，所述先进先出接口转换器还用以通过所述第三接口取得所述先进先出储存装置中所储存的数据以取得一配置读取地址；以及
所述先进先出接口转换器还用以将所述配置读取地址所对应的一配置寄存器所储存的数据通过所述第三接口推入所述先进先出储存装置。
CN201911166661.0A 2019-11-25 2019-11-25 数据传输系统 Active CN112835834B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911166661.0A CN112835834B (zh) 2019-11-25 2019-11-25 数据传输系统
TW108148309A TWI727581B (zh) 2019-11-25 2019-12-30 資料傳輸系統
US16/953,358 US11169947B2 (en) 2019-11-25 2020-11-20 Data transmission system capable of transmitting a great amount of data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911166661.0A CN112835834B (zh) 2019-11-25 2019-11-25 数据传输系统

Publications (2)

Publication Number Publication Date
CN112835834A CN112835834A (zh) 2021-05-25
CN112835834B true CN112835834B (zh) 2024-03-19

Family

ID=75922849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911166661.0A Active CN112835834B (zh) 2019-11-25 2019-11-25 数据传输系统

Country Status (3)

Country Link
US (1) US11169947B2 (zh)
CN (1) CN112835834B (zh)
TW (1) TWI727581B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114978810A (zh) * 2022-06-16 2022-08-30 深圳市欣博跃电子有限公司 基于混合网络的usb数据通信方法、装置及计算机设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819544A (zh) * 2005-01-05 2006-08-16 华为技术有限公司 一种基于bitmap表的缓存管理方法
CN101087235A (zh) * 2007-07-17 2007-12-12 中南大学 一种基于fpga的多功能通信接口转换设备和方法
CN201594256U (zh) * 2009-08-17 2010-09-29 谭慧君 Usb接口与显示接口转换装置
CN103180816A (zh) * 2010-10-21 2013-06-26 马维尔国际贸易有限公司 Usb至sata的高速桥接器
CN107103472A (zh) * 2017-04-26 2017-08-29 北京计算机技术及应用研究所 一种用于区块链的算法处理模块

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903744A (en) 1997-05-15 1999-05-11 Logic Express System, Inc. Logic emulator using a disposable wire-wrap interconnect board with an FPGA emulation board
US6326806B1 (en) 2000-03-29 2001-12-04 Xilinx, Inc. FPGA-based communications access point and system for reconfiguration
EP1627284B1 (en) 2003-05-23 2018-10-24 IP Reservoir, LLC Intelligent data storage and processing using fpga devices
US8417852B2 (en) * 2003-06-05 2013-04-09 Nvidia Corporation Uploading TCP frame data to user buffers and buffers in system memory
WO2005043862A1 (en) * 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
TW200534098A (en) * 2003-12-10 2005-10-16 Qualcomm Inc High data rate interface with improved link synchronization
TWI269176B (en) * 2004-02-13 2006-12-21 Ene Technology Inc Access device with a multi-channel transmission
US7817659B2 (en) * 2004-03-26 2010-10-19 Foundry Networks, Llc Method and apparatus for aggregating input data streams
US20060149870A1 (en) * 2004-12-30 2006-07-06 Randall Sears Parallel to USB bridge controller
US7730268B2 (en) * 2006-08-18 2010-06-01 Cypress Semiconductor Corporation Multiprocessor system having an input/output (I/O) bridge circuit for transferring data between volatile and non-volatile memory
WO2012050935A2 (en) * 2010-09-28 2012-04-19 Fusion-Io, Inc. Apparatus, system, and method for data transformations within a data storage device
US8843664B2 (en) * 2011-09-29 2014-09-23 Cypress Semiconductor Corporation Re-enumeration of USB 3.0 compatible devices
US9239808B2 (en) 2011-12-15 2016-01-19 Marvell World Trade Ltd. Serial interface for FPGA prototyping
FR2984657B1 (fr) * 2011-12-19 2014-01-10 Kalray Systeme d'emission de flots de donnees concurrents sur un reseau
KR101720134B1 (ko) * 2011-12-21 2017-03-28 한국전자통신연구원 버스 브리지 장치
US9304730B2 (en) 2012-08-23 2016-04-05 Microsoft Technology Licensing, Llc Direct communication between GPU and FPGA components
KR102001414B1 (ko) * 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
US9864606B2 (en) * 2013-09-05 2018-01-09 F5 Networks, Inc. Methods for configurable hardware logic device reloading and devices thereof
EP3087472B1 (en) * 2013-12-27 2019-05-08 Intel Corporation Scalable input/output system and techniques
WO2015160599A1 (en) * 2014-04-14 2015-10-22 Lattice Semiconductor Corporation Bidirectional transmission of usb data using audio/video data channel
US10007485B2 (en) * 2016-01-12 2018-06-26 Oracle International Corporation Zero-delay compression FIFO buffer
TWI676893B (zh) * 2017-10-11 2019-11-11 祥碩科技股份有限公司 橋接裝置與資料傳輸方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819544A (zh) * 2005-01-05 2006-08-16 华为技术有限公司 一种基于bitmap表的缓存管理方法
CN101087235A (zh) * 2007-07-17 2007-12-12 中南大学 一种基于fpga的多功能通信接口转换设备和方法
CN201594256U (zh) * 2009-08-17 2010-09-29 谭慧君 Usb接口与显示接口转换装置
CN103180816A (zh) * 2010-10-21 2013-06-26 马维尔国际贸易有限公司 Usb至sata的高速桥接器
CN107103472A (zh) * 2017-04-26 2017-08-29 北京计算机技术及应用研究所 一种用于区块链的算法处理模块

Also Published As

Publication number Publication date
TW202121181A (zh) 2021-06-01
US20210157759A1 (en) 2021-05-27
CN112835834A (zh) 2021-05-25
TWI727581B (zh) 2021-05-11
US11169947B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
US9971730B2 (en) Link layer to physical layer (PHY) serial interface
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
JPH02227765A (ja) デジタル・コンピユータのデータ転送装置
CN112540952B (zh) 具有片内并行接口的片上系统
US7779194B2 (en) Data modification module
US20030081391A1 (en) Simplifying integrated circuits with a common communications bus
EP2724241A1 (en) Interface extender for portable electronic devices
CN112559410A (zh) 一种基于fpga的lio总线扩展uart外设系统及方法
US9535454B2 (en) Computing module with serial data connectivity
CN110515879B (zh) 一种异步传输装置及其传输方法
EP1275049B1 (en) Modular computer system
CN112835834B (zh) 数据传输系统
CN117056249B (zh) 一种mdio到ahb的转换方法、系统、设备及介质
KR100476895B1 (ko) 가변 가능한 데이터 전송 모드를 갖는 인터페이스 장치 및그것의 동작 방법
US7257079B1 (en) Physical layer and data link interface with adaptive speed
CN117194289A (zh) 一种基于fmql的多通道可重构数据传输装置
US8176310B2 (en) Debugger application configured to communicate with a debugger module via a GPIO
US6795881B1 (en) Physical layer and data link interface with ethernet pre-negotiation
US20070131767A1 (en) System and method for media card communication
CN112732511B (zh) 一种基于hdlc协议高性能高速同步422仿真器板卡
CN100462952C (zh) 接口可配置的通用串行总线控制器
Huang Design and Implementation of IIC Interface IP Core
CN219916336U (zh) Lpc接口至axi总线协议桥接器
CN212990690U (zh) 一种双串口总线Nand型存储器
Roopa et al. UART controller as AMBA APB slave

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant