CN103180816A - Usb至sata的高速桥接器 - Google Patents

Usb至sata的高速桥接器 Download PDF

Info

Publication number
CN103180816A
CN103180816A CN2011800507966A CN201180050796A CN103180816A CN 103180816 A CN103180816 A CN 103180816A CN 2011800507966 A CN2011800507966 A CN 2011800507966A CN 201180050796 A CN201180050796 A CN 201180050796A CN 103180816 A CN103180816 A CN 103180816A
Authority
CN
China
Prior art keywords
controller
main frame
data
interface
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800507966A
Other languages
English (en)
Other versions
CN103180816B (zh
Inventor
林群伦
蔡侃廷
赖的是
朱希澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN103180816A publication Critical patent/CN103180816A/zh
Application granted granted Critical
Publication of CN103180816B publication Critical patent/CN103180816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

一种系统包括：被配置为经由第一接口与主机进行通信的第一控制器；被配置为经由第二接口与存储设备进行通信的第二控制器，其中该第二接口不同于该第一接口；以及被配置为允许第二控制器在存储设备和主机之间传输数据并且允许第二控制器在传输期间经由第一接口访问主机的存储器的桥接器模块。

Description

USB至SATA的高速桥接器
相关申请的交叉引用
本申请要求于2011年10月19日提交的美国专利申请No.13/276371的优先权，以及与2010年10月21日提交的美国临时申请No.61/405444的权益。以上申请的公开内容内容通过引用整体结合于此。
技术领域
本公开内容总体上涉及数据存储系统，尤其涉及用于存储设备的通用串行总线(USB)至串行高级技术附件(SATA)的高速桥接器。
背景技术
这里提供的背景技术出于总体上给出本公开内容上下文的目的。到该背景技术部分中所描述的工作的程度上当前署名发明人的工作以及在提交时并未以其它方式构成现有技术的说明书的方面并不明确也不隐含地被视为相对于本公开内容的现有技术。
现在参考图1，数据存储系统10包括存储设备12和主机14。存储设备12包括磁盘控制器16和磁盘驱动器18。磁盘驱动器18可以包括在磁性介质上存储数据的常规磁盘驱动器，在半导体存储器(例如，闪存)上存储数据的固态盘，或者在光盘上存储数据的光盘驱动器。
主机14可以包括膝上计算机、个人计算机或者任意其它类型的计算设备。存储设备12可以经由通用串行总线(USB)接口与主机14进行通信。相应地，磁盘控制器16可以包括用于与主机12进行通信的USB接口。磁盘控制器16还可以包括用于与磁盘驱动器18进行通信的串行高级技术附件(SATA)接口。
发明内容
一种系统包括：被配置为经由第一接口与主机进行通信的第一控制器；被配置为经由第二接口与存储设备进行通信的第二控制器，其中该第二接口不同于该第一接口；以及被配置为允许第二控制器在存储设备和主机之间传输数据并且允许第二控制器在传输期间经由第一接口访问主机的存储器的桥接器模块。
在另一特征中，该桥接器模块被配置为提供用于在存储设备和主机之间进行传输的路径，其中该路径包括第一控制器、桥接器模块和第二控制器，并且其中该路径不包括了用于存储数据的缓冲器。
在另一特征中，该桥接器模块被配置为允许第二控制器在传输进行的同时对来自主机的命令进行转换。
在另一个特征中，该桥接器模块被配置为通过解释从第二控制器接收的关于传输的信息来向主机返回传输状态。
在另一个特征中，第一接口是通用串行总线(USB)接口，并且第二接口是串行高级技术附件(SATA)接口。
在另一个特征中，该桥接器模块被配置为将从主机接收的第一命令转换为第二命令，其中该第一命令与第一接口相兼容，并且其中该第二命令与第二接口相兼容；并且将该第二命令传输至第二接口。
在另一个特征中，该桥接器模块包括桥接器接口模块，其被配置为接收来自第二控制器的针对用于提供对主机的存储器的访问的数据路径的请求。该桥接器模块包括仲裁模块，其被配置为基于该请求将向第二控制器提供该数据路径以在存储设备和主机的存储器之间传输数据。该数据路径不包括用于存储数据的缓冲器。该桥接器接口模块允许第二控制器经由该数据路径在存储设备和主机的存储器之间传输数据。
在另外的其它特征中，一种片上系统(SOC)包括被配置为经由通用串行总线(USB)接口将存储设备的存储控制器连接至主机的USB控制器，和被配置为经由串行高级技术附件(SATA)接口将存储控制器连接至存储设备的SATA控制器。该SOC进一步包括命令处理模块，其被配置为将USB控制器从主机所接收的USB命令转换为SATA命令，并且将该SATA命令输出至SATA控制器。该SATA控制器被配置为生成针对用于对所述主机的存储器的访问的数据路径的请求，以根据该SATA命令在存储设备和主机的存储器之间传输数据。该数据路径是存储器和存储设备之间的路径。该SOC进一步包括数据处理模块，其被配置为接收来自SATA控制器的请求，并且向SATA控制器提供数据路径以在存储设备和主机的存储器之间传输数据。该SATA控制器被配置为根据该SATA命令在存储设备和主机的存储器之间传输数据。
在另一个特征中，该SOC进一步包括状态处理模块，其被配置为接收并且解释来自SATA控制器的命令完成信息；通过确定传输是否无错误地完成而基于该命令完成生成传输状态；并且经由USB控制器将该传输状态发送至主机。
在另外的其它特征中，一种方法包括经由第一控制器的第一接口与主机进行通信；经由第二控制器的第二接口与存储设备进行通信，其中该第二接口不同于第一接口；允许第二控制器在存储设备和主机之间传输数据；并且允许第二控制器在传输期间经由第一接口访问主机的存储器。
在另一个特征中，该方法进一步包括提供用于在存储设备和主机之间进行传输的路径，其中该路径包括第一控制器和第二控制器，并且其中该路径不包括用于存储数据的缓冲器。
在另一特征中，该方法进一步包括在传输进行的同时对来自主机的传入命令进行转换。
在另一个特征中，该方法进一步包括通过解释从第二控制器所接收的关于传输的信息来向主机返回传输状态。
在另一个特征中，在该方法中，第一接口是通用串行总线(USB)接口，而第二接口是串行高级技术附件(SATA)接口。
在另一个特征中，该方法进一步包括将从主机接收的第一命令转换为第二命令，其中该第一命令与第一接口相兼容，并且其中该第二命令与第二接口相兼容；并且将该第二命令传输至第二接口。
在另一个特征中，该方法进一步包括从第二控制器接收来自第二控制器的针对用于提供对主机的存储器的访问的数据路径的请求；基于该请求，向第二控制器提供该数据路径以在存储设备和主机的存储器之间传输数据，其中该数据路径不包括用于存储数据的缓冲器；并且允许第二控制器经由该数据路径在存储设备和主机的存储器之间传输数据。
本公开内容另外的应用领域将通过详细描述、权利要求和附图而变得清楚。详细描述和具体示例仅意在用于说明的目的而并非意在对本公开内容的范围进行限制。
附图说明
本公开内容将从详细描述和附图而被更为全面地理解，其中：
图1是根据现有技术的数据存储系统的功能框图；
图2是读/写操作期间在主机和磁盘驱动器之间传输数据时使用缓冲器的磁盘控制器的功能框图；
图3是在读/写操作期间不使用缓冲器而直接在主机和磁盘驱动器之间传输数据的磁盘控制器的功能框图；
图4描绘了当主机发出通用串行总线(USB)单批量传输(BOT；Bulk-only Transport)命令时主机和磁盘驱动器之间的数据流；
图5描绘了当主机发出USB连接SCSI(UAS；USB AttachedSCSI)命令时主机和磁盘驱动器之间的数据流；
图6A和6B是用于从命令处理、数据处理、状态处理和错误处理角度用于高速桥接器操作的方法的流程图。
具体实施方式
现在参考图2，示出了磁盘控制器的示例。磁盘控制器100包括处理模块102、总线接口模块107、缓冲器104、通用串行总线(USB)控制器106和串行高级技术附件(SATA)控制器108。USB控制器106包括作为和主机14的接口的USB接口模块110，以及与USB接口模块、处理模块102和缓冲器104进行通信的USB直接存储器存取(DMA)模块112。SATA控制器108包括作为和磁盘驱动器18的接口的SATA接口模块114，以及与SATA接口模块114、处理模块102和缓冲器104进行通信的SATA DMA模块116。总线接口模块107与USB DMA模块112、SATA DMA模块116、处理模块102和缓冲器104进行通信。总线接口模块107为USB DMA模块112和SATA DMA模块116提供到缓冲器104的DMA路径。
当主机14发出在磁盘驱动器18上写入数据的写命令时，USBDMA模块112经由USB接口模块110从主机14接收数据并且将该数据存储在缓冲器104中。SATA DMA模块116从缓冲器104获取数据并且将该数据转发至SATA接口模块114，其将该数据写入磁盘驱动器18。
当主机14发出从磁盘驱动器18读取数据的读命令时，SATADMA模块116经由SATA接口模块114从磁盘驱动器18接收数据并且将该数据存储在缓冲器104中。USB DMA模块112从缓冲器104获取数据并且将该数据转发至USB接口模块110，其将该数据输出至主机104。
在读/写操作期间缓存数据会降低在USB接口模块110和SATA接口模块114之间传输数据的速率。结果，尽管分别具有5千兆比特每秒(Gbps)或6Gbps的数据传输速率，但是诸如USB 3.0和SATA 3.0之类的高速接口的性能也会有所下降。此外，在读/写操作期间缓存数据生成许多中断，处理模块102必须对其进行处理并且会增加开销并降低IO性能。
能够通过在USB和SATA控制器之间使用高速桥接器而不是使用缓冲器来消除在读/写操作期间缓存数据。如以下所解释的，桥接器例如可以利用USB接口的单批量传输(BOT)和USB连接SCSI(UAS)协议以及SATA接口的原生命令队列(NCQ)协议进行工作。桥接器基于BOT和UAS协议确定USB和SATA控制器之间的数据传输的命令阶段、数据阶段和状态阶段。命令阶段包括命令转换。数据阶段包括根据命令的数据传输。状态阶段包括向主机返回命令和相关联数据传输的状态。桥接器能够对来自主机的命令进行自动转换。SATA DMA模块能够在不适用缓冲器的情况下直接从桥接器接收数据/向其传送数据。在确定数据事务完成之后，桥接器基于从SATA控制器所接收的信息自动返回状态。该桥接器因此提高了吞吐量并优化了IO性能。
本公开内容使用USB接口和SATA接口仅是用于示例。本公开内容的教导并不局限于USB和SATA接口。本公开内容的教导能够应用于用来在主机和磁盘驱动器之间以高速传输数据的其它接口。
现在参考图3，磁盘控制器200包括处理模块202、USB控制器204、桥接器模块206、USB DMA模块222、总线接口模块208和SATA控制器108。磁盘控制器200可以被实施为集成电路(IC)或片上系统(SOC)。
如以下所解释的，桥接器模块206中的命令处理模块220在从主机14接收到USB命令是中断处理模块202。处理模块202将该USB命令转换为SATA命令。当命令是从主机14向磁盘驱动器18写入数据的写命令时，SATA控制器108访问主机14的存储器并且将数据直接从主机14的存储器传输至磁盘驱动器18。当命令是从磁盘驱动器18读取数据的读命令时，SATA控制器108从磁盘驱动器读取数据并且将数据直接从磁盘驱动器18传输至主机14的存储器。桥接器模块206允许SATA控制器108在不使用缓冲器104(未示出)的情况下直接从主机14的存储器接收数据/向其传送数据。USB控制器204包括USB接口模块110、接收FIFO 212和传送FIFO 215。USB接口模块110将从主机14所接收的命令存储在接收FIFO 212中。
桥接器模块206包括仲裁模块218、命令处理模块220、数据处理模块224、状态处理模块228以及中断处理模块230。桥接器模块206并不包括缓冲器。命令处理模块220在接收到来自主机14的传入命令时中断处理模块202。处理模块202将从主机14接收的命令转换为SATA命令并且将该SATA命令经由总线接口模块208输出至SATA控制器108。SATA控制器108被配置为根据SATA命令传输数据。在SATA控制器108被配置为根据SATA命令传输数据之后，该SATA控制器108向数据处理模块224发送针对总线所有权的请求以在SATA控制器108和USB控制器204之间直接传输数据。
根据命令的类型(例如，读或写命令)，仲裁模块218对总线所有权以及USB DMA模块222和桥接器接口模块206之间的数据流进行仲裁。仲裁模块218还能够对命令阶段、数据阶段和状态阶段自动执行仲裁而无需涉及软件。
在读取操作期间，仲裁模块218对总线所有权以及从数据处理模块224到传送FIFO 214的数据流进行仲裁以向SATA DMA模块116提供直接数据路径以将从磁盘驱动器18所读取的数据直接经由USB控制器204直接传输至主机14的存储器。
在写入操作期间，仲裁模块218对总线所有权以及来自接收FIFO 212和数据处理模块224的数据流进行仲裁以向SATA DMA模块116提供直接数据路径以将来自主机14的存储器的数据经由USB控制器204直接传输至磁盘驱动器18。
当每个读/写命令完成时，SATA接口模块114直接向状态处理模块228提供信息。状态处理模块228能够对该信息进行解释并且在数据阶段没有错误地完成时自动发出状态而无需软件干预。
虽然为了图示的简明而仅示出了一个SATA控制器，但是多个SATA控制器能够与总线接口模块208进行连接。对于与总线接口模块208进行连接的每个附加SATA控制器而言，桥接器模块206可以包括附加的数据处理模块224和状态处理模块228的集合。USBDMA模块222处理针对多个SATA控制器的DMA，并且允许每个SATA控制器使用数据处理模块224和状态处理模块228的相对应的集合来传输数据。
数据处理模块224向SATA DMA模块116提供直接数据路径以直接从主机14的存储器接收数据/向其传送数据而并不将数据存储在缓冲器104中。数据处理模块224根据SATA命令在USB控制器204内外主动传输数据。当状态处理模块228在对应于命令的数据传输完成之后直接从SATA接口模块114接收到命令完成信息时，状态处理模块228还针对该命令生成状态信息。如果在USB控制器204发生了错误，则中断处理模块230就通知处理模块202。
现在参考图4，示出了针对USB单批量传输(BOT)命令的数据流300。在302，主机14发出USB BOT命令。在304，USB控制器204接收USB BOT命令。在306，USB DMA模块222或命令处理模块220中断处理模块202。处理模块202将USB BOT命令转换为SATA命令并且将SATA命令发送至SATA控制器108。在308，SATA控制器108接收SATA命令。SATA控制器108准备根据SATA命令传输数据。
在310，SATA控制器108在USB命令为写命令的情况下直接从主机14向磁盘驱动器18传输数据。在312，SATA控制器108在USB命令为读命令的情况下直接从磁盘驱动器18向主机14传输数据。
在314，SATA控制器在数据传输完成时中断处理模块202。与此同时，在318，SATA接口模块114直接向状态处理模块228发送信息。状态处理模块228解释该信息并且在不涉及处理模块202的情况下生成状态。在320，主机14接收状态信息。
现在参考图5，示出了针对USB连接SCSI(UAS)命令的数据流400。在403，主机14发出USB UAS命令(例如，每一个SATA端口每次多达32个命令的突发)。在404，USB控制器204接收USB UAS命令。USB UAS命令并不被合并在一起。在406，USB DMA模块222或命令处理模块220中断处理模块202(例如，多达32次)。
处理模块202将该USB UAS命令转换为SATA命令(一对一转换)并且将SATA命令发送至SATA控制器108(例如，每次多达32个)。在408，SATA控制器108接收到SATA命令(例如，每次多达32个)。SATA控制器108准备根据SATA命令传输数据。SATA控制器108针对所有SATA命令的数据传输(读取或写入操作)设置一个DMA操作。
在410，SATA控制器108在USB命令是写命令的情况下直接从主机14向磁盘驱动器18传输数据。例如，SATA控制器108执行多达32次的写入操作(数据传输)。在412，SATA控制器108在USB命令为读命令的情况下直接从磁盘驱动器18向主机14传输数据。例如，SATA控制器108执行多达32次的读取操作(数据传输)。
在414，SATA控制器108在针对SATA命令的数据传输完成时中断处理模块202(例如，每次多达32个)。在416，处理模块202接收到中断(例如，每次多达32个)。与此同时，在418，SATA接口模块114直接向状态处理模块228发送信息(例如，每次多达32个)。状态处理模块228解释该信息并且在无需涉及处理模块202的情况下生成状态。在420，主机14接收状态信息(例如，每次多达32条状态信息)。
现在参考图6A，示出了根据本公开内容的命令处理的流程图。在502，命令处理模块220在启动之后空闲。在504，命令处理模块220从主机14接收USB读/写命令。在508，命令处理模块220通知处理模块202，并且处理模块202将所接收的USB命令转换为SATA命令。在510，处理模块202发起SATA读/写操作。在512，在高速桥接器和SATA控制器108之间直接传输数据。在高速桥接器和SATA控制器108之间的直接数据传输期间，如果命令处理模块220接收到下一条命令，则命令处理模块220通知处理模块202，其与正针对其传输数据的之前的命令并行地对下一个命令进行处理。
在514，确定数据传输和/或命令处理期间(例如，在504、508、510和/或512)是否发生了错误。在516，如果在数据传输和/或命令处理期间(例如，在504、508、510和/或512)发生了错误，则中断处理模块240接管并且针对另外的指令通知处理模块202，并且命令处理模块220返回空闲状态。
现在参考图6B，示出了根据本公开内容的用于状态处理的方法600。在602，状态处理模块228在启动之后处于空闲。在604，当SATA控制器108完成任意读/写命令时，SATA控制器108中断处理模块202。与此同时，SATA接口模块114通知状态处理模块228并直接向其发送命令完成信息。在606，确定当前命令的数据传输是否完成。在608，如果当前命令的数据传输完成，则确定数据事务是否没有错误地完成。在610，状态处理模块228在并不涉及处理模块202的情况下发出状态。在612，如果在数据事务中发生了错误，则中断处理模块230针对另外的指令通知处理模块202。
前文描述其本质仅是示例性的并且不以任何方式意图对本公开内容、其应用或用途进行限制。本公开内容的宽泛教导能够以各种形式来实施。因此，虽然本公开内容包括特定示例，但是由于其它的修改在研习了附图、说明书和以下权利要求后将变得清楚，所以本公开内容的实际范围并不应当被限制于此。出于清楚的目的，在附图中将使用相同的附图标记来标示类似的元件。如这里所使用的，短语A、B和C中的至少一个应当被理解为表示使用非排他性的逻辑OR的逻辑(A或B或C)。应当理解的是，方法之中的一个或多个步骤可以以不同顺序(或并发)执行而并不改变本公开内容的原则。
如这里所使用的，术语模块可以指代、作为其一部分或者包括专用集成电路(ASIC)、电路、组合逻辑电路、现场可编程门阵列(FPGA)、执行代码的处理器(共享的、专用的或群组)、提供所描述功能的其它适当硬件组件、或者诸如在片上系统中的以上一些或全部的组合。术语模块可以包括存储由处理器所执行的代码的存储器(共享的、专用的或群组)。
如以上所使用的，术语代码可以包括软件、固件和/或微代码，并且可以指代程序、例程、函数、类和/或对象。如以上所使用的，术语共享的意味着来自多个模块的一些或所有代码可以使用单个(共享)处理器来执行。此外，来自多个模块的一些或所有代码可以被单个(共享的)存储器所存储。如以上所使用的，术语群组的意味着来自单个模块的一些或所有代码可以使用处理器群组来执行。此外，来自单个模块的一些或所有模块可以使用存储器群组来存储。
这里所描述的装置和方法可以通过由一个或多个处理器执行的一个或多个计算机程序来实施。计算机程序包括存储在非瞬时的有形计算机可读介质上的处理器可执行指令。计算机程序还可以包括所存储的数据。非瞬时的有形计算机可读介质的非限制性示例为非易失性存储器、磁性存储装置和光学存储装置。
权利要求书(按照条约第19条的修改)
1.一种系统，包括：
第一控制器，被配置为经由第一接口与主机进行通信；
第二控制器，被配置为经由第二接口与存储设备进行通信，其中所述第二接口不同于所述第一接口；以及
桥接器模块，被配置为：
允许所述第二控制器在所述存储设备和所述主机之间传输数据并且允许所述第二控制器在所述传输期间经由所述第一接口访问所述主机的存储器，以及
提供用于所述存储设备和所述主机之间的所述传输的数据路径，并且其中所述数据路径包括所述第一控制器、所述桥接器模块和所述第二控制器，并且其中所述数据路径不包括用于存储所述数据的缓冲器。
2.(删除)
3.根据权利要求1所述的系统，其中所述桥接器模块被配置为允许所述第二控制器在所述传输进行的同时对来自所述主机的传入命令进行转换。
4.根据权利要求1所述的系统，其中所述桥接器模块被配置为通过解释从所述第二控制器接收的关于所述传输的信息来向所述主机返回所述传输的状态。
5.根据权利要求1所述的系统，其中：
所述第一接口是通用串行总线(USB)接口；并且
所述第二接口是串行高级技术附件(SATA)接口。
6.根据权利要求1所述的系统，其中所述桥接器模块被配置为：
将从所述主机接收的第一命令转换为第二命令，其中所述第一命令与所述第一接口相兼容，并且其中所述第二命令与所述第二接口相兼容；以及
将所述第二命令传输至所述第二接口。
7.根据权利要求6所述的系统，进一步包括所述第二接口，所述第二接口被配置为：
向所述桥接器模块请求用于提供对所述主机的所述存储器的访问的所述数据路径；
响应于所述第一命令是用于向所述存储设备写入所述数据的写命令而根据所述第二命令经由所述数据路径从所述主机的所述存储器向所述存储设备传输所述数据；以及
响应于所述第一命令是用于从所述存储设备读取所述数据的读命令而根据所述第二命令从所述存储设备向所述主机的所述存储器传输所述数据。
8.根据权利要求1所述的系统，其中所述桥接器模块包括：
桥接器接口模块，被配置为接收来自所述第二控制器的针对用于提供对所述主机的所述存储器的访问的所述数据路径的请求；以及
仲裁模块，被配置为基于所述请求向所述第二控制器提供所述数据路径提供以在所述存储设备和所述主机的所述存储器之间传输所述数据，
其中所述桥接器接口模块允许所述第二控制器经由所述数据路径在所述存储设备和所述主机的所述存储器之间传输所述数据。
9.一种片上系统(SOC)，包括：
通用串行总线(USB)控制器，被配置为经由USB接口将存储设备的存储控制器连接至主机；
串行高级技术附件(SATA)控制器，被配置为经由SATA接口将所述存储控制器连接至所述存储设备；
命令处理模块，被配置为：
将所述USB控制器从所述主机接收的USB命令转换为SATA命令，以及
将所述SATA命令输出至所述SATA控制器，
其中所述SATA控制器被配置为生成针对用于对所述主机的存储器的访问的数据路径的请求，以根据所述SATA命令在所述存储设备和所述主机的所述存储器之间传输数据，
其中所述数据路径是所述存储器和所述存储设备之间的路径，并且
其中所述数据路径不包括用于存储所述数据的缓冲器；以及
数据处理模块，被配置为：
接收来自所述SATA控制器的所述请求，以及
向所述SATA控制器提供所述数据路径以在所述存储设备和所述主机的所述存储器之间传输所述数据，
其中所述SATA控制器被配置为根据所述SATA命令在所述存储设备和所述主机的所述存储器之间传输所述数据。
10.根据权利要求9所述的SOC，进一步包括状态处理模块，所述状态处理模块被配置为：
接收并且解释来自所述SATA控制器的命令完成信息；以及
通过确定所述传输是否无错误地完成而基于所述命令完成生成所述传输的状态；以及
经由所述USB控制器将所述传输的所述状态发送至所述主机。
11.一种方法，包括：
经由第一控制器的第一接口与主机进行通信；
经由第二控制器的第二接口与存储设备进行通信，其中所述第二接口不同于所述第一接口；
允许所述第二控制器在所述存储设备和所述主机之间传输数据；
允许所述第二控制器在所述传输期间经由所述第一接口访问所述主机的存储器；以及
提供用于在所述存储设备和所述主机之间进行所述传输的数据路径，其中所述数据路径包括所述第一控制器和所述第二控制器，并且其中所述数据路径不包括用于存储所述数据的缓冲器。
12.(删除)
13.根据权利要求11所述的方法，进一步包括在所述传输进行的同时对来自所述主机的传入命令进行转换。
14.根据权利要求11所述的方法，进一步包括通过解释从所述第二控制器接收的关于所述传输的信息来向所述主机返回所述传输的状态。
15.根据权利要求11所述的方法，其中：
所述第一接口是通用串行总线(USB)接口；并且
所述第二接口是串行高级技术附件(SATA)接口。
16.根据权利要求11的方法，进一步包括：
将从所述主机接收的第一命令转换为第二命令，其中所述第一命令与所述第一接口相兼容，并且其中所述第二命令与所述第二接口相兼容；以及
将所述第二命令传输至所述第二接口。
17.根据权利要求16所述的方法，进一步包括：
请求用于向所述第二控制器提供对所述主机的所述存储器的访问的所述数据路径；
响应于所述第一命令是用于向所述存储设备写入所述数据的写命令而根据所述第二命令经由所述数据路径从所述主机的所述存储器向所述存储设备传输所述数据；以及
响应于所述第一命令是用于从所述存储设备读取所述数据的读命令而根据所述第二命令从所述存储设备向所述主机的所述存储器传输所述数据。
18.根据权利要求11所述的方法，进一步包括：
接收来自所述第二控制器的针对用于提供对所述主机的所述存储器的访问的所述数据路径的请求；
基于所述请求，向所述第二控制器提供所述数据路径以在所述存储设备和所述主机的所述存储器之间传输数据；以及
允许所述第二控制器经由所述数据路径在所述存储设备和所述主机的所述存储器之间传输所述数据。

Claims (18)

1.一种系统，包括：
第一控制器，被配置为经由第一接口与主机进行通信；
第二控制器，被配置为经由第二接口与存储设备进行通信，其中所述第二接口不同于所述第一接口；以及
桥接器模块，被配置为允许所述第二控制器在所述存储设备和所述主机之间传输数据并且允许所述第二控制器在所述传输期间经由所述第一接口访问所述主机的存储器。
2.根据权利要求1所述的系统，其中所述桥接器模块被配置为提供用于所述存储设备和所述主机之间的所述传输的路径，并且其中所述路径包括所述第一控制器、所述桥接器模块和所述第二控制器，并且其中所述路径不包括用于存储所述数据的缓冲器。
3.根据权利要求1所述的系统，其中所述桥接器模块被配置为允许所述第二控制器在所述传输进行的同时对来自所述主机的传入命令进行转换。
4.根据权利要求1所述的系统，其中所述桥接器模块被配置为通过解释从所述第二控制器接收的关于所述传输的信息来向所述主机返回所述传输的状态。
5.根据权利要求1所述的系统，其中：
所述第一接口是通用串行总线(USB)接口；并且
所述第二接口是串行高级技术附件(SATA)接口。
6.根据权利要求1所述的系统，其中所述桥接器模块被配置为：
将从所述主机接收的第一命令转换为第二命令，其中所述第一命令与所述第一接口相兼容，并且其中所述第二命令与所述第二接口相兼容；以及
将所述第二命令传输至所述第二接口。
7.根据权利要求6所述的系统，进一步包括所述第二接口，所述第二接口被配置为：
向所述桥接器模块请求数据路径，所述数据路径用于提供对所述主机的所述存储器的访问，其中所述数据路径不包括用于存储所述数据的缓冲器；
响应于所述第一命令是用于向所述存储设备写入所述数据的写命令而根据所述第二命令经由所述数据路径从所述主机的所述存储器向所述存储设备传输所述数据；以及
响应于所述第一命令是用于从所述存储设备读取所述数据的读命令而根据所述第二命令从所述存储设备向所述主机的所述存储器传输所述数据。
8.根据权利要求1所述的系统，其中所述桥接器模块包括：
桥接器接口模块，被配置为接收来自所述第二控制器的针对用于提供对所述主机的所述存储器的访问的数据路径的请求；以及
仲裁模块，被配置为基于所述请求向所述第二控制器提供所述数据路径提供以在所述存储设备和所述主机的所述存储器之间传输所述数据，
其中所述数据路径不包括用于存储所述数据的缓冲器，并且
其中所述桥接器接口模块允许所述第二控制器经由所述数据路径在所述存储设备和所述主机的所述存储器之间传输所述数据。
9.一种片上系统(SOC)，包括：
通用串行总线(USB)控制器，被配置为经由USB接口将存储设备的存储控制器连接至主机；
串行高级技术附件(SATA)控制器，被配置为经由SATA接口将所述存储控制器连接至所述存储设备；
命令处理模块，被配置为：
将所述USB控制器从所述主机接收的USB命令转换为SATA命令，以及
将所述SATA命令输出至所述SATA控制器，
其中所述SATA控制器被配置为生成针对用于对所述主机的存储器的访问的数据路径的请求，以根据所述SATA命令在所述存储设备和所述主机的所述存储器之间传输数据，并且
其中所述数据路径是所述存储器和所述存储设备之间的路径；以及
数据处理模块，被配置为：
接收来自所述SATA控制器的所述请求，以及
向所述SATA控制器提供所述数据路径以在所述存储设备和所述主机的所述存储器之间传输所述数据，
其中所述SATA控制器被配置为根据所述SATA命令在所述存储设备和所述主机的所述存储器之间传输所述数据。
10.根据权利要求9所述的SOC，进一步包括状态处理模块，所述状态处理模块被配置为：
接收并且解释来自所述SATA控制器的命令完成信息；以及
通过确定所述传输是否无错误地完成而基于所述命令完成生成所述传输的状态；以及
经由所述USB控制器将所述传输的所述状态发送至所述主机。
11.一种方法，包括：
经由第一控制器的第一接口与主机进行通信；
经由第二控制器的第二接口与存储设备进行通信，其中所述第二接口不同于所述第一接口；
允许所述第二控制器在所述存储设备和所述主机之间传输数据；以及
允许所述第二控制器在所述传输期间经由所述第一接口访问所述主机的存储器。
12.根据权利要求11所述的方法，进一步包括提供用于在所述存储设备和所述主机之间进行所述传输的路径，其中所述路径包括所述第一控制器和所述第二控制器，并且其中所述路径不包括用于存储所述数据的缓冲器。
13.根据权利要求11所述的方法，进一步包括在所述传输进行的同时对来自所述主机的传入命令进行转换。
14.根据权利要求11所述的方法，进一步包括通过解释从所述第二控制器接收的关于所述传输的信息来向所述主机返回所述传输的状态。
15.根据权利要求11所述的方法，其中：
所述第一接口是通用串行总线(USB)接口；并且
所述第二接口是串行高级技术附件(SATA)接口。
16.根据权利要求11的方法，进一步包括：
将从所述主机接收的第一命令转换为第二命令，其中所述第一命令与所述第一接口相兼容，并且其中所述第二命令与所述第二接口相兼容；以及
将所述第二命令传输至所述第二接口。
17.根据权利要求16所述的方法，进一步包括：
请求用于向所述第二控制器提供对所述主机的所述存储器的访问的数据路径，其中所述数据路径不包括用于存储所述数据的缓冲器；
响应于所述第一命令是用于向所述存储设备写入所述数据的写命令而根据所述第二命令经由所述数据路径从所述主机的所述存储器向所述存储设备传输所述数据；以及
响应于所述第一命令是用于从所述存储设备读取所述数据的读命令而根据所述第二命令从所述存储设备向所述主机的所述存储器传输所述数据。
18.根据权利要求11所述的方法，进一步包括：
接收来自所述第二控制器的针对用于提供对所述主机的所述存储器的访问的数据路径的请求；
基于所述请求，向所述第二控制器提供所述数据路径以在所述存储设备和所述主机的所述存储器之间传输数据，其中所述数据路径不包括用于存储所述数据的缓冲器；以及
允许所述第二控制器经由所述数据路径在所述存储设备和所述主机的所述存储器之间传输所述数据。
CN201180050796.6A 2010-10-21 2011-10-19 Usb至sata的高速桥接器 Active CN103180816B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US40544410P 2010-10-21 2010-10-21
US61/405,444 2010-10-21
US13/276,371 2011-10-19
PCT/US2011/056850 WO2012054578A1 (en) 2010-10-21 2011-10-19 Usb-to-sata high-speed bridge
US13/276,371 US8595406B2 (en) 2010-10-21 2011-10-19 USB-to-SATA high-speed bridge

Publications (2)

Publication Number Publication Date
CN103180816A true CN103180816A (zh) 2013-06-26
CN103180816B CN103180816B (zh) 2016-08-03

Family

ID=44910295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180050796.6A Active CN103180816B (zh) 2010-10-21 2011-10-19 Usb至sata的高速桥接器

Country Status (5)

Country Link
US (2) US8595406B2 (zh)
EP (1) EP2630565B1 (zh)
CN (1) CN103180816B (zh)
TW (1) TWI541652B (zh)
WO (1) WO2012054578A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281413A (zh) * 2013-07-10 2015-01-14 群联电子股份有限公司 命令队列管理方法、存储器控制器及存储器储存装置
CN107533440A (zh) * 2015-06-22 2018-01-02 西部数据技术公司 标识磁盘驱动器和处理数据访问请求
CN108604208A (zh) * 2016-02-05 2018-09-28 霍尼韦尔国际公司 用以促进与不可访问的输入/输出（i/o）设备的处理器通信的中继机制
CN109522257A (zh) * 2017-09-20 2019-03-26 旺玖科技股份有限公司 通用串行总线集线器
CN110874339A (zh) * 2018-09-04 2020-03-10 瑞昱半导体股份有限公司 资料传输格式转换电路及控制其操作的方法
CN112835834A (zh) * 2019-11-25 2021-05-25 瑞昱半导体股份有限公司 数据传输系统
CN113098799A (zh) * 2019-12-23 2021-07-09 希捷科技有限公司 使用存储设备的端口到端口网络路由

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158722B1 (en) * 2011-11-02 2015-10-13 Western Digital Technologies, Inc. Data storage device to communicate with a host in a SATA or a USB mode
TWI528786B (zh) * 2011-11-14 2016-04-01 鴻海精密工業股份有限公司 資訊傳輸裝置
TWI486782B (zh) * 2012-06-08 2015-06-01 Prolific Technology Inc 可動態設定傳輸組態的傳輸系統及其控制方法
TWI582600B (zh) * 2013-01-04 2017-05-11 宏碁股份有限公司 電子裝置及其資料處理方法
CN103970691A (zh) * 2013-01-24 2014-08-06 宏碁股份有限公司 电子装置及其数据处理方法
US10423568B2 (en) * 2015-12-21 2019-09-24 Microsemi Solutions (U.S.), Inc. Apparatus and method for transferring data and commands in a memory management environment
TWI659359B (zh) * 2018-04-27 2019-05-11 慧榮科技股份有限公司 控制儲存裝置之方法
TWI703446B (zh) * 2019-01-29 2020-09-01 瑞昱半導體股份有限公司 介面轉接電路
US20220345414A1 (en) * 2019-08-30 2022-10-27 Unitex Corporation Interface Conversion Device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1690946A (zh) * 2004-04-22 2005-11-02 钟巨航 外存储器接口转换装置
US20070005838A1 (en) * 2005-06-30 2007-01-04 Naichih Chang Serial ATA port addressing
CN101004659A (zh) * 2006-01-19 2007-07-25 深圳市江波龙电子有限公司 支持sata和usb接口的移动存储方法及装置
US7620747B1 (en) * 2005-10-12 2009-11-17 Nvidia Corporation Software based native command queuing
US20100185808A1 (en) * 2004-03-17 2010-07-22 Super Talent Electronics, Inc. Methods and systems for storing and accessing data in uas based flash-memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276312B (zh) * 1992-10-20 1996-05-21 Cirrlis Logic Inc
EP1396786A1 (en) * 2002-09-03 2004-03-10 STMicroelectronics Limited Bridge circuit for use in retiming in a semiconductor integrated circuit
US7096307B2 (en) * 2002-12-18 2006-08-22 Freescale Semiconductor, Inc. Shared write buffer in a peripheral interface and method of operating
US8180931B2 (en) * 2004-01-20 2012-05-15 Super Talent Electronics, Inc. USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch
US7296109B1 (en) * 2004-01-29 2007-11-13 Integrated Device Technology, Inc. Buffer bypass circuit for reducing latency in information transfers to a bus
US7162706B2 (en) * 2004-03-05 2007-01-09 Picocraft Design Systems, Inc. Method for analyzing and validating clock integration properties in circuit systems
US20060004935A1 (en) * 2004-06-30 2006-01-05 Pak-Lung Seto Multi-protocol bridge
US7428742B2 (en) * 2004-09-09 2008-09-23 Victor Chuan-Chen Wu Mass storage cradle device
TW200629072A (en) * 2005-02-01 2006-08-16 Sunplus Technology Co Ltd Bridge system for hetero-serial interfaces
US20090113454A1 (en) * 2007-10-29 2009-04-30 Inventec Corporation System and method of testing bridge sas channels
US20100190373A1 (en) * 2008-01-22 2010-07-29 Shih-Kun Yeh Flat cable connector
US8085501B2 (en) * 2008-01-29 2011-12-27 Imation Corp. Reader including an interposer that prevents coupling with write-protected data cartridges
EP2340491B1 (en) * 2008-10-24 2019-11-27 Hewlett-Packard Development Company, L.P. Direct-attached/network-attached storage device
US20110119686A1 (en) * 2009-11-13 2011-05-19 Macpower & Tytech Technology Co., Ltd. External data storage assembly including a hard disk drive and method of monitoring the operational status of the hard disk drive

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100185808A1 (en) * 2004-03-17 2010-07-22 Super Talent Electronics, Inc. Methods and systems for storing and accessing data in uas based flash-memory device
CN1690946A (zh) * 2004-04-22 2005-11-02 钟巨航 外存储器接口转换装置
US20070005838A1 (en) * 2005-06-30 2007-01-04 Naichih Chang Serial ATA port addressing
US7620747B1 (en) * 2005-10-12 2009-11-17 Nvidia Corporation Software based native command queuing
CN101004659A (zh) * 2006-01-19 2007-07-25 深圳市江波龙电子有限公司 支持sata和usb接口的移动存储方法及装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281413A (zh) * 2013-07-10 2015-01-14 群联电子股份有限公司 命令队列管理方法、存储器控制器及存储器储存装置
CN104281413B (zh) * 2013-07-10 2017-10-20 群联电子股份有限公司 命令队列管理方法、存储器控制器及存储器储存装置
CN107533440A (zh) * 2015-06-22 2018-01-02 西部数据技术公司 标识磁盘驱动器和处理数据访问请求
CN107533440B (zh) * 2015-06-22 2020-09-01 西部数据技术公司 标识磁盘驱动器和处理数据访问请求
CN108604208A (zh) * 2016-02-05 2018-09-28 霍尼韦尔国际公司 用以促进与不可访问的输入/输出（i/o）设备的处理器通信的中继机制
CN108604208B (zh) * 2016-02-05 2023-06-30 霍尼韦尔国际公司 用以促进与不可访问的输入/输出（i/o）设备的处理器通信的中继机制
CN109522257A (zh) * 2017-09-20 2019-03-26 旺玖科技股份有限公司 通用串行总线集线器
CN110874339A (zh) * 2018-09-04 2020-03-10 瑞昱半导体股份有限公司 资料传输格式转换电路及控制其操作的方法
CN112835834A (zh) * 2019-11-25 2021-05-25 瑞昱半导体股份有限公司 数据传输系统
CN112835834B (zh) * 2019-11-25 2024-03-19 瑞昱半导体股份有限公司 数据传输系统
CN113098799A (zh) * 2019-12-23 2021-07-09 希捷科技有限公司 使用存储设备的端口到端口网络路由
US11824752B2 (en) 2019-12-23 2023-11-21 Seagate Technology Llc Port-to-port network routing using a storage device

Also Published As

Publication number Publication date
TWI541652B (zh) 2016-07-11
US8595406B2 (en) 2013-11-26
US9471526B2 (en) 2016-10-18
CN103180816B (zh) 2016-08-03
WO2012054578A1 (en) 2012-04-26
EP2630565A1 (en) 2013-08-28
US20120102257A1 (en) 2012-04-26
US20140082226A1 (en) 2014-03-20
TW201224766A (en) 2012-06-16
EP2630565B1 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
CN103180816A (zh) Usb至sata的高速桥接器
US11023167B2 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
US8990462B2 (en) Storage device, computing system including the same and data transferring method thereof
KR101371936B1 (ko) 메모리 장치들에 의해 호스트 메모리 액세스를 제어하기 위한 방법들 및 시스템들
US9081662B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US8656251B2 (en) Simultaneous data transfer and error control to reduce latency and improve throughput to a host
CN112256601A (zh) 数据存取控制方法、嵌入式存储系统及嵌入式设备
CN115495389B (zh) 存储控制器、计算存储装置以及计算存储装置的操作方法
CN104425041A (zh) 能够对多个存储器进行独立控制的测试装置
US11199992B2 (en) Automatic host buffer pointer pattern detection
US11960728B2 (en) Interface circuit, memory device, storage device, and method of operating the memory device
US20130275652A1 (en) Methods and structure for transferring additional parameters through a communication interface with limited parameter passing features
KR102140297B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
CN100524267C (zh) 数据处理系统及数据处理方法
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
US7861026B2 (en) Signal relay device and method for accessing an external memory via the signal relay device
US9141563B2 (en) Memory system
US11836383B2 (en) Controllers of storage devices for arranging order of commands and methods of operating the same
US20160004655A1 (en) Computing system and operating method of the same
CN114694700A (zh) 存储器控制器、非易失性存储器装置及其存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200426

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200426

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200426

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right