CN103970691A - 电子装置及其数据处理方法 - Google Patents

电子装置及其数据处理方法 Download PDF

Info

Publication number
CN103970691A
CN103970691A CN201310027454.3A CN201310027454A CN103970691A CN 103970691 A CN103970691 A CN 103970691A CN 201310027454 A CN201310027454 A CN 201310027454A CN 103970691 A CN103970691 A CN 103970691A
Authority
CN
China
Prior art keywords
data
bus interface
processing unit
driver
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310027454.3A
Other languages
English (en)
Inventor
江书育
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Acer Inc
Original Assignee
Acer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Inc filed Critical Acer Inc
Priority to CN201310027454.3A priority Critical patent/CN103970691A/zh
Publication of CN103970691A publication Critical patent/CN103970691A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明提供一种电子装置及其数据处理方法。电子装置包括第一总线接口、第二总线接口以及处理单元。第一总线接口传送及接收关联于目标装置的第一类型数据。第二总线接口传送及接收关联于目标装置的第二类型数据。当处理单元接收即将发送的第一数据串时,判断第一数据串中所包括的至少一第一数据的数据类型,并依据各第一数据的数据类型决定由第一总线接口或是第二总线接口来发送各第一数据。并且,当处理单元接收来自于目标装置的至少一第二数据时,合并各第二数据以产生第二数据串。

Description

电子装置及其数据处理方法
技术领域
本发明是有关于一种电子装置及其数据处理方法,且特别是有关于一种可通过多个总线接口与其他装置进行数据交换的电子装置及其数据处理方法。
背景技术
在现代生活中,各式各样的电子产品已然成为人们生活中不可或缺的一部分。其中,电脑装置更因其为人们带来的便利性及多样化的使用方式,而成为人们最常使用的电子产品之一。一般而言,电脑装置中皆配置有主机板,用于承载例如中央处理单元以及存储器等重要元件。并且,主机板更具有用于连接扩充装置(例如显示卡以及网卡等)的接口,以便于使用者通过新增扩充装置来提升电脑装置的运作效能。
然而,一般的主机板都是以单一种总线接口(例如,高速外围装置元件互连(Peripheral Component Interconnect Express,PCIe)接口或是安全数字输入输出(Secure Digital I/O,SDIO)接口)来与所述扩充装置进行数据交换。
发明内容
有鉴于此,本发明提供一种电子装置及其数据处理方法,可让电子装置能够以至少两种总线接口与其他装置进行数据交换。
本发明提供一种电子装置,包括第一总线接口、第二总线接口以及处理单元。第一总线接口传送及接收关联于目标装置的第一类型数据。第二总线接口传送及接收关联于目标装置的第二类型数据。处理单元耦接第一总线接口以及第二总线接口。当处理单元接收即将发送的第一数据串时,判断第一数据串中所包括的至少一第一数据的数据类型,并依据各第一数据的数据类型决定由第一总线接口或是第二总线接口来发送各第一数据。
本发明提供一种数据处理方法,适于电子装置,所述方法包括下列步骤。首先,接收即将发送的数据串,其中数据串包括至少一数据。接着,判断数据串中,各数据的数据类型是属于第一类型数据或是第二类型数据。之后,依据各数据的数据类型而决定由第一总线接口或是第二总线接口来传送各数据。
本发明提供一种数据处理方法,适于电子装置,所述方法包括下列步骤。首先,通过第一总线接口以及第二总线接口接收来自于目标装置的至少一第一数据。接着,合并各第一数据以产生第一数据串。
基于上述,本发明实施例提出的电子装置及其数据处理方法可让电子装置同时通过第一总线接口以及第二总线接口与目标装置进行第一类型数据以及第二类型数据的数据交换。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依据本发明的一实施例示出的电子装置与目标装置之间的数据交换示意图;
图2A是依据本发明的一实施例示出的从电子装置传送数据串至目标装置的示意图;
图2B是依据图2A实施例示出的数据处理方法流程图;
图2C是依据图2B实施例示出的数据处理方法流程图;
图2D是依据图2B实施例示出的数据处理方法流程图;
图3A是依据本发明的一实施例示出的由电子装置接收来自目标装置数据串的示意;。
图3B是依据图3A实施例示出的数据处理方法流程图;
图3C是依据图3B实施例示出的数据处理方法流程图;
图3D是依据图3B实施例示出的数据处理方法流程图;
图4是依据本发明的一实施例示出的在电子装置与目标装置之间进行数据交换的示意图。
附图标记说明:
10、40:电子装置;
110、210:处理单元;
20、50:目标装置;
BI1:第一总线接口;
BI2:第二总线接口;
BI3:第三总线接口;
BI4:第四总线接口;
BI5:第五总线接口;
BI_1~BI_N、BI_1’~BI_N’:总线接口;
DA1~DA10:数据;
DT1:第一类型数据;
DT2:第二类型数据;
DT_1~DT_N:类型数据;
DS1、DS1’、DS2、DS2’:数据串;
P1~P2、P1’~P2’:传送路径;
SDS1~SDS2、SDS1’~SDS2’:子数据串;
S210~S214、S220~S228、S230~S236、S310~S312、S320~S324、S330~S334:步骤。
具体实施方式
图1是依据本发明的一实施例示出的电子装置与目标装置之间的数据交换示意图。在本实施例中,电子装置10包括第一总线接口BI1、第二总线接口BI2以及处理单元110。电子装置10例如是个人电脑、笔记型电脑或是其他类似装置中的主机板,但本发明可不限于此。第一总线接口BI1用以传送及接收关联于目标装置20的第一类型数据DT1。第二总线接口BI2用以传送及接收关联于目标装置20的第二类型数据DT2。处理单元110耦接第一总线接口BI1以及第二总线接口BI2,用以处理第一类型数据DT1以及第二类型数据DT2。第一总线接口BI1例如是安全数位输入输出(Secure Digital I/O,SDIO)连接接口,而第二总线接口220例如是高速外围装置元件互连(Peripheral Component Interconnect Express,PCIE)连接接口,但本发明的可实施方式不限于此。
目标装置20例如是显示卡、网卡、声卡等可与电子装置10(例如,主机板)连接并进行数据交换的装置。目标装置20可包括第三总线接口BI3、第四总线接口BI4、第五总线接口BI5以及处理单元210。第三总线接口BI3可通过对应的硬件接口(例如,SDIO接口)与第一总线接口BI1连接,用以在电子装置10以及目标装置20之间进行第一类型数据DT1的数据交换。第四总线接口BI4可通过对应的硬件接口(例如,PCIE接口)与第二总线接口BI2连接,用以在电子装置10以及目标装置20之间进行第二类型数据DT2的数据交换。第五总线接口BI5耦接第三总线接口BI3、第四总线接口BI4以及处理单元210。第五总线接口BI5例如是先进微控制器总线架构(Advanced Microcontroller Bus Architecture,AMBA)的总线,用以在处理单元210与第三总线BI3,或处理单元210与第四总线BI4之间传递数据。处理单元210例如是微处理器(microprocessor)或其类似者。
图2A是依据本发明的一实施例示出的从电子装置传送数据串至目标装置的示意图。图2B是依据图2A实施例示出的数据处理方法流程图。请参照图2B,本实施例中所提出的方法可由图2A中的电子装置10执行,以下即搭配图2A中的各个元件来说明数据处理方法的详细步骤。在步骤S210中,处理单元110可接收即将发送的数据串DS1,其包括数据DA1~DA5。在数据串DS1中,数据DA1、DA4及DA5假设为属于第一类型数据DT1;数据DA2~DA3则假设为属于第二类型数据DT2。
当目标装置20为网卡时,数据DA1~DA5可以是关联于网络通信协议(例如,传输控制协议/因特网互联协议(Transmission Control Protocol/InternetProtocol,TCP/IP)或其他类似通信协议)的包,但可不限于此。
在步骤S212中,处理单元110可判断数据串DS1中,数据DA1~DA5的数据类型是属于第一类型数据DT1或是第二类型数据DT2。接着,在步骤S214中,处理单元110依据数据DA1~DA5的数据类型而决定由第一总线接口BI1或是第二总线接口BI2来传送数据DA1~DA5。详言之,以数据DA1为例,当处理单元110接收到数据DA1时,处理单元110将判断数据DA1的数据类型属于第一类型数据DT1。因此,处理单元110可将数据DA1传送至第一总线接口BI1。在第一总线接口BI1接收到数据DA1之后,可依序经由第三总线接口BI3以及第五总线接口BI5将数据DA1转发至处理单元210。
接着,当处理单元110接收到数据DA2时,处理单元110可判断数据DA2的数据类型属于第二类型数据DT2。接着,处理单元110可将数据DA2传送至第二总线接口BI2。在第二总线接口BI2接收到数据DA2之后,可依序经由第四总线接口BI4以及第五总线接口BI5将数据DA2转发至处理单元210。本领域具通常知识者应可了解,处理单元110对于数据DA3~DA5的处理方式可依据上述教示而推得,在此不再赘述。
另一观点而言,处理单元110可将数据串DS1分离(split)为子数据串SDS1以及SDS2。子数据串SDS1包括属于第一数据类型DT1的数据DA1、DA4及DA5;子数据串SDS2则包括属于第二数据类型DT2的数据DA2及DA3。之后,处理单元110可将子数据串SDS1以及SDS2分别经由传送路径P1及P2传送至目标装置20中的处理单元210。传送路径P1依序包括第一总线接口BI1、第三总线接口BI3以及第五总线接口BI5;传送路径P2依序包括第二总线接口BI2、第四总线接口BI4以及第五总线接口BI5。
在目标装置20中的处理单元210接收到子数据串SDS1及SDS2之后,处理单元210例如可通过执行特定固件的方式来控制第五总线接口BI5(例如是AMBA总线)将子数据串SDS1及SDS2合并(merge)而产生数据串DS1’。接着,处理单元210可依据目标装置20的工作性质而对数据串DS1’进行后续处理。举例而言,当目标装置20为网卡时,处理单元210可通过例如目标装置20上的通信单元(未示出)来将数据串DS1’发送至其他的通信装置(例如,网络存取点(access point))上,以进行对应的通信功能。
值得注意的是,在处理单元110决定用来传送数据DA1~DA5的总线接口之后,处理单元110可通过特定的方式来记录接收数据DA1~DA5的数据顺序(例如,接收时间的顺序)。如此一来,处理单元210即可依据数据DA1~DA5的数据顺序来合并数据DA1~DA5,以让数据串DS1’以及DS1中的数据顺序可以相符。
简言之,当电子装置10欲传送数据至目标装置20时,处理单元110可依据所述数据的数据类型而决定由哪个总线接口来传送此数据。另一观点而言,电子装置10可适应性地切换用来传送数据的总线接口,以让欲传送的数据可经由其对应的总线接口传送至目标装置20。换句话说,电子装置10可通过两种不同的总线接口来与目标装置20进行数据交换。
此外,在其他实施例中,处理单元110还可依据电子装置10中,电源供应模块(未示出)的运作状态而调整用来与目标装置20沟通的总线接口。举例而言,当所述电源供应模块运作于高效能模式中时,电子装置10可将用来与目标装置20沟通的总线接口切换为具有较高效率(例如传输速度较快)的总线接口(例如PCIe接口)。因此,电子装置10即可用较快及较高效率的数据传送方式来与目标装置20进行数据交换。举另一例而言,当所述电源供应模块运作于低效能模式中时,电子装置10可将用来与目标装置20沟通的总线接口切换为较省电的总线接口(例如SDIO接口)。因此,电子装置10即可用较低耗能的数据传送方式来与目标装置20进行数据交换,进而达到省电的功效,但本发明的可实施方式不限于此。
图2C是依据图2B实施例示出的数据处理方法流程图。本实施例提出的方法同样可由图2A的电子装置10执行,以下即搭配图2A的各项元件来说明本方法的详细步骤。其中,步骤S220的细节可参照图2B中,步骤S210的相关说明,在此不再赘述。
在步骤S222中,处理单元110可执行第一驱动程序以判断数据DA1~DA5的数据类型。所述第一驱动程序例如是可在设计者调整程序码内容之后,可用于同时控制第一总线接口BI1以及第二总线接口BI2的迷你端口驱动程序(miniport driver),但本发明可不限于此。接着,在步骤S224中,处理单元110可执行所述第一驱动程序(例如是迷你端口驱动程序)以切换用于传送各数据的第一总线接口BI1以及第二总线接口BI2。接着,在步骤S226中,处理单元110可控制第一总线接口BI1传送属于第一类型数据DT1的各数据(例如,数据DA1、DA4及DA5);在步骤S228中,处理单元110可控制第二总线接口BI2传送属于第二类型数据DT2的各数据(例如,数据DA2及DA3)。在其他实施例中,步骤S226以及S228的执行顺序可对调,或者是同时进行,其可由电子装置10的设计者依设计需求而调整。
简言之,在本实施例中,处理单元110可仅通过第一驱动程序(例如,迷你端口驱动程序)来管理第一总线BI1以及第二总线BI2的传送机制。
图2D是依据图2B实施例示出的数据处理方法流程图。本实施例提出的方法同样可由图2A的电子装置10执行,以下即搭配图2A的各项元件来说明本方法的详细步骤。其中,步骤S230的细节可照图2B中,步骤S210的相关说明,在此不再赘述。
在步骤S232中,处理单元110可执行第二驱动程序以判断数据DA1~DA5的数据类型。第二驱动程序例如是中介驱动程序(intermediate driver)。接着,在步骤S234中,处理单元110可执行对应于第一总线接口BI1的第三驱动程序,以控制第一总线接口BI1传送属于第一类型数据DT1的各数据(例如,数据DA1、DA4及DA5)。所述第三驱动程序例如是对应于第一总线接口BI1的迷你端口驱动程序,其可经由处理单元110的执行而控制第一总线接口BI1的相关传送机制。之后,在步骤S236中,处理单元110可执行对应于第二总线接口BI2的第四驱动程序,以控制第二总线接口BI2传送属于第二类型数据DT2的各数据(例如,数据DA2及DA3)。所述第四驱动程序例如是对应于第二总线接口BI2的迷你端口驱动程序,其可经由处理单元110的执行而控制第二总线接口BI2的相关传送机制。在其他实施例中,步骤S234以及S236的执行顺序可对调,或者是同时进行,其可由电子装置10的设计者依设计需求而调整。
图2D与图2C的不同之处在于,在图2C实施例中,处理单元110仅通过第一驱动程序(例如是迷你端口驱动程序)来控制第一总线接口BI1以及第二总线接口BI2的相关传送机制。如此一来,由于管理第一总线接口BI1以及第二总线接口BI2的皆为第一驱动程序(例如,迷你端口驱动程序),因此,处理单元110在处理欲传送的数据时可达到较高的处理效率。
然而,在图2D实施例中,第一总线接口BI1以及第二总线接口BI2个别具有其对应的第三及第四驱动程序。并且,处理单元110更通过例如是中介驱动程序的第二驱动程序来整合第一总线接口BI1以及第二总线接口BI2的相关传送机制。如此一来,当电子装置10的设计者欲在电子装置10上新增其他的总线接口(未示出)时,设计者仅需略微修改用于统整第三及第四驱动程序(例如,迷你端口驱动程序)的第二驱动程序(例如,中介驱动程序),使得设计者在增减总线接口时可达到较佳的便利性。
图3A是依据本发明的一实施例示出的由电子装置接收来自目标装置数据串的示意图。图3B是依据图3A实施例示出的数据处理方法流程图。请参照图3B,本实施例中所提出的方法可由图3A中的电子装置10执行,以下即搭配图3A中的各个元件来说明数据处理方法的详细步骤。
在处理单元210接收数据串DS2(即,数据DA6~DA10)之后,处理单元210可个别判断数据DA6~DA10的数据类型。并且,处理单元210可通过执行特定固件的方式来控制第五总线接口BI5(例如是AMBA总线)将数据串DS2分离(split),以产生子数据串SDS1’(包括数据DA8~DA10)以及SDS2’(包括数据DA6~DA7)。其中,数据DA6~DA7可属于第二类型数据DT1;DA8~DA10则属于第一类型数据DT1。在一实施例中,目标装置20例如是网卡,因此,数据DA6~DA10可以是由目标装置20中的通信单元(未示出)从网络存取点序列接收的数据。接着,子数据串SDS1’及SDS2’即可分别通过传送路径P1’以及P2’而传送至电子装置10。传送路径P1’依序包括第三总线BI3以及第一总线BI1;传送路径P2’依序包括第四总线BI4以及第二总线BI2。
接着,在步骤S310中,电子装置10中的处理单元110可接收来自于目标装置20的数据DA6~DA10。在处理单元110接收到数据DA6~DA10之后,在步骤S312中,处理单元110可合并(merge)数据DA6~DA10以产生数据串DS2’。
在一实施例中,目标装置20中的处理单元210在分离数据串DS2时,可通过特定的方式来记录接收数据DA6~DA10的数据顺序。如此一来,在数据DA6~DA10传送至电子装置10之后,处理单元110即可依据数据DA6~DA10的数据顺序来合并数据DA6~DA10,以让数据串DS2’与DS2中的数据顺序可以相符。
简言之,当电子装置10接收来自于目标装置20的数据DA6~DA10时,处理单元110可分别从第一总线接口BI1以及第三总线接口BI3接收其对应数据类型的数据。并且,处理单元110可进而合并数据DA6~DA10,以使得数据串DS2’中的数据顺序可以等同于数据串DS1’中的数据顺序。换句话说,电子装置10可通过两种不同的总线接口来与目标装置20进行数据交换。
图3C是依据图3B实施例示出的数据处理方法流程图。本实施例提出的方法同样可由图3A的电子装置10执行,以下即搭配图3A的各项元件来说明本方法的详细步骤。在步骤S320中,处理单元110可执行第五驱动程序以控制第一总线接口BI1接收属于第一类型数据DT1的各数据(即,数据DA8~DA10)。在步骤S322中,处理单元110执行第五驱动程序以控制第二总线接口BI2接收属于第二类型数据DT2的各数据(即,数据DA6及DA7)。所述第五驱动程序例如是可在设计者调整程序码内容之后,可用于同时控制第一总线接口BI1以及第二总线接口BI2的迷你端口驱动程序。
接着,在步骤S324中,处理单元110可执行所述第五驱动程序(例如,迷你端口驱动程序),以依据各个数据(例如,数据DA6~DA10)的数据顺序而组合为数据串DS2’。在一实施例中,所述数据顺序例如是在目标装置20的处理单元210将数据串DS2进行分离时,所附加在数据DA6~DA10的资讯,以便于电子装置10中的处理单元110可据以还原数据串DS2’。
简言之,在本实施例中,处理单元110可仅通过执行第五驱动程序(例如,迷你端口驱动程序)来管理第一总线BI1以及第二总线BI2的传送机制。
图3D是依据图3B实施例示出的数据处理方法流程图。本实施例提出的方法同样可由图3A的电子装置10执行,以下即搭配图3A的各项元件来说明本方法的详细步骤。首先,在步骤S330中,处理单元110可执行对应于第一总线接口BI1的第六驱动程序以控制第一总线接口BI1接收属于第一类型数据DT1的各数据(即,数据DA8~DA10)。所述第六驱动程序例如是对应于第一总线接口BI1的迷你端口驱动程序,其可经由处理单元110的执行而控制第一总线接口BI1的相关传送机制。接着,在步骤S332中,处理单元110可执行对应于第二总线接口BI2的第七驱动程序,以控制第二总线BI2接收属于第二类型数据DT2的各数据(即,数据DA6及DA7)。所述第七驱动程序例如是对应于第二总线接口BI2的迷你端口驱动程序,其可经由处理单元110的执行而控制第二总线接口BI2的相关传送机制。在其他实施例中,步骤S330以及S332的执行顺序可对调,或者是同时进行,其可由电子装置10的设计者依设计需求而调整。之后,在步骤S334中,处理单元110可执行第八驱动程序以依据数据DA6~DA10的数据顺序而组合为数据串DS2’。
图3D与图3C的不同之处在于,在图3C实施例中,处理单元110仅通过第五驱动程序(例如是迷你端口驱动程序)来控制第一总线接口BI1以及第二总线接口BI2的相关传送机制。如此一来,由于管理第一总线接口BI1以及第二总线接口BI2的皆为第五驱动程序(例如,迷你端口驱动程序),因此,处理单元110在处理所接收数据(例如,数据DA6~DA10)时可达到较高的处理效率。
然而,在图3D实施例中,第一总线接口BI1以及第二总线接口BI2个别具有其对应的第六及第七驱动程序。并且,处理单元110更通过例如是中介驱动程序的第八驱动程序来整合第一总线接口BI1以及第二总线接口B12的相关传送机制。如此一来,当电子装置10的设计者欲在电子装置10上新增其他的总线接口(未示出)时,设计者仅需略微修改用于统整第六及第七驱动程序(例如,迷你端口驱动程序)的第八驱动程序(例如,中介驱动程序),使得设计者在增减总线接口时可达到较佳的便利性。
图4是依据本发明的一实施例示出的在电子装置与目标装置之间进行数据交换的示意图。在本实施例中,电子装置40可通过多个总线接口BI_1~BI_N(N为正整数)来与目标装置50中,对应的多个总线接口BI_1’~BI_N’进行多种类型数据DT_1~DT_N的数据交换。
在一实施例中,处理单元110可通过执行单一个驱动程序(例如迷你端口驱动程序)来管理所有总线接口BI_1~BI_N的相关传送机制。相关数据交换的运作机制可参考图2C(由电子装置发送数据至目标装置)或是图3C(电子装置从目标装置接收数据)实施例的相关说明,在此不再赘述。
或者,在其他实施例中,处理单元110也可通过执行对应于各个总线接口BI_1~BI_N的驱动程序(例如,迷你端口驱动程序)来管理所有总线接口BI_1~BI_N的相关传送机制。接着,处理单元110还可执行用于统整各个总线接口BI_1~BI_N的驱动程序(例如,中介驱动程序),以进行例如合并由各个总线接口BI_1~BI_N所接收数据的操作。相关数据交换的运作机制可参考图2D(由电子装置发送数据至目标装置)或是图3D(电子装置从目标装置接收数据)实施例的相关说明,在此不再赘述。
综上所述,本发明提供的电子装置及其数据处理方法可让电子装置同时通过至少两种总线接口来与目标装置进行数据交换。举例而言,在电子装置传送数据至目标装置时,电子装置可依据欲传送数据的数据类型而适应性地切换用于传送数据的总线接口,使得数据可经由具有对应硬件接口的总线接口传送至目标装置。并且,当电子装置个别经由多个总线接口接收来自目标装置的数据时,电子装置还可将这些数据合并以还原成原本目标装置中的数据顺序。此外,通过对各个总线接口设计适当的驱动程序,可让电子装置在进行总线接口的切换时,防止数据遗失情况的出现。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种电子装置,其特征在于,包括:
一第一总线接口,传送及接收关联于一目标装置的一第一类型数据;
一第二总线接口,传送及接收关联于该目标装置的一第二类型数据;以及
一处理单元,耦接该第一总线接口以及该第二总线接口,
其中,当该处理单元接收即将发送的一第一数据串时,判断该第一数据串中所包括的至少一第一数据的数据类型,并依据各所述第一数据的数据类型决定由该第一总线接口或是该第二总线接口来发送各所述第一数据。
2.根据权利要求1所述的电子装置,其特征在于,其中当该处理单元接收来自于该目标装置的至少一第二数据时,合并各所述第二数据以产生一第二数据串。
3.根据权利要求2所述的电子装置,其特征在于,该处理单元执行一第一驱动程序以切换用于传送各所述数据的该第一总线接口以及该第二总线接口,并且,该处理单元控制该第一总线接口传送属于该第一类型数据的各所述数据,以及控制该第二总线接口传送属于该第二类型数据的各所述数据。
4.根据权利要求3所述的电子装置,其特征在于,该处理单元执行对应于该第一总线接口的一第二驱动程序,以控制该第一总线接口传送属于该第一类型数据的各所述数据,并且,该处理单元执行对应于该第二总线接口的一第三驱动程序,以控制该第二总线接口传送属于该第二类型数据的各所述数据。
5.根据权利要求1所述的电子装置,其特征在于,该处理单元执行一第一驱动程序以控制该第一总线接口接收属于一第一类型数据的各所述第二数据,并且,该处理单元执行该第一驱动程序以控制该第二总线接口接收属于一第二类型数据的各所述第二数据。
6.根据权利要求5所述的电子装置,其特征在于,合并各所述第一数据以产生该第一数据串的步骤包括:
执行该第一驱动程序以依据各所述第二数据的一数据顺序而组合为该第二数据串。
7.一种数据处理方法,其特征在于,适于一电子装置,所述方法包括下列步骤:
接收即将发送的一数据串,其中该数据串包括至少一数据;
判断该数据串中,各所述数据的数据类型是属于一第一类型数据或是一第二类型数据;以及
依据各所述数据的数据类型而决定由一第一总线接口或是一第二总线接口来传送各所述数据。
8.根据权利要求7所述的方法,其特征在于,依据各所述数据的数据类型而决定由该第一总线接口或是该第二总线接口来传送各所述数据的步骤包括:
执行一第一驱动程序以切换用于传送各所述数据的该第一总线接口以及该第二总线接口;
控制该第一总线接口传送属于该第一类型数据的各所述数据;以及
控制该第二总线接口传送属于该第二类型数据的各所述数据。
9.根据权利要求8所述的方法,其特征在于,依据各所述数据的数据类型而决定由该第一总线接口或是该第二总线接口来传送各所述数据的步骤包括:
执行对应于该第一总线接口的一第二驱动程序,以控制该第一总线接口传送属于该第一类型数据的各所述数据;以及
执行对应于该第二总线接口的一第三驱动程序,以控制该第二总线接口传送属于该第二类型数据的各所述数据。
10.一种数据处理方法,其特征在于,适于一电子装置,所述方法包括下列步骤:
通过一第一总线接口以及一第二总线接口接收来自于一目标装置的至少一第一数据;以及
合并各所述第一数据以产生一第一数据串。
11.根据权利要求10所述的方法,其特征在于,通过该第一总线接口以及该第二总线接口接收来自于该目标装置的各所述第一数据的步骤包括:
执行一第一驱动程序以控制该第一总线接口接收属于一第一类型数据的各所述第一数据;以及
执行该第一驱动程序以控制该第二总线接口接收属于一第二类型数据的各所述第一数据。
12.根据权利要求11所述的方法,其特征在于,合并各所述第一数据以产生该第一数据串的步骤包括:
执行该第一驱动程序以依据各所述第一数据的一数据顺序而组合为该第一数据串。
13.根据权利要求10所述的方法,其特征在于,通过该第一总线接口以及该第二总线接口接收来自于该目标装置的各所述第一数据的步骤包括:
执行对应于该第一总线接口的一第一驱动程序以控制该第一总线接口接收属于一第一类型数据的各所述第一数据;以及
执行对应于该第二总线接口的一第二驱动程序以控制该第二总线接口接收属于一第二类型数据的各所述第一数据。
CN201310027454.3A 2013-01-24 2013-01-24 电子装置及其数据处理方法 Pending CN103970691A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310027454.3A CN103970691A (zh) 2013-01-24 2013-01-24 电子装置及其数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310027454.3A CN103970691A (zh) 2013-01-24 2013-01-24 电子装置及其数据处理方法

Publications (1)

Publication Number Publication Date
CN103970691A true CN103970691A (zh) 2014-08-06

Family

ID=51240214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310027454.3A Pending CN103970691A (zh) 2013-01-24 2013-01-24 电子装置及其数据处理方法

Country Status (1)

Country Link
CN (1) CN103970691A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095134A (zh) * 2014-05-09 2015-11-25 宏碁股份有限公司 电子装置及其检测方法
CN111026690A (zh) * 2019-08-15 2020-04-17 成都星时代宇航科技有限公司 星务数据处理设备及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061756A (en) * 1995-11-20 2000-05-09 Advanced Micro Devices, Inc. Computer system which performs intelligent byte slicing/data packing on a multi-byte wide bus
CN1584816A (zh) * 2004-06-03 2005-02-23 瑞程科技股份有限公司 一种具有多重接口功能的存储卡及其传输模式选择方法
US6944684B1 (en) * 1999-07-29 2005-09-13 Kabushiki Kaisha Toshiba System for selectively using different communication paths to transfer data between controllers in a disk array in accordance with data transfer size
CN101183379A (zh) * 2006-11-14 2008-05-21 国际商业机器公司 用于检索数据的方法和系统
CN101360054A (zh) * 2008-09-26 2009-02-04 腾讯科技(深圳)有限公司 数据传输系统及数据传输方法
CN101409062A (zh) * 2007-10-11 2009-04-15 三星电子株式会社 显示设备及其控制方法
US20110125934A1 (en) * 2009-09-24 2011-05-26 Xiaoguang Yu Apparatuses and methods for transferring data
TWM414607U (en) * 2011-03-14 2011-10-21 Oct Technology Co Ltd KVM switch integrating parallel transmission, SPI and USB
TW201224766A (en) * 2010-10-21 2012-06-16 Marvell World Trade Ltd USB-to-SATA high-speed bridge

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061756A (en) * 1995-11-20 2000-05-09 Advanced Micro Devices, Inc. Computer system which performs intelligent byte slicing/data packing on a multi-byte wide bus
US6944684B1 (en) * 1999-07-29 2005-09-13 Kabushiki Kaisha Toshiba System for selectively using different communication paths to transfer data between controllers in a disk array in accordance with data transfer size
CN1584816A (zh) * 2004-06-03 2005-02-23 瑞程科技股份有限公司 一种具有多重接口功能的存储卡及其传输模式选择方法
CN101183379A (zh) * 2006-11-14 2008-05-21 国际商业机器公司 用于检索数据的方法和系统
CN101409062A (zh) * 2007-10-11 2009-04-15 三星电子株式会社 显示设备及其控制方法
CN101360054A (zh) * 2008-09-26 2009-02-04 腾讯科技(深圳)有限公司 数据传输系统及数据传输方法
US20110125934A1 (en) * 2009-09-24 2011-05-26 Xiaoguang Yu Apparatuses and methods for transferring data
TW201224766A (en) * 2010-10-21 2012-06-16 Marvell World Trade Ltd USB-to-SATA high-speed bridge
TWM414607U (en) * 2011-03-14 2011-10-21 Oct Technology Co Ltd KVM switch integrating parallel transmission, SPI and USB

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095134A (zh) * 2014-05-09 2015-11-25 宏碁股份有限公司 电子装置及其检测方法
CN111026690A (zh) * 2019-08-15 2020-04-17 成都星时代宇航科技有限公司 星务数据处理设备及方法
CN111026690B (zh) * 2019-08-15 2021-05-07 成都星时代宇航科技有限公司 星务数据处理设备及方法

Similar Documents

Publication Publication Date Title
CN102736565B (zh) 一种基于上、下位机结构的自动化控制设备的通信方法
CN1863081B (zh) 基板管理控制器的管理系统和方法
CN102511151B (zh) 一种路由器、虚拟集群路由器系统及建立方法
CN113872796B (zh) 服务器及其节点设备信息获取方法、装置、设备、介质
CN102281254A (zh) 服务器串口设计系统及方法
CN102891796B (zh) 矿用智能传输网关
US20070233833A1 (en) Data transmission system for electronic devices with server units
CN103677916A (zh) 一种基于fpga的在线重配置系统及方法
CN104246734A (zh) 在无线链路上支持usb hub或外围设备的多跳树的可扩展wse hub
CN104583937A (zh) 用于对链路上的功率和延迟进行优化的方法和装置
CN105607940A (zh) 一种arm平台中bdk向uefi bios传递信息的方法
CN103970691A (zh) 电子装置及其数据处理方法
CN103217956B (zh) 工业控制系统及其控制方法和控制装置
CN103092735A (zh) 节点状态更新方法
CN203025515U (zh) 可poe供电的网络工控模块
CN205103813U (zh) 一种基于PCI接口的SpaceWire总线节点通讯模块
CN203554493U (zh) 一种服务器用远程管理接口系统
CN103986588B (zh) 电脑系统及电脑装置的远端遥控方法
TWI582600B (zh) 電子裝置及其資料處理方法
CN116401065A (zh) 一种服务器、异构设备及其数据处理装置
CN107395478A (zh) 一种用于高速卷烟包装设备的网络控制系统以及网络通信模块
CN206021155U (zh) 一种融合架构服务器
CN104951389A (zh) 一种实现服务器显示管理的系统及方法
CN105302276A (zh) 一种限制SmartRack整机柜功耗的设计方法
CN114138354A (zh) 一种支持multihost的板载OCP网卡系统及服务器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806

WD01 Invention patent application deemed withdrawn after publication