CN110874339A - 资料传输格式转换电路及控制其操作的方法 - Google Patents

资料传输格式转换电路及控制其操作的方法 Download PDF

Info

Publication number
CN110874339A
CN110874339A CN201811206702.XA CN201811206702A CN110874339A CN 110874339 A CN110874339 A CN 110874339A CN 201811206702 A CN201811206702 A CN 201811206702A CN 110874339 A CN110874339 A CN 110874339A
Authority
CN
China
Prior art keywords
data transmission
transmission interface
power mode
corresponding power
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811206702.XA
Other languages
English (en)
Inventor
萧丞渊
刘松高
简怡婷
庄威宏
许志宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN110874339A publication Critical patent/CN110874339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种资料传输格式转换电路及控制其操作的方法，其包含第一资料传输接口、第二资料传输接口以及控制电路。控制电路耦接于第一资料传输接口及第二资料传输接口，用于处理第一资料传输接口与第二资料传输接口之间的资料传输格式的转换。控制电路还用于当第一资料传输接口由第一功率模式切换至第二功率模式时，控制第二资料传输接口由第一对应功率模式切换至第二对应功率模式。控制电路还用于当第一资料传输接口由第一功率模式切换至第三功率模式时，控制第二资料传输接口由第一对应功率模式切换至第三对应功率模式。

Description

资料传输格式转换电路及控制其操作的方法
技术领域
本发明是有关于一种资料传输格式转换电路，尤指一种用于不同的高速资料传输接口之间格式转换的电路。
背景技术
现有的高速资料传输接口(如：USB、PCIE、SATA…等)随着其传输效能的提高，其耗电也相对提高。为了解决耗电的问题，这些高速资料传输接口往往提供了各种不一样链结功率模式(link power mode)，例如：高效能传输模式、低效能传输模式、单一方向传输模式(唯独传输模式(Tx only)或是唯独接收模式(Rx only))、不传输时的省电模式以及极度省电模式。若是以单一高速资料传输接口来说，这些省电模式可以有效的降低整体的耗电。但是，当一个产品整合两个以上的高速资料传输接口时，就会出现两个以上高速接口处在不同链结功率模式，而使整体的省电效果大打折扣。例如，当两不同接口的装置之间进行资料传输，但一个装置处于全力运转的状态，而另一装置却处于休眠状态时，其整体的传输效率将严重下降，且处于全力运转状态下的装置将会消耗掉不必要的电能，而造成能源的浪费。
发明内容
本发明一实施例公开了一种资料传输格式转换电路。资料传输格式转换电路包含第一资料传输接口、第二资料传输接口以及控制电路。第一资料传输接口耦接至第一装置，用于依据第一资料传输格式将资料传输至第一装置并从第一装置接收资料。第二资料传输接口耦接至第二装置，用于依据第二资料传输格式将资料传输至第二装置并从第二装置接收资料。控制电路耦接于第一资料传输接口及第二资料传输接口，用于处理第一资料传输接口与第二资料传输接口之间的资料传输格式的转换。此外，控制电路还用于当第一资料传输接口由第一功率模式切换至第二功率模式时，控制第二资料传输接口由第一对应功率模式切换至第二对应功率模式。再者控制电路还用于当第一资料传输接口由第一功率模式切换至第三功率模式时，控制第二资料传输接口由第一对应功率模式切换至第三对应功率模式。
附图说明
图1为本发明一实施例的资料传输格式转换电路与所连接的第一装置与第二装置的功能方块图。
图2是依据本发明一实施例用于控制图1中的传输接口转接电路的操作的方法的流程图。
具体实施方式
请参考图1，图1为本发明一实施例的资料传输格式转换电路100与所连接的第一装置10与第二装置20的功能方块图。第一装置10与第二装置20是具有两种不同资料传输接口的装置。举例来说，在本发明一实施例中，第一装置10可以是具有串行高级技术附件(Serial Advanced Technology Attachment；SATA)接口的储存装置(例如：SATA接口的硬碟)，而第二装置20可以是具有通用串行总线(Universal Serial Bus；USB)接口的个人电脑。又例如，在本发明另一实施例中，第一装置10可以是具有快速周边组件互连(Peripheral Component Interconnect Express；PCIE)接口的储存装置(例如：PCIE接口的固态驱动器(Solid state drive))，而第二装置20可以是具有USB接口的笔记型电脑。更进一步地说，第一装置10具有资料传输接口12及控制器14，第二装置10具有资料传输接口24及控制器22，而资料传输接口12与资料传输接口24是两种不同资料传输接口。其中，资料传输接口12与资料传输接口24可以选自以USB接口、PCIE接口、SATA接口所组成的群组。此外，控制器14用于控制第一装置10的操作，而控制器22用于控制第二装置20的操作。
资料传输格式转换电路100耦接于第一装置10与第二装置20之间，并用于处理第一装置10与第二装置20之间不同资料传输格式的转换，以及资料的接收与传送。资料传输格式转换电路100包含第一资料传输接口110、第二资料传输接口120以及控制电路130。第一资料传输接口110耦接至第一装置10的资料传输接口12，并与资料传输接口12采用了的相同资料传输标准，用于依据第一资料传输格式将资料传输至第一装置10并从第一装置10接收资料。第二资料传输接口120耦接至第二装置20的资料传输接口24，并与资料传输接口24采用了的相同资料传输标准，用于依据第二资料传输格式将资料传输至第二装置20并从第二装置20接收资料。上述的第一资料传输格式与第二资料传输格式为两种不同的资料传输格式。举例来说，在本发明一实施例中，第一资料传输格式可以是符合SATA接口标准的资料传输格式(即第一资料传输接口110与资料传输接口12为SATA接口)，而第二资料传输格式可以是符合USB接口标准的资料传输格式(即第二资料传输接口120与资料传输接口24为USB接口)。又例如，在本发明另一实施例中，第一资料传输格式可以是符合PCIE接口标准的资料传输格式(即第一资料传输接口110与资料传输接口12为PCIE接口)，而第二资料传输格式可以是符合USB接口标准的资料传输格式(即第二资料传输接口120与资料传输接口24为USB接口)。
第一资料传输接口110与第二资料传输接口120都可以在三种或更多种的功率模式(power mode或power state)下运作。以第一资料传输接口110及/或第二资料传输接口120为USB 3.1接口为例，USB 3.1接口共有四种功率模式，分别为U0、U1、U2及U3链结功率模式(link power state)，且U0、U1、U2及U3这四种链结功率模式已清楚地定义在2013年7月26日所公开的通用串行总线3.1规格书(Universal Serial Bus 3.1Specification)中，而可供实施本发明的实施例时的依据及参考。其中链结功率模式U0为一般的运作状态(normal operational state)，在此状态下各装置可立即传送和接收封包；链结功率模式U1为待机与快速恢复状态，在此状态下各装置处于低耗电模式；链结功率模式U2为待机与缓慢恢复状态，各装置在此状态下转回至链结功率模式U0的延迟时间较从链结功率模式U1回至链结功率模式U0的延迟时间长；链结功率模式U3则为休眠模式，在此状态下各装置的功耗都较其他各链结功率模式U0、U1及U2的功耗来得少。简单来说，当第一资料传输接口110或第二资料传输接口120为USB 3.1接口时，其在各链结功率模式下的功耗的大小顺序为：U0＞U1＞U2＞U3。
再者，以第一资料传输接口110及/或第二资料传输接口120为PCIE接口为例，PCIE接口至少共有下述的六种功率模式，分别为L0、L0s、L1、L2/L3预备(L2/L3Ready)、L2及L3链结状态(link state)，且L0、L0s、L1、L2/L3Ready、L2及L3这六种链结状态已清楚地定义在2002年4月29日所公开的快速周边组件互连基础规格书校订本1.0(PCI Express BaseSpecification Revision 1.0)中，而可供实施本发明的实施例时的依据及参考。其中链结状态L0为运作状态(active state)，在此状态下各装置可立即传送和接收封包；链结状态L0s为低恢复延迟及节能的“待机”状态(a low resume latency,energy saving“standby”state)，在此状态下传输端可进行传输而接收端则会休息；链结状态L1为更高延迟及更低功率的“待机”状态(higher latency,lower power“standby”state)，在此状态下传输端及接收端皆休息，而当要传输或接收时需要从新进行链结训练(link training)；链结状态L2/L3Ready则是为L2及L3链结状态所预备的暂存点(staging point for L2or L3)，此时装置进入休眠模式；链结状态L2是辅助动力链结及深度节能状态(auxiliary-poweredLink,deep-energy-saving state)；而链结状态L3则是链结关闭状态(Link Off state)，此时装置完全不耗电能。简单来说，当第一资料传输接口110或第二资料传输接口120为PCIE接口时，其在各链结状态下的功耗的大小顺序为：L0＞L0s＞L1＞L2/L3Ready＞L2＞L3。值得注意的是，虽然上述PCIE接口是以PCIE 1.0作说明，但第一资料传输接口110及/或第二资料传输接口120可以是更高版本的PCIE接口(例如：PCIE 2.0或PCIE 3.0)，而较高版本的PCIE规格可向下相容较低版本的PCIE规格。
此外，以第一资料传输接口110及/或第二资料传输接口120为SATA接口为例，SATA接口至少共有下述的三种功率模式，分别为物理层预备(PHY READY)、局部(Partial)、及睡眠(Slumber)功率状态(power state)，且PHY READY、Partial及Slumber这三种链结状态已清楚地定义在2003年1月7日所公开的SATA 1.0a接口规格书中，而可供实施本发明的实施例时的依据及参考。其中在PHY READY功率状态下，物理层逻辑(PHY logic)以及主要锁相回路(main PLL)都被开启且处于活跃(active)状态，且接口被同步化且可接收及感应资料；在Partial功率状态下，物理层逻辑被供电但处于较低功耗的状态，而接口上的两条信号线处于中性逻辑状态(neutral logic state)，且此状态下的退出延迟(exit latency)不超过10微秒(10μs)；在睡眠功率状态下，物理层逻辑被供电但处于更低的功耗状态，而接口上的两条信号线处于中性逻辑状态，且此状态下的退出延迟不超过10毫秒(10ms)。简单来说，当第一资料传输接口110或第二资料传输接口120为SATA接口时，其在各功率状态下的功耗的大小顺序为：PHY READY＞Partial＞Slumber。值得注意的是，虽然上述SATA接口是以SATA 1.0a作说明，但第一资料传输接口110及/或第二资料传输接口120可以是更高版本的SATA接口(例如：SATA 2.0或SATA3.0)，而较高版本的SATA规格可向下相容较低版本的SATA规格。
由于第一装置10与第二装置20使用了不同规格标准的接口，故当第一装置10与第二装置20之间需要传递资料时，须藉由上述的资料传输格式转换电路100来处理第一装置10与第二装置20之间不同资料传输格式的转换，以使第一装置10与第二装置20得以接受彼此所传送过来的资料以及指令。此外，由于不同规格标准的接口具有不同的功率模式，资料传输格式转换电路100还用于协调及控制第一装置10与第二装置20的功率模式切换，以提高第一装置10与第二装置20的省电效率。举例来说，在本发明一实施例中，第一装置10的资料传输接口12以及资料传输格式转换电路100的第一资料传输接口110都是USB 3.1接口，而第二装置20的资料传输接口24以及资料传输格式转换电路100的第二资料传输接口120为PCIE接口。在此情况下，资料传输格式转换电路100则会依据下列的表一，对第一装置10与第二装置20的功率模式的切换进行协调与控制。
Figure BDA0001831384850000061
(表一)
进一步地来说，在此实施例中，资料传输格式转换电路100将整体的功率模式分成以下四种功率模式：「全力运转模式」、「普通运转模式」、「省电运转模式」及「休眠模式」。藉由资料传输格式转换电路100的控制器130的协调与控制，第一装置10及第二装置20可在上述的「全力运转模式」、「普通运转模式」、「省电运转模式」及「休眠模式」四种功率模式任意切换。例如：由「普通运转模式」切换到「全力运转模式」、「省电运转模式」或「休眠模式」。再者，第一装置10及第二装置20会同时处于上述「全力运转模式」、「普通运转模式」、「省电运转模式」及「休眠模式」四种功率模式中的同一种功率模式，例如：同时处于「省电运转模式」。此外，当第一装置10及第二装置20切换到其中一种功率模式时，控制电路130即将第一资料传输接口110切换到与第一装置10相同的功率模式，并将第二资料传输接口120切换到与第二装置20相同的功率模式。在全力运转模式下，第一装置10的资料传输接口12以及资料传输格式转换电路100的第一资料传输接口110都会处在USB 3.1规格中的U0链结功率模式(link power state)，而第二装置20的资料传输接口24以及资料传输格式转换电路100的第二资料传输接口120都会处在PCIE规格中的L0链结状态(link state)；在普通运转模式下，资料传输接口12以及第一资料传输接口110都会处在USB 3.1规格中的U1链结功率模式，而资料传输接口24以及第二资料传输接口120都会处在PCIE规格中的L0s链结状态；在省电运转模式下，资料传输接口12以及第一资料传输接口110都会处在USB 3.1规格中的U2链结功率模式，而资料传输接口24以及第二资料传输接口120都会处在PCIE规格中的L1链结状态；而在休眠模式下，资料传输接口12以及第一资料传输接口110都会处在USB 3.1规格中的U3链结功率模式，而资料传输接口24以及第二资料传输接口120都会处在PCIE规格中的L2/L3Ready链结状态。另外，资料传输格式转换电路100在「全力运转模式」、「普通运转模式」、「省电运转模式」及「休眠模式」这四种功率模式的功耗的大小顺序如下：「全力运转模式」＞「普通运转模式」＞「省电运转模式」＞「休眠模式」。由于资料传输格式转换电路100将第一装置10与第二装置20的各种功率模式进行了如上述的绑定，而有效地整合第一装置10与第二装置20的功率模式，故相较于先前技术，可达到更好的资料传输效能和省电机制。
如上所述，第一装置10与第二装置20的功率模式的切换主要是由传输接口转接电路100的控制电路130负责协调与控制。详言之，当第一装置10要从上述的全力运转模式」、「普通运转模式」、「省电运转模式」及「休眠模式」这四种功率模式转换成这四种功率模式中的另一种模式时，第一装置10的控制器14会先通过资料传输接口12以及第一资料传输接口110，将功率模式变更请求传送至控制电路130，以使控制电路130通过第二资料传输接口120及资料传输接口24，向第二装置20的控制器22询问是否同意进行功率模式的切换。之后，倘若控制器22同意进行切换，则控制器22通过传输接口转接电路100的控制电路130回复第一装置10的控制器14，进而使第一装置10及第二装置20可同时完成功率模式的切换。反之，倘若控制器22同意进行切换，则控制器22通过传输接口转接电路100的控制电路130回复第一装置10的控制器14，以通知第一装置10不进行功率模式的切换，而使得第一装置10及第二装置20都维持在原本的功率模式。
在本发明另一实施例中，第一装置10的资料传输接口12以及资料传输格式转换电路100的第一资料传输接口110都是USB 3.1接口，而第二装置20的资料传输接口24以及资料传输格式转换电路100的第二资料传输接口120为SATA接口。在此情况下，资料传输格式转换电路100则会依据下列的表二，对第一装置10与第二装置20的功率模式的切换进行协调与控制，以提高整体的省电效率。
Figure BDA0001831384850000081
(表二)
进一步地来说，在此实施例中，资料传输格式转换电路100将整体的功率模式分成以下三种功率模式：全力运转模式、省电运转模式以及休眠模式。在全力运转模式下，资料传输接口12以及第一资料传输接口110都会处在USB 3.1规格中的U0链结功率模式(linkpower state)，而资料传输接口24以及第二资料传输接口120都会处在SATA规格中的PHYREADY功率状态(power state)；在省电运转模式下，资料传输接口12以及第一资料传输接口110都会处在USB 3.1规格中的U1链结功率模式，而资料传输接口24以及第二资料传输接口120都会处在SATA规格中的Partial功率状态；而在休眠模式下，资料传输接口12以及第一资料传输接口110都会处在USB 3.1规格中的U3链结功率模式，而资料传输接口24以及第二资料传输接口120都会处在SATA规格中的Slumber功率状态。
在本发明另一实施例中，第一装置10的资料传输接口12以及资料传输格式转换电路100的第一资料传输接口110都是PCIE接口，而第二装置20的资料传输接口24以及资料传输格式转换电路100的第二资料传输接口120为SATA接口。在此情况下，资料传输格式转换电路100则会依据下列的表三，对第一装置10与第二装置20的功率模式的切换进行协调与控制，以提高整体的省电效率。
Figure BDA0001831384850000091
(表三)
进一步地来说，在此实施例中，资料传输格式转换电路100将整体的功率模式分成以下三种功率模式：全力运转模式、省电运转模式以及休眠模式。在全力运转模式下，资料传输接口12以及第一资料传输接口110都会处在PCIE规格中的L0链结状态(link state)，而资料传输接口24以及第二资料传输接口120都会处在SATA规格中的PHY READY功率状态(power state)；在省电运转模式下，资料传输接口12以及第一资料传输接口110都会处在PCIE规格中的L0s链结状态，而资料传输接口24以及第二资料传输接口120都会处在SATA规格中的Partial功率状态；而在休眠模式下，资料传输接口12以及第一资料传输接口110都会处在PCIE规格中的L2/L3Ready链结状态，而资料传输接口24以及第二资料传输接口120都会处在SATA规格中的Slumber功率状态。
请参考图2。图2是依据本发明一实施例用于控制图1中的传输接口转接电路100的操作的方法的流程图。上述方法包含下列步骤：
步骤S210：传输接口转接电路100的第一资料传输接口110接收从第一装置10所发出的功率模式变更请求；
步骤S220：传输接口转接电路100的控制电路130通过第二资料传输接口120询问第二装置20是否同意第一装置10的功率模式变更请求；
步骤S230：第二装置20决定是否同意第一装置10的功率模式变更请求；若不同意，则进行步骤S240；若同意，则进行步骤S250；
步骤S240：传输接口转接电路100的控制电路130控制第一装置10及第二装置20维持在原本的功率模式；以及
步骤S250：传输接口转接电路100的控制电路130控制第一装置10及第二装置20进行功率模式的切换。
上述实施例中，是以传输接口转接电路100具有两种不同的资料传输接口为例子进行说明，但值得了解的是本发明也适用于具有三种或更多种资料传输接口的传输接口转接电路，而其中传输接口转接电路的控制电路除了用于负责各资料传输接口之间的资料传输格式的转换之外，亦用于控制各资料传输接口的功率模式切换。举例来说，本发明的一实施例中，公开了一种具有三种资料传输接口的传输接口转接电路，这三种资料传输接口分别是USB 3.1接口、PCIE接口及SATA接口，且这三种接口分别连接到具有对应接口的装置。在此情况下，资料传输格式转换电路100则会依据下列的表四，对这三种资料传输接口所连接的三种装置的功率模式的切换进行协调与控制，以提高整体的省电效率。
Figure BDA0001831384850000101
(表四)
简单地来说，此一实施例是将上述的表二及表三的实施例进一步地整合，而资料传输格式转换电路同样是将整体的功率模式分成以下三种功率模式：全力运转模式、省电运转模式以及休眠模式。藉由本发明的资料传输格式转换电路的控制电路的协调与控制，USB 3.1接口、PCIE接口及SATA接口所连接的三种装置会同时处于上述「全力运转模式」、「省电运转模式」及「休眠模式」三种功率模式中的同一种功率模式。其中，当三种装置中的其中一种装置要切换其功率模式之前，会通过本发明的传输接口转接电路向其他的两装置发送功率模式变更请求，而唯有在其他两装置都同意这样的功率模式变更请求的情况下，传输接口转接电路的控制器才会让三种装置进行功率模式的切换。然而，接收到功率模式变更请求的两装置中只要有其中一个装置不同意这样的功率模式变更请求，本发明的传输接口转接电路的控制电路即会控制三个装置维持在原本的功率模式下，而不进行功率模式的切换。
综上所述，本发明各实施例中的资料传输格式转换电路统整了不同资料传输接口(例如：USB、SATA、PCIE等接口)的多种功率模式，而使具有不同资料传输接口的多个装置可通过本发明的资料传输格式转换电路在至少三种统整后的功率模式(如：上述的「全力运转模式」、「省电运转模式」及「休眠模式」)进行切换。由于本发明的资料传输格式转换电路对不同装置的各种功率模式进行了绑定，而有效地整合各装置的功率模式，故相较于先前技术，可达到更好的资料传输效能和省电机制。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
符号说明
10 第一装置
12、24 资料传输接口
14、22 控制器
20 第二装置
100 资料传输格式转换电路
110 第一资料传输接口
120 第二资料传输接口
130 控制电路
S210至S250 步骤。

Claims (10)

1.一种资料传输格式转换电路，包含：
一第一资料传输接口，耦接至一第一装置，用于依据一第一资料传输格式将资料传输至该第一装置并从该第一装置接收资料；
一第二资料传输接口，耦接至一第二装置，用于依据一第二资料传输格式将资料传输至该第二装置并从该第二装置接收资料；以及
一控制电路，耦接于该第一资料传输接口及该第二资料传输接口，用于处理该第一资料传输接口与该第二资料传输接口之间的资料传输格式的转换；
其中该控制电路还用于当该第一资料传输接口由一第一功率模式切换至一第二功率模式时，控制该第二资料传输接口由一第一对应功率模式切换至一第二对应功率模式；以及
其中该控制电路还用于当该第一资料传输接口由该第一功率模式切换至一第三功率模式时，控制该第二资料传输接口由该第一对应功率模式切换至一第三对应功率模式。
2.如权利要求1所述的资料传输格式转换电路，还包含：
一第三资料传输接口，耦接至一第三装置及该控制电路，用于依据一第三资料传输格式将资料传输至该第三装置并从该第三装置接收资料；
其中该控制电路还用于处理该第一资料传输接口、该第二资料传输接口及该第三资料传输接口之间的资料传输格式的转换；
其中当该控制电路还用于当该第一资料传输接口由该第一功率模式切换至该第二功率模式时，控制该第三资料传输接口由一第一相应功率模式切换至一第二相应功率模式；以及
其中当该控制电路还用于当该第一资料传输接口由该第一功率模式切换至该第三功率模式时，控制该第三资料传输接口由该第一相应功率模式切换至一第三相应功率模式。
3.如权利要求2所述的资料传输格式转换电路，其中当该控制电路控制该第二资料传输接口由该第一对应功率模式切换至该第二对应功率模式，并控制该第三资料传输接口由该第一相应功率模式切换至该第二相应功率模式之前，该控制电路通过该第二资料传输接口询问该第二装置是否同意切换至该第二对应功率模式，并通过该第三资料传输接口询问该第三装置是否同意切换至该第二相应功率模式；以及
其中只有当该第二装置同意切换至该第二对应功率模式，且该第三装置同意切换至该第二相应功率模式时，该控制电路才会控制该第二资料传输接口由该第一对应功率模式切换至该第二对应功率模式，并控制该第三资料传输接口由该第一相应功率模式切换至该第二相应功率模式。
4.如权利要求1所述的资料传输格式转换电路，其中当该控制电路控制该第二资料传输接口由该第一对应功率模式切换至该第二对应功率模式前，该控制电路通过该第二资料传输接口询问该第二装置是否同意切换至该第二对应功率模式；以及
其中只有当该第二装置同意切换至该第二对应功率模式时，该控制电路才会控制该第二资料传输接口由该第一对应功率模式切换至该第二对应功率模式。
5.如权利要求1所述的资料传输格式转换电路，其中该第一资料传输接口和该第二资料传输接口是选自以通用串行总线接口、快速周边组件互连接口、串行高级技术附件接口所组成的一群组，而该第一资料传输接口异于该第二资料传输接口。
6.如权利要求1所述的资料传输格式转换电路，其中该第一资料传输接口于该第一功率模式下所消耗的功率大于该第一资料传输接口于该第二功率模式下所消耗的功率，并大于该第一资料传输接口于该第三功率模式下所消耗的功率；以及
其中该第二资料传输接口于该第一对应功率模式下所消耗的功率大于该第二资料传输接口于该第二对应功率模式下所消耗的功率，并大于该第二资料传输接口于该第三对应功率模式下所消耗的功率。
7.如权利要求1所述的资料传输格式转换电路，其中该第一资料传输接口于该第一功率模式下所消耗的功率小于该第一资料传输接口于该第二功率模式下所消耗的功率，并大于该第一资料传输接口于该第三功率模式下所消耗的功率；以及
其中该第二资料传输接口于该第一对应功率模式下所消耗的功率小于该第二资料传输接口于该第二对应功率模式下所消耗的功率，并大于该第二资料传输接口于该第三对应功率模式下所消耗的功率。
8.如权利要求1所述的资料传输格式转换电路，其中该第一资料传输接口于该第一功率模式下所消耗的功率小于该第一资料传输接口于该第二功率模式下所消耗的功率，并小于该第一资料传输接口于该第三功率模式下所消耗的功率；以及
其中该第二资料传输接口于该第一对应功率模式下所消耗的功率小于该第二资料传输接口于该第二对应功率模式下所消耗的功率，并小于该第二资料传输接口于该第三对应功率模式下所消耗的功率。
9.一种控制一传输接口转接电路的操作的方法，该传输接口转接电路包含：
一第一资料传输接口，耦接至一第一装置，用于依据一第一资料传输格式将资料传输至该第一装置并从该第一装置接收资料；
一第二资料传输接口，耦接至一第二装置，用于依据一第二资料传输格式将资料传输至该第二装置并从该第二装置接收资料；以及
一控制电路，耦接于该第一资料传输接口及该第二资料传输接口，用于处理该第一资料传输接口与该第二资料传输接口之间的资料传输格式的转换；
该方法包含：
当该第一资料传输接口由一第一功率模式切换至一第二功率模式时，该控制电路控制该第二资料传输接口由一第一对应功率模式切换至一第二对应功率模式；以及
当该第一资料传输接口由该第一功率模式切换至一第三功率模式时，该控制电路控制该第二资料传输接口由该第一对应功率模式切换至一第三对应功率模式。
10.如权利要求9所述的方法，还包含：
当该控制电路控制该第二资料传输接口由该第一对应功率模式切换至该第二对应功率模式前，该控制电路通过该第二资料传输接口询问该第二装置是否同意切换至该第二对应功率模式；
其中只有当该第二装置同意切换至该第二对应功率模式时，该控制电路才会控制该第二资料传输接口由该第一对应功率模式切换至该第二对应功率模式。
CN201811206702.XA 2018-09-04 2018-10-17 资料传输格式转换电路及控制其操作的方法 Pending CN110874339A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107130952A TWI712893B (zh) 2018-09-04 2018-09-04 資料傳輸格式轉換電路及控制其操作的方法
TW107130952 2018-09-04

Publications (1)

Publication Number Publication Date
CN110874339A true CN110874339A (zh) 2020-03-10

Family

ID=69230383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811206702.XA Pending CN110874339A (zh) 2018-09-04 2018-10-17 资料传输格式转换电路及控制其操作的方法

Country Status (3)

Country Link
US (1) US10551905B1 (zh)
CN (1) CN110874339A (zh)
TW (1) TWI712893B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113742160A (zh) * 2020-05-28 2021-12-03 瑞昱半导体股份有限公司 接口连接装置、系统及其方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10969847B2 (en) * 2019-05-31 2021-04-06 Logitech Europe S.A. Peripheral electronic devices having synchronized operating modes
EP4024224B1 (en) * 2019-08-30 2024-02-28 Unitex Corporation Interface conversion device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248665A (zh) * 2005-08-23 2008-08-20 皇家飞利浦电子股份有限公司 在多媒体系统中控制功率状态的方法
CN103180816A (zh) * 2010-10-21 2013-06-26 马维尔国际贸易有限公司 Usb至sata的高速桥接器
CN104050114A (zh) * 2013-03-15 2014-09-17 英特尔公司 同步端口进入低功率状态的系统、方法和设备
CN105635184A (zh) * 2016-03-22 2016-06-01 青岛海信宽带多媒体技术有限公司 通信协议转换方法、装置及系统
CN206162501U (zh) * 2016-09-18 2017-05-10 深圳市大疆创新科技有限公司 数据转换设备、芯片、及影像系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343516A (en) * 1989-09-29 1994-08-30 Digital Systems Group, Inc. Computer telecommunications signalling interface
US7443627B1 (en) * 2006-03-07 2008-10-28 Marvell International Ltd. Lowest power mode for a mobile drive
CA2715628A1 (en) * 2008-02-21 2009-08-27 Dexcom, Inc. Systems and methods for processing, transmitting and displaying sensor data
TWI362202B (en) * 2008-03-27 2012-04-11 Novatek Microelectronics Corp Interface control circuit
US8255713B2 (en) * 2008-06-26 2012-08-28 Intel Corporation Management of link states using plateform and device latencies
WO2011121664A1 (en) * 2010-03-31 2011-10-06 Hitachi, Ltd. Communication network control system and control method
JP5819678B2 (ja) * 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Ｕｓｂハブ及びｕｓｂハブの制御方法
US8769317B2 (en) * 2012-01-20 2014-07-01 Via Technologies, Inc. USB hub for supplying power upon determination whether a USB device is chargeable according to data transfer rate of the USB device
US9804824B1 (en) * 2013-06-18 2017-10-31 Marvell International Ltd. System and method for controlling flow of data through a buffer to increase time a bridge is in a low power state
US9747245B2 (en) * 2014-12-17 2017-08-29 Intel Corporation Method, apparatus and system for integrating devices in a root complex
US9772650B2 (en) * 2015-12-29 2017-09-26 Western Digital Technologies, Inc. Solving unstable universal asynchronous receive transmit (UART) communication between a power manager and a universal serial bus (USB)-bridge device
US10564700B2 (en) * 2016-07-22 2020-02-18 Canon Kabushiki Kaisha Image forming apparatus and power control method for image forming apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101248665A (zh) * 2005-08-23 2008-08-20 皇家飞利浦电子股份有限公司 在多媒体系统中控制功率状态的方法
CN103180816A (zh) * 2010-10-21 2013-06-26 马维尔国际贸易有限公司 Usb至sata的高速桥接器
CN104050114A (zh) * 2013-03-15 2014-09-17 英特尔公司 同步端口进入低功率状态的系统、方法和设备
CN105635184A (zh) * 2016-03-22 2016-06-01 青岛海信宽带多媒体技术有限公司 通信协议转换方法、装置及系统
CN206162501U (zh) * 2016-09-18 2017-05-10 深圳市大疆创新科技有限公司 数据转换设备、芯片、及影像系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113742160A (zh) * 2020-05-28 2021-12-03 瑞昱半导体股份有限公司 接口连接装置、系统及其方法

Also Published As

Publication number Publication date
TW202011211A (zh) 2020-03-16
US10551905B1 (en) 2020-02-04
TWI712893B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
US10853304B2 (en) System on chip including clock management unit and method of operating the system on chip
US7278035B2 (en) System and method of real-time power management utilizing sideband pins that are dedicated to connect for transmitting sideband signal directly without software control
US8798571B2 (en) Method of managing power consumption of portable computer and portable computer using the same
US8312299B2 (en) Method and apparatus for dynamic power management control using serial bus management protocols
US7089434B2 (en) Wireless signal receiving device with prompt wake-up function
US8479031B2 (en) System switching unit having a switch to switch on/off a channel for data interaction between a first system and the bus interface of a second system according to the operation state of the second system
JP5900760B2 (ja) ネットワークアクセスモジュールの電源管理方法及び装置
CN102778943B (zh) 状态控制方法、装置及便携终端
JP2004240961A (ja) 節電モードを有する媒体アクセス制御器
US9557802B2 (en) Method of controlling SDIO device and related SDIO system and SDIO device
CN100499766C (zh) 可实现待机低功耗且快速启动的电视机
US11289919B2 (en) Charging control system
WO2009151588A1 (en) Sleep processor
KR102467172B1 (ko) 반도체 장치
CN110874339A (zh) 资料传输格式转换电路及控制其操作的方法
US10503674B2 (en) Semiconductor device including a clock source for generating a clock signal and a clock control circuit for controlling the clock source in hardware, a semiconductor system including the semiconductor device, and a method of operating the semiconductor device
US11372470B2 (en) Control system for controlling intelligent system to reduce power consumption based on bluetooth device
KR102530347B1 (ko) 반도체 장치 및 반도체 시스템
US7565564B2 (en) Switching circuit and method thereof for dynamically switching host clock signals
JP3851289B2 (ja) 情報処理装置、プログラム、記録媒体、及び制御方法
US7363408B2 (en) Interruption control system and method
CN117037819A (zh) USB音频编解码SoC芯片及其功耗管理模式切换方法
US20170344502A1 (en) Communication Apparatus with Direct Control and Associated Methods
KR102571154B1 (ko) 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
US20170212549A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination