CN104425041A - 能够对多个存储器进行独立控制的测试装置 - Google Patents

能够对多个存储器进行独立控制的测试装置 Download PDF

Info

Publication number
CN104425041A
CN104425041A CN201410353049.5A CN201410353049A CN104425041A CN 104425041 A CN104425041 A CN 104425041A CN 201410353049 A CN201410353049 A CN 201410353049A CN 104425041 A CN104425041 A CN 104425041A
Authority
CN
China
Prior art keywords
storer
data
sata
sas
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410353049.5A
Other languages
English (en)
Other versions
CN104425041B (zh
Inventor
李义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniTest Inc
Original Assignee
UniTest Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniTest Inc filed Critical UniTest Inc
Publication of CN104425041A publication Critical patent/CN104425041A/zh
Application granted granted Critical
Publication of CN104425041B publication Critical patent/CN104425041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)
  • Human Computer Interaction (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种能够对多个存储器进行独立控制的测试装置，包括：主终端，其接收用户的控制信号；通信接口部，其进行连接，以便主终端、嵌入式处理器、数据引擎部之间能够收发数据；嵌入式处理器，其收发用于测试的各种数据；数据引擎部，其实时生成模式数据和指令数据，从存储器读取写入的结果模式数据，与模式数据进行比较；序列控制部，其根据从所述嵌入式处理器接收的指令数据，独立控制多个SATA/SAS/PCIe接口部；多个SATA/SAS/PCIe接口部，根据由所述嵌入式处理器生成的接口选择信号，由SATA、SAS、PCIe接口中的任意一个与存储器连接，根据序列控制部的控制，来控制多个存储器，以便能够测试各存储器。

Description

能够对多个存储器进行独立控制的测试装置
技术领域
本发明涉及一种存储器测试装置，更加详细而言，涉及一种能够通过控制多个SATA/SAS/PCIe的多个序列控制模块，分别不同地控制存储器(Storage)测试的测试装置。
背景技术
目前为止，作为大容量的数字媒体存储装置而被普及使用的正是硬盘(HDD)。但是，近年来随着存储功能的半导体元件中拥有能够存储最大容量，即使不提供电源其内部的数据也不消失的特征的快闪记忆体(Nand Flash)半导体元件价格的下降，利用内存功能的半导体元件的如固态硬盘(SSD)等的大容量数字媒体存储装置开始问世。
这样的固态硬盘性能通过固态硬盘测试器实现，用于测试所述固态硬盘的现有的固态硬盘测试装置如图1所示。
如图1所示，由主终端100、网络200、通信接口部300、内存400、嵌入式处理器500、数据引擎部600、SATA/SAS/PCIe接口部700等组成一个现场可编程门阵列(field-programmable gate array，FPGA)或单片。
此时，若主终端100通过网络200和通信接口部300向嵌入式处理器500发出测试存储器10的宏指令，则嵌入式处理器500向数据引擎部600和SATA/SAS/PCIe接口部700等发出指令，向存储器10写入(write)数据，读取写入的数据，与期望值进行比较，判定存储器10的正常/故障(pass/fail)，将其结果传输至主终端100。
并且，通信接口部300具有接口作用，以便能够收发主终端100与嵌入式处理器500、数据引擎部600、SATA/SAS/PCIe接口部700之间的数据。
并且，嵌入式处理器500作为设在现场可编程门阵列或ASIC芯片内部的微处理器，控制数据引擎部600、SATA/SAS/PCIe接口部700等，执行控制作用，以便能够利用控制数据引擎部600、SATA/SAS/PCIe接口部700等测试存储器10。
并且，数据引擎部600实时生成模式数据、指令数据等，从存储器10实时读取数据，并与数据引擎中生成的模式数据进行比较，存储至故障内存(fail memory)中。
并且，SATA/SAS/PCIe接口部700利用对应于存储器10的接口的所需接口，能够向存储器10记录和读取数据。
另一方面，关于测试存储器的装置，除韩国公开专利10-2010-0114697号(以下称为“在先文献”)以外，被申请和公开有多个。
所述在先文献，包括：存储器接口部，其维持与存储器的连接；用户接口部，其从用户接收所述存储器测试的测试条件；测试模式生成部，其生成对应于从所述用户接收的所述测试条件的用于所述存储器测试的测试模式(test pattern)；测试控制部，其通过所述测试模式控制所述存储器的测试。
所述的包括在先文献的上述现有技术，存在如下问题：为了控制多个SATA/SAS/PCIe接口部，利用一个嵌入式处理器，因此嵌入式处理器在控制多个SATA/SAS/PCIe接口部时，负荷过大，处理时间长。
对于向多个SATA/SAS/PCIe接口部同时传达相同的控制指令，确认各SATA/SAS/PCIe接口部的状态，没有太大问题。
但是，在不同的时点向多个SATA/SAS/PCIe接口部传达不同的控制指令并确认状态时，若利用一个嵌入式处理器，则会延长测试时间。
因此，为了解决这样的问题，可以通过设计序列控制部来实现，所述序列控制部在分别向多个SATA/SAS/PCIe接口部传达不同的控制指令时，利用多个嵌入式处理器或者利用一个嵌入式处理器并利用用户逻辑，来控制多个SATA/SAS/PCIe接口部。
此时，利用多个嵌入式处理器来控制多个SATA/SAS/PCIe接口部的方式，由于嵌入式处理器的门数大，需要附加外围设备，因此逻辑大小增加，具有实际难以实现的问题。
因此，本发明利用一个嵌入式处理器，实现多个序列控制模块，来控制多个SATA/SAS/PCIe接口部。
发明内容
(一)要解决的技术问题
本发明是鉴于如上所述的问题点而提出的，其目的在于，提供一种测试装置，其在执行多个存储器测试的情况下，利用一个嵌入式处理器，实现多个序列控制模块，来独立控制多个SATA/SAS/PCIe接口，由此能够缩短存储器测试时间。
(二)技术方案
为了解决这样的技术问题的本发明涉及一种能够对多个存储器进行独立控制的测试装置，包括：主终端，其接收用于测试存储器的用户控制信号；通信接口部，其进行连接，以便能够收发主终端、嵌入式处理器、数据引擎部之间的数据；嵌入式处理器，其收发用于测试数据引擎部及序列控制部与存储器的各种数据；数据引擎部，其实时生成用于写入存储器的模式数据和用于控制SATA/SAS/PCIe接口部的指令数据，从存储器读取写入的结果模式数据，与生成的模式数据进行比较；序列控制部，其根据从所述嵌入式处理器接收的指令数据，独立控制多个SATA/SAS/PCIe接口部；SATA/SAS/PCIe接口部，其形成有多个，根据由所述嵌入式处理器生成的接口选择信号，由SATA、SAS、PCIe接口中的任意一个与存储器连接，根据基于嵌入式处理器的序列控制部的控制，来控制多个存储器，以便能够测试所连接的各存储器。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述嵌入式处理器通过所述数据引擎部进行控制，以生成对应于用户的测试条件的测试模式，通过所述序列控制部进行控制，以生成对于存储器的数据写入指令，通过所述SATA/SAS/PCIe接口部进行控制，根据欲测试的存储器的接口类型来选择接口，以测试模式为基础，对存储器进行测试，并接收其结果。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述数据引擎部包括：模式数据生成模块，其根据从所述嵌入式处理器接收的指令，生成写入存储器的模式数据，向嵌入式处理器、序列控制部以及SATA/SAS/PCIe接口部传输，并接收写入存储器的模式结果数据；指令生成模块，其根据从所述嵌入式处理器接收的指令，生成用于控制SATA/SAS/PCIe接口部800的指令数据，向嵌入式处理器、序列控制部以及SATA/SAS/PCIe接口部传输；数据比较模块，其从所述SATA/SAS/PCIe接口部接收写入存储器的模式结果数据，按各信道比较通过所述模式数据生成模块生成的模式数据，判定正常或故障后，存储其结果，将存储的信息通过通信接口部和网络传输至主终端。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述模式数据生成模块从所述主终端接收模式数据，从所述嵌入式处理器接收模式数据选择信号。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述序列控制部包括：嵌入式处理器接口模块，其将从所述嵌入式处理器接收的指令传输至序列控制模块；多个序列控制模块，其分别与多个SATA/SAS/PCIe接口部连接，在通过所述嵌入式处理器接口模块接收指令的情况下，分别向多个SATA/SAS/PCIe接口部传输指令。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述嵌入式处理器接口模块根据接收的指令，生成对于各序列控制模块的地址和对于存储器的数据写入控制信号，根据对应地址，向指定的序列控制模块传输指令。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述序列控制模块为了运行所述SATA/SAS/PCIe接口部，生成指令清单和指令表，以便能够向存储器写入和读取接收数据，设置所需的寄存器(register)后，确认是否向存储器传输指定大小的数据。
并且，所述能够对多个存储器进行独立控制的测试装置的特征为，所述SATA/SAS/PCIe接口部包括：高级主控接口(Advanced HostController Interface:AHCI)模块，其从所述序列控制部接收用于能够向存储器写入和读取数据的指令数据；直接内存存取(Direct MemoryAccess:DMA)模块，其从所述序列控制部接收用于写入存储器的模式数据，接收写入存储器的模式结果数据，传输至序列控制部；SATA接口模块，其支持所述高级主控接口模块及直接内存存取模块与存储器之间的SATA(Serial-ATA)接口；SAS接口模块，其支持所述高级主控接口模块及直接内存存取模块与存储器之间的SAS(SerialAttached SCSI)接口；PCIe接口模块，其支持所述高级主控接口模块及直接内存存取模块与存储器之间的PCIe(PCI express)接口；复用器(MUX)，其根据由所述嵌入式处理器生成的接口选择信号，选择SATA接口模块、SAS接口模块以及PCIe接口模块中的任意一个，连接存储器和嵌入式存储器，收发用于存储器测试的数据。
(三)有益效果
根据如上所述的本发明，利用具有控制SATA/SAS/PCIe接口部的作用的序列控制部，因此具有能够减少整体的测试时间的效果。
附图说明
图1是表示现有测试装置的结构图。
图2是表示本发明的能够对多个存储器进行独立控制的测试装置的整体结构图。
图3是表示本发明的数据引擎部的细部结构图。
图4是表示本发明的序列控制部的细部结构图。
图5是表示本发明的SATA/SAS/PCIe接口部的细部结构图。
附图标记说明
100：主终端            200：网络
300：通信接口          400：内存
500：嵌入式处理器      600：数据引擎部
700：序列控制部        800：SATA/SAS/PCIe接口部
610：模式数据生成模块  620：指令生成模块
630：数据比较模块      710：嵌入式处理器接口部
720：序列控制模块      810：高级主控接口模块
820：直接内存存取模块  830：SATA接口模块
840：SAS接口模块       850：PCIe接口模块
860：复用器
具体实施方式
本发明的具体特征和优点，通过基于附图的以下详细说明，会更加明确。此前，需要注意在判断有关本发明的公知技术和其结构的具体说明，可能对本发明的主旨引起不必要的混淆的情况下，省略了其具体的说明。
以下，参照附图，对本发明进行详细的说明。
以下，参照图2至图5，对本发明的能够对多个存储器进行独立控制的测试装置进行说明。
图2是表示本发明的能够对多个存储器进行独立控制的测试装置的整体结构图，如图所示，由主终端100、网络200、通信接口部300、内存400、嵌入式处理器500、数据引擎部600、序列控制部700以及SATA/SAS/PCIe接口部800构成。
主终端100接收用于测试存储器10的用户控制信号，网络200进行主终端100与通信接口部300之间的数据连接，通信接口部300进行连接，以便能够收发主终端100、嵌入式处理器500、数据引擎部600之间的数据，内存400内置有用于测试的程序。
嵌入式处理器500收发用于测试数据引擎部600及序列控制部700与存储器10的各种数据。
具体地，嵌入式处理器500通过数据引擎部600进行控制，以生成对应于用户的测试条件的测试模式，通过序列控制部700进行控制，以生成对于存储器10的数据写入指令，通过SATA/SAS/PCIe接口部800进行控制，根据欲测试的存储器10的接口类型来选择接口，以测试模式为基础，对存储器10进行测试，并接收其结果
数据引擎部600执行实时生成用于写入存储器10的模式数据和用于控制SATA/SAS/PCIe接口部800的指令数据，从存储器10读取写入的结果模式数据，与生成的模式数据进行比较的功能，如图3所示，其包括模式数据生成模块610、指令生成模块620以及数据比较模块630。
具体地，模式数据生成模块610根据从嵌入式处理器500接收的指令，生成写入存储器10的模式数据，向嵌入式处理器500、序列控制部700以及SATA/SAS/PCIe接口部800传输，并接收写入存储器10的模式结果数据。此时，可以由主终端100输入模式数据，可以由所述嵌入式处理器500输入模式数据选择信号。
指令生成模块620根据从嵌入式处理器500接收的指令，生成用于控制SATA/SAS/PCIe接口部800的指令数据，向嵌入式处理器500、序列控制部700以及SATA/SAS/PCIe接口部800传输。
数据比较模块630从所述SATA/SAS/PCIe接口部800接收写入存储器10的模式结果数据，按各信道比较通过所述模式数据生成模块610生成的模式数据，判定正常或故障后，存储其结果，将存储的信息通过通信接口部300和网络200传输至主终端100。
序列控制部700执行根据从所述嵌入式处理器500接收的指令数据，独立控制多个SATA/SAS/PCIe接口部800的功能，如图4所示，其包括嵌入式处理器接口模块710和多个序列控制模块720。
具体地，嵌入式处理器接口模块710将从嵌入式处理器500接收的指令传输至序列控制模块720。
此时，嵌入式处理器接口模块710根据接收的指令，生成对于各序列控制模块720的地址和对于存储器10的数据写入控制信号，根据该地址，向指定的序列控制模块720传输指令。
多个序列控制模块720分别与多个SATA/SAS/PCIe接口部800连接，在通过所述嵌入式处理器接口模块710接收指令的情况下，分别向多个SATA/SAS/PCIe接口部800传输指令。此时，为了运行SATA/SAS/PCIe接口部800，生成指令清单和指令表，以便能够向存储器10写入和读取接收数据，设置所需的寄存器后，确认是否向存储器10传输指定大小的数据。
另一方面，对具有SATA接口的存储器10进行控制的序列控制模块720的控制流程进行说明。
对数据引擎部600的SATA接口的寄存器进行初始化，根据从嵌入式处理器500接收的指令生成指令清单和指令表等。并且，生成的指令通过高级主控接口模块810寄存器传输至SATA/SAS/PCIe接口部800的SATA接口模块830，准备运行SATA接口模块830。
若设置(setting)高级主控接口模块810寄存器后，设定指令发出(command issue，CI)寄存器，则SATA接口模块830根据设定的指令运行。
此后，为了确认传达至SATA接口模块830的指令是否结束，确认是否读取指令发出寄存器并传输。
若传达至SATA接口模块830的指令结束，则读取RFIS(ReadFIS)来确认指令是否顺利传达至存储器10。
此时，若指令顺利传达，则不发生错误。若没有发生错误，则确认是否已传输(或接收)指定量的数据，若已传输(或接收)所有数据，则序列控制模块720结束处理器，从嵌入式处理器500等待下一个指令。在读取RFIS时，若发生错误，则确认是否能够恢复，重新尝试。另一方面，如果是能够恢复的错误的情况下，重新回到初始状态执行指令，如果是无法恢复的错误的情况下，结束处理器，向嵌入式处理器500传输错误信息。
如果，嵌入式处理器500执行这样的操作，在一个信道中生成指令，以使向存储器10写入数据，并设定寄存器，在监控数据是否全部传输的期间，不能控制其他信道的SATA/SAS/PCIe接口部800，因此产生时间损失。控制的存储器10越多，时间损失随之增加。
SATA/SAS/PCIe接口部800形成有多个，根据由所述嵌入式处理器500生成的接口选择信号，由SATA、SAS、PCIe接口中的任意一个与存储器10连接，根据基于嵌入式处理器500的序列控制部700的控制，执行控制多个存储器10的功能，以便能够测试所连接的各存储器10，如图5所示，其包括高级主控接口模块810、直接内存存取模块820、SATA接口模块830、SAS接口模块840、PCIe接口模块850以及复用器860。
具体地，高级主控接口模块810从序列控制部700接收用于能够向存储器10写入和读取数据的指令数据。
直接内存存取模块820从序列控制部700接收用于写入存储器10的模式数据，接收写入存储器10的模式结果数据，并传输至序列控制部700。
SATA接口模块830支持高级主控接口模块810和直接内存存取模块820与存储器10之间的SATA连接。
SAS接口模块840支持高级主控接口模块810和直接内存存取模块820与存储器10之间的SAS连接。
PCIe接口模块850支持高级主控接口模块810和直接内存存取模块820与存储器10之间的PCIe连接。
复用器860根据由嵌入式处理器500生成的接口选择信号，选择SATA接口模块830、SAS接口模块840以及PCIe接口模块850中的任意一个，连接存储器10和嵌入式存储器500，收发用于存储器10测试的数据。
以上，对用于例示本发明的技术思想的优选实施例进行了说明和图示，但本发明并不限于遵照如上图示并说明的结构和作用，所属领域的技术人员应理解为在不脱离技术思想主旨范围内能够对本发明进行多种变更和修改。因此，这样的所有适当的变更及修改和等同物，也应视为属于本发明的范围。

Claims (8)

1.一种能够对多个存储器进行独立控制的测试装置，其特征在于，包括：
主终端(100)，其接收用于测试存储器(10)的用户控制信号；
通信接口部(300)，其进行连接，以便主终端(100)、嵌入式处理器(500)、数据引擎部(600)之间能够收发数据；
嵌入式处理器(500)，其收发用于测试数据引擎部(600)、序列控制部(700)及存储器(10)的各种数据；
数据引擎部(600)，其实时生成用于写入存储器(10)的模式数据和用于控制SATA/SAS/PCIe接口部(800)的指令数据，从存储器(10)读取写入的结果模式数据，与生成的模式数据进行比较；
序列控制部(700)，其根据从所述嵌入式处理器(500)接收的指令数据，独立控制多个SATA/SAS/PCIe接口部(800)；
SATA/SAS/PCIe接口部(800)，其形成有多个，根据由所述嵌入式处理器(500)生成的接口选择信号，由SATA、SAS、PCIe接口中的任意一个与存储器(10)连接，根据基于嵌入式处理器(500)的序列控制部(700)的控制，来控制多个存储器(10)，以便能够测试所连接的各存储器(10)。
2.根据权利要求1所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述嵌入式处理器(500)通过所述数据引擎部(600)进行控制，以生成对应于用户的测试条件的测试模式，通过所述序列控制部(700)进行控制，以生成对于存储器(10)的数据写入指令，通过所述SATA/SAS/PCIe接口部(800)进行控制，根据欲测试的存储器(10)的接口类型来选择接口，以测试模式为基础，对存储器(10)进行测试，并接收其结果。
3.根据权利要求1所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述数据引擎部(600)包括：
模式数据生成模块(610)，其根据从所述嵌入式处理器(500)接收的指令，生成写入存储器(10)的模式数据，向嵌入式处理器(500)、序列控制部(700)以及SATA/SAS/PCIe接口部(800)传输，并接收写入存储器(10)的模式结果数据；
指令生成模块(620)，其根据从所述嵌入式处理器(500)接收的指令，生成用于控制SATA/SAS/PCIe接口部(800)的指令数据，向嵌入式处理器(500)、序列控制部(700)以及SATA/SAS/PCIe接口部(800)传输；
数据比较模块(630)，其从所述SATA/SAS/PCIe接口部(800)接收写入存储器(10)的模式结果数据，按各信道比较通过所述模式数据生成模块(610)生成的模式数据，判定正常或故障后，存储其结果，将存储的信息通过通信接口部(300)和网络(200)传输至主终端(100)。
4.根据权利要求3所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述模式数据生成模块(610)从所述主终端(100)接收模式数据，从所述嵌入式处理器(500)接收模式数据选择信号。
5.根据权利要求1所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述序列控制部(700)包括：
嵌入式处理器接口模块(710)，其将从所述嵌入式处理器(500)接收的指令传输至序列控制模块(720)；
多个序列控制模块(720)，其分别与多个SATA/SAS/PCIe接口部(800)连接，在通过所述嵌入式处理器接口模块(710)接收指令的情况下，分别向多个SATA/SAS/PCIe接口部(800)传输指令。
6.根据权利要求5所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述嵌入式处理器接口模块(710)根据接收的指令，生成对于各序列控制模块(720)的地址和对于存储器(10)的数据写入控制信号，根据对应地址，向指定的序列控制模块(720)传输指令。
7.根据权利要求5所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述序列控制模块(720)为了运行所述SATA/SAS/PCIe接口部(800)，生成指令清单和指令表，以便能够向存储器(10)写入和读取接收数据，设置所需的寄存器后，确认是否向存储器(10)传输指定大小的数据。
8.根据权利要求1所述的能够对多个存储器进行独立控制的测试装置，其特征在于，所述SATA/SAS/PCIe接口部(800)包括：
高级主控接口模块(810)，其从所述序列控制部(700)接收用于能够向存储器(10)写入和读取数据的指令数据；
直接内存存取模块(820)，其从所述序列控制部(700)接收用于写入存储器(10)的模式数据，接收写入存储器(10)的模式结果数据，并传输至序列控制部(700)；
SATA接口模块(830)，其支持所述高级主控接口模块(810)和直接内存存取模块(820)与存储器(10)之间的SATA接口；
SAS接口模块(840)，其支持所述高级主控接口模块(810)和直接内存存取模块(820)与存储器(10)之间的SAS接口；
PCIe接口模块(850)，其支持所述高级主控接口模块(810)和直接内存存取模块(820)与存储器(10)之间的PCIe接口；
复用器(860)，其根据由所述嵌入式处理器(500)生成的接口选择信号，选择SATA接口模块(830)、SAS接口模块(840)以及PCIe接口模块(850)中的任意一个，连接存储器(10)和嵌入式存储器(500)，收发用于存储器(10)测试的数据。
CN201410353049.5A 2013-08-29 2014-07-23 能够对多个存储器进行独立控制的测试装置 Active CN104425041B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130103034A KR101522293B1 (ko) 2013-08-29 2013-08-29 복수개의 스토리지를 개별 제어 가능한 테스트 장치
KR10-2013-0103034 2013-08-29

Publications (2)

Publication Number Publication Date
CN104425041A true CN104425041A (zh) 2015-03-18
CN104425041B CN104425041B (zh) 2017-12-26

Family

ID=52585003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410353049.5A Active CN104425041B (zh) 2013-08-29 2014-07-23 能够对多个存储器进行独立控制的测试装置

Country Status (3)

Country Link
US (1) US9411700B2 (zh)
KR (1) KR101522293B1 (zh)
CN (1) CN104425041B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055242A (zh) * 2019-12-26 2021-06-29 慧荣科技股份有限公司 独立网桥测试方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9563591B2 (en) * 2014-03-06 2017-02-07 International Business Machines Corporation Peripheral component interconnect express (PCIe) ping in a switch-based environment
WO2016154079A1 (en) 2015-03-20 2016-09-29 Burlywood, LLC Configurable multi-level error correction in a storage controller
WO2016154078A1 (en) * 2015-03-26 2016-09-29 Burlywood, LLC A medium defect management method for storage systems requiring an integrated controller
US9792048B2 (en) * 2015-06-22 2017-10-17 Western Digital Technologies, Inc. Identifying disk drives and processing data access requests
US9858177B2 (en) * 2015-10-30 2018-01-02 International Business Machines Corporation Automated test generation for multi-interface enterprise virtualization management environment
US10163525B2 (en) 2016-05-17 2018-12-25 Samsung Electronics Co., Ltd. Test apparatus based on binary vector
KR20180016680A (ko) 2016-08-04 2018-02-19 삼성전자주식회사 저장 장치, 그것을 테스트 하는 테스트 시스템 및 방법
CN107423177A (zh) * 2017-06-30 2017-12-01 郑州云海信息技术有限公司 一种sas链路的测试方法及装置
WO2020130204A1 (ko) * 2018-12-21 2020-06-25 주식회사 태진인포텍 다중 인터페이스의 저장 장치를 제어하기 위한 시스템 및 그 방법
KR20200093363A (ko) 2019-01-28 2020-08-05 에스케이하이닉스 주식회사 메모리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147206A (zh) * 2005-12-08 2008-03-19 爱德万测试株式会社 测试装置和测试方法
CN101627446A (zh) * 2007-03-09 2010-01-13 爱德万测试株式会社 测试装置
CN101853692A (zh) * 2009-04-03 2010-10-06 群联电子股份有限公司 具闪存测试功能的控制器及其储存系统与测试方法
US20130239976A1 (en) * 2011-06-09 2013-09-19 William Purdy Method and system for fluidized lower leg protection

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873885B1 (en) * 2004-01-20 2011-01-18 Super Talent Electronics, Inc. SSD test systems and methods
KR100735751B1 (ko) * 2005-12-26 2007-07-06 삼성전자주식회사 반도체 메모리 장치
KR101087182B1 (ko) * 2009-04-16 2011-11-25 (주) 제노맥스 스토리지 테스터 및 ｓｓｄ 디바이스
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
KR101240633B1 (ko) * 2012-08-13 2013-03-11 주식회사 유니테스트 솔리드 스테이트 드라이브 테스트장치
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147206A (zh) * 2005-12-08 2008-03-19 爱德万测试株式会社 测试装置和测试方法
CN101627446A (zh) * 2007-03-09 2010-01-13 爱德万测试株式会社 测试装置
CN101853692A (zh) * 2009-04-03 2010-10-06 群联电子股份有限公司 具闪存测试功能的控制器及其储存系统与测试方法
US20130239976A1 (en) * 2011-06-09 2013-09-19 William Purdy Method and system for fluidized lower leg protection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055242A (zh) * 2019-12-26 2021-06-29 慧荣科技股份有限公司 独立网桥测试方法
US11604600B2 (en) 2019-12-26 2023-03-14 Silicon Motion, Inc. Stand-alone bridging test method

Also Published As

Publication number Publication date
US9411700B2 (en) 2016-08-09
KR20150025393A (ko) 2015-03-10
KR101522293B1 (ko) 2015-05-21
CN104425041B (zh) 2017-12-26
US20150067418A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
CN104425041A (zh) 能够对多个存储器进行独立控制的测试装置
CN102841872B (zh) 用于命令处理的高性能路径
US9389804B2 (en) Host, system, and methods for transmitting commands to non-volatile memory card
US8990462B2 (en) Storage device, computing system including the same and data transferring method thereof
KR101532863B1 (ko) 메모리 시스템 제어기를 구비하는 장치 및 관련 방법
US9378846B2 (en) Non-mounted storage test device based on FPGA
US10552047B2 (en) Memory system
CN103180816B (zh) Usb至sata的高速桥接器
US9171643B2 (en) Solid state drive tester
US9159454B2 (en) Failure detection apparatus for solid state drive tester
KR101547317B1 (ko) 스토리지 테스트 장치에서 로직 블록 어드레스와 데이터 버퍼 주소를 이용한 불량 블록 검출 시스템
KR20140035776A (ko) 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
US11099626B2 (en) Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
US9245613B2 (en) Storage interface apparatus for solid state drive tester
US20200050559A1 (en) Storage device performing a snooping operation for fast data transmission and a method thereof
CN103403667A (zh) 数据处理方法和设备
US20170153836A1 (en) Method of operating storage controller and method of operating data storage device having the storage controller
US20130275652A1 (en) Methods and structure for transferring additional parameters through a communication interface with limited parameter passing features
US20150178192A1 (en) Nonvolatile memory device and data storage device including the same
US20180364946A1 (en) Data storage device
US9153345B2 (en) Error generating apparatus for solid state drive tester
US10430088B2 (en) Storage device configured to perform two-way communication with host and operating method thereof
US9823853B2 (en) Data storage device including controller for controlling nonvolatile memory devices
KR101764509B1 (ko) 컨트롤러의 신뢰성을 검증 가능한 차지 스토리지 메모리 장치
US20150074298A1 (en) Command processing device and data storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant