CN104871510A - 用于将mdio编码进sgmii传输中的装置和方法 - Google Patents
用于将mdio编码进sgmii传输中的装置和方法 Download PDFInfo
- Publication number
- CN104871510A CN104871510A CN201280077822.9A CN201280077822A CN104871510A CN 104871510 A CN104871510 A CN 104871510A CN 201280077822 A CN201280077822 A CN 201280077822A CN 104871510 A CN104871510 A CN 104871510A
- Authority
- CN
- China
- Prior art keywords
- mdio
- idle
- phy
- mac
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000005540 biological transmission Effects 0.000 title claims description 22
- 238000004891 communication Methods 0.000 claims abstract description 8
- 238000012546 transfer Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 2
- 238000003032 molecular docking Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000011664 signaling Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241001604129 Polydactylus Species 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
公开了一种在以太网介质接入控制器(MAC)与物理接口(PHY)之间通信的方法。该方法包括根据串化器解串器(SERDES)协议建立MAC和PHY之间经由第一串行链路的通信。在数据传递模式中，数据沿第一串行链路被传递。在空闲模式中，空闲帧在空闲时间间隙内沿该链路被传递。通过将管理数据输入/输出(MDIO)信息编码在一个或多个MDIO帧中并且在空闲时间间隙内沿第一串行链路传递该一个或多个MDIO帧来管理PHY。
Description
技术领域
本文中的公开一般涉及通信，例如涉及以太网通信。
相关技术背景
高速以太网系统常常采用允许多个收发机链路伙伴交换数据话务的多个链路端口。每条链路一般包括与介质接入控制器(MAC)对接的物理接口电路(PHY)。对于一个IEEE标准，更具体而言是对于IEEE 802.3条款22和45而言，每个MAC与PHY之间的数据链路是由串化器解串器(SERDES)链路(诸如串行千兆比特介质无关接口(SGMII))来实现的。SGMII采用两个差分信号路径来传达发射数据和接收数据以及可任选地传达对应的时钟信号。有关PHY的控制和状态更新典型情况下是通过称作管理数据输入/输出(MDIO)接口的单独的串行链路来管理的。MDIO信号典型情况下沿单独的多下挂总线从站管理实体(STA)被路由到每个PHY。
尽管常规的IEEE 802.3标准对于其预期的应用工作良好，但是使用单独的接口来处置MDIO操作一般涉及每个PHY上额外的引脚并且常常在速度上受限制。从电路引脚计数、设计、和性能的角度而言这可能是不期望的。
概述
提供本概述以便以简化形式介绍将在以下的详细描述中进一步描述的一些概念。本概述并非旨在标识出要求保护的主题内容的关键特征或必要特征，亦非旨在限定要求保护的主题内容的范围。
公开了一种在以太网介质接入控制器(MAC)与物理接口(PHY)之间通信的方法。在一个实施例中，该方法包括根据SERDES协议建立MAC与PHY之间经由第一串行链路的通信。在数据传递模式中，数据沿第一串行链路被传递。在空闲模式中，空闲帧在空闲时间间隙内沿该链路被传递。通过将管理数据输入/输出(MDIO)信息编码在一个或多个MDIO帧中并且在空闲时间间隙内沿第一串行链路传递该一个或多个MDIO帧来管理PHY。通过将MDIO信息插入该空闲时间间隙中，就可以管理PHY而无需MAC和PHY之间单独的MDIO总线。结果，可以减少相应的MAC和PHY引脚计数，并且可以以更高速率传达MDIO信息。
对于一个实施例，公开了用于与集成电路物理层(PHY)收发机对接的介质接入控制器(MAC)。该MAC包括分组生成逻辑，该分组生成逻辑用于在数据传输模式中组装数据分组，并且在空闲模式中组装空闲分组。管理数据输入/输出接口(MDIO)逻辑将MDIO信息编码进MDIO分组内。选择电路响应于控制信号来选择将MDIO分组或空闲分组插入一个或多个分组间间隙(IPG)中以供跨串行链路传递。
附图简述
本发明各实施例是作为示例来解说的，且不旨在受附图中各图的限制。
图1解说多端口MAC-PHY以太网接口的高级框图。
图2解说图1中的一个MAC-PHY接口架构的一个实施例的框图。
图3a示出根据IEEE规范802.3条款22的MDIO帧的分组帧结构。
图3b示出根据IEEE规范802.3条款45的扩展MDIO帧的分组帧结构。
图4解说被优化以用于嵌入SGMII空闲间隙内的MDIO帧结构的一个实施例。
图5解说用于将带外MDIO信息嵌入SGMII空闲序列传输中的方法的一个实施例的一系列步骤。
图6解说有关图5中的空闲码元序列的一个实施例的进一步细节。
图7解说符合图5和图6的有关接收和在不同的空闲码元之间加以辨别的一个实施例的进一步的步骤。
详细描述
在以下描述中，阐述了众多具体细节(诸如具体组件、电路、和过程的示例)，以提供对本公开的透彻理解。同样，在以下描述中并且出于解释目的，阐述了具体的命名以提供对本发明各实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以不需要这些具体细节就能实践本发明各实施例。在其他实例中，以框图形式示出公知的电路和设备以避免混淆本公开。如本文所使用的，术语“耦合”意指直接连接到、或通过一个或多个居间组件或电路来连接。本文所描述的各种总线上所提供的任何信号可以与其他信号进行时间复用并且在一条或多条共用总线上提供。另外，各电路元件或软件块之间的互连可被示为总线或单信号线。每条总线可替换地是单信号线，而每条单信号线可替换地是总线，并且单线或总线可表示用于各组件之间的通信的大量物理或逻辑机制中的任一个或多个。本发明各实施例不应被解释为限于本文描述的具体示例，而是在其范围内包括由所附权利要求所限定的所有实施例。
更具体地，并且现在一般化地参考图1，示出了被一般化地指定为100的多端口以太网接口的一部分。该接口对应于数据链路层102与物理链路层104之间的过渡。数据链路层对应于公知的7层OSI计算机联网模型中的层2，而物理链路层对应于该模型的层1。多个介质接入控制器(MAC)106a-106n形成数据链路层的一部分并且与对应于物理链路层的对应物理接口电路(PHY)108a–108n对接。
进一步参考图1，经由链路110a-110n以点对点关系执行MAC和PHY之间的耦合。在一个实施例中，其中每个链路是常称作SERDES链路的、用于根据介质无关接口(MII)协议来传递信息的高速串行链路。对于一个实施例，可以采用串行千兆比特介质无关接口(SGMII)协议。相比于传统并行接口而言，SGMII协议及其变体(包括Quad SGMII[QSGMII])使得能够沿非常少的链路路径进行高速串行数据传输。每个互连的MAC和PHY(诸如MAC106a和PHY108a)定义信道112。
图2解说图1的信道112的一个实施例的更详细的视图，其中MAC202和对应的PHY 204对应于图1的MAC 106a和PHY 108a。如上所提及的，每个MAC 202包括用于执行特定OSI数据链路操作的电路系统和相关联的功能性，其中包括提供寻址和信道接入控制功能，这使得有可能跨共享的物理介质来通信。共享的介质例如可以是一个或多个双绞线电缆、印刷电路板(PCB)上的至少一根迹线、或诸如此类。
进一步参考图2，MAC 202包括串行接口电路206。在一个实施例中，串行接口电路被实现为介质无关接口(MII)电路，诸如串行千兆比特介质无关接口(SGMII)。根据IEEE标准，SGMII接口电路206采用电路系统来支持相应的差分发射Tx和接收Rx信令路径以及相关联的时钟路径TxCLK和RxCLK来在MAC 202与PHY 204之间传送和接收数据。SGMII接口电路206包括用于将分组串行化以供跨发射信令路径Tx传递的串化电路系统(未示出)、以及将经由接收信令路径Rx接收到的分组解串行化的解串电路系统。SGMII接口电路206与设置在PHY 204上的对应SGMII接口电路208对接。
继续参考图2，经由SGMII接口电路206传递和接收的分组可以被数据/空闲逻辑210打包和/或编码/解码。对于传送操作，数据/空闲逻辑210根据恰适的分组协议来组装、组织和生成分组。这些分组可以包括标准数据分组和空闲分组两者。空闲分组一般在没有数据传递的时段期间被传送以便维持给定PHY与其对方链路伙伴PHY(未示出)之间的链路可操作性。空闲分组可以在常被称作“空闲间隙”的时隙期间被传送，以便提供信号过渡，该信号过渡例如维持链路PHY过滤器与其他适应性组件(未示出)的收敛。
进一步参考图2，MAC 202包括MDIO逻辑212，该MDIO逻辑212生成包括MDIO信息的MDIO分组。MDIO逻辑212一般通过生成并发布周期性读和写命令来管理更新PHY寄存器内容的过程。在一个实施例中，MDIO逻辑还生成其他控制信号以监视PHY 204的状态。MDIO逻辑包括队列213，该队列213在数据分组的传输期间临时地存储MDIO命令。选择器215包括用于接收数据/空闲逻辑210的输出的第一输入、以及用于接收MDIO逻辑输出的第二输入。选择器215可以响应于控制信号(CTL)以将数据/空闲分组从逻辑210传递到接口电路206或将MDIO分组从逻辑212传递到接口电路206。如以下更加充分解释的，选择器215将MDIO分组插入到所选的空闲间隙内。如下将更充分描述的，MDIO分组或帧被类似于常规空闲分组地组织，并且被PHY 204视为常规空闲分组。
进一步参考图2，PHY 204的一个实施例包括被耦合至PHY侧SGMII接口电路208的状态机214。状态机214解读从MAC 202收到的数据和空闲分组并且根据预定义的状态机准则来动作。PHY 204在PHY寄存器218中存储一些预定义的准则，PHY寄存器218还可以包括用于其他的链路有关状态信息的存储。MDIO从属216耦合至状态机214并检测在空闲间隙期间MDIO信息何时被传递。在一些实施例中，MDIO从属216可以被旁路，并且状态机214可以经由路径219直接与PHY寄存器218交互以访问MDIO命令/数据信息。标准数据分组和/或空闲分组可以被PHY 204沿路径221转发给将PHY 204链接到伙伴PHY(未示出)的数据传输介质。PHY 204可以被实现为集成电路PHY收发机，该集成电路PHY收发机一般向数据传输介质220(诸如双绞线电缆或PCB迹线)提供网络物理接口，并且与连接的另一端上的链路伙伴PHY(未示出)交互。
图3a解说根据IEEE规范802.3ae的条款22的MDIO帧(一般化地标记为300)的分组帧结构的一个实施例。该帧包括前置码“PRE”字段302继以控制位，控制位包括开始ST位304和接入类型OP位306，接入类型OP位306指定读或写命令以访问一个或多个PHY寄存器218(图2)。PHY地址在地址字段PHYAD 308中提供，而寄存器地址在另一地址字段REGAD 310中提供。数据在数据字段DATA(数据)314中提供，继以空闲字段IDLE(空闲)316。“条款22”MDIO分组组织允许经由5位地址来访问最多达32个PHY设备的地址。
为了访问更多的寄存器，IEEE规范802.3ae的“条款45”允许16位寄存器寻址，从而最多可以访问65,536个寄存器。图3B解说根据条款45的一般化地标记为320的扩展MDIO帧结构的示例。条款45帧的许多字段与条款22帧结构相似，但是条款22的寄存器地址字段被设备地址字段DEVAD 322所替代，并且提供了组合的地址/数据字段ADDR/DATA(地址/数据)324来指示所指定的寄存器通过多个帧传输的扩展地址。
如上所提及的，为了力图改善MDIO性能而同时避免使用单独的MDIO接口在每个MAC与PHY之间传达MDIO信息，可以采用经修改的MDIO帧结构或码元，在图4中示出了其一个实施例。该MDIO帧结构允许带外MDIO信息被嵌入在跨MAC SGMII接口电路206与PHY SGMII接口208之间的SGMII链路的带内SGMII分组传输内。在一个实施例中，MDIO帧在通信的空闲时段期间被传递并且包括开始/操作ST,OP字段402，该ST,OP字段402指示特定的读或写操作的开始。可任选地(但是没有在此示例性实施例中示出)，MDIO帧400可包括PHY或部分地址PHYAD/PRTAD字段404，该字段404包括指示要访问的特定PHY的位。但是，可以从MDIO帧400省略PHYAD/PRTAD字段404，例如由于P2P行为(由于专用信道将寻址专用PHY)。寄存器地址信息被包括在寄存器地址REGAD/DEVAD字段406内。数据字段ADDR/DATA 408提供要从所寻址的寄存器写或读的数据。
进一步参考图4，组合的ST,OP数据字段402可以定义多种类型的MDIO帧，其取决于数据驱动实体可以被归类为MII帧或MDIO可管理设备(MMD)帧。在一个实施例中，MII-驱动的操作涉及数据(诸如写数据)被MAC驱动到PHY的那些操作。MMD-驱动的操作可以被视作数据(诸如读数据)被PHY(称作MMD)驱动到MAC的那些操作。帧类型例如可以与该操作是否是写操作有关。在一个实施例中，如果该操作是读，则链路伙伴侧可以用嵌入有REGAD和数据的回读MDIO帧(不同于ST,OP字段)来响应。在一个实施例中，ST,OP字段可以被定义为用以通告至少一个特定能力的操作类别，诸如链路状态以替代(Q)SGMII自动协商、解析结果的流控制相关能力、以及是否支持或启用低功率操作等。
图5提供有关被一般化地指定为500的可包括嵌入的MDIO信息的空闲帧或码元序列的附加详情的一个实施例。空闲序列在组织和结构上可以与根据IEEE 802.3标准化的常规的正常及低功率空闲序列相似。在一个实施例中，可以在一般化地指定为500的12码元序列中完成MDIO命令和数据传输。该序列开始于信令通知该序列的开始的一对“分组结束”(EOP)码元502，其中在一个实施例中该序列紧跟数据序列(如标准中所定义的或类似于任何其他类型的空闲码元序列地)立即开始。在一个实施例中，如果该序列不在数据序列后立即开始，并且在MDIO命令之前有MDIO空闲序列，则该序列将从使用序列500的字段的MDIO空闲序列开始，如下所解释的。在504的接下来的一组码元纳入帧边界同步码元SYNC和数据码元DATA，该数据码元DATA被编码以将该空闲序列标识为MDIO空闲序列。随后在506、508和510传地三组命令/数据码元及对应的同步码元，继以在512的空闲码元集。空闲码元集合512解决该码元序列中的任何游动非奇偶性，由此使该游动非奇偶性准备好针对任何接下来的数据分组。
上述的MDIO空闲码元序列与现有传统PHY状态机联用良好，该现有传统PHY状态机接收经标准化的空闲序列和低功率空闲序列。因为该码元结构与传统空闲配置相似，所以状态机操作可以在从收到的MDIO空闲序列提取嵌入的MDIO信息的同时正常地起作用。
在一个实施例中，MAC和PHY之间的操作涉及根据在图6中一般化地阐述的步骤的双向数据分组传递、空闲分组传递和MDIO信息传递。对于从MAC到PHY的数据传递，数据被数据/空闲逻辑210组装和打包并且在602生成数据传递请求分组。在604，打包的数据随后被SGMII接口电路206串行化，并在606沿发射路径Tx被传递给PHY 204。在PHY处，经串行化的数据被PHYSGMII接口接收并且被解串行化成更适用于从PHY向所链接的伙伴PHY(未示出)传递的并行数据。状态机214检测这些数据分组并将此序列转发给链路伙伴PHY。以类似方式来处置从PHY 204到MAC 202的数据传递。
在完成一个或多个数据传递时，在608作出该PHY是否需要寄存器更新、来自PHY寄存器218的状态读请求、或诸如此类等形式的任何管理的确定。该确定涉及是否已排队了任何MDIO控制信息以供传递到该PHY。如果没有MDIO信息被排队，则在610生成标准空闲分组。在612当有数据准备好要传递到PHY或从PHY传递时，在602生成新数据传递请求，并且重复上述过程步骤。如果没有数据准备好要传递，则传递空闲以替代数据，直到在队列中检测到MDIO信息或者有数据准备好要传递为止。
在608如果MDIO信息被排队，则在614生成MDIO空闲分组以指示MDIO信息沿SGMII链路从MAC到PHY的传递。实际MDIO信息随后在616被编码并被置于一个或多个空闲间隙内，以供在618向PHY传递。通过将MDIO信息编码进将MAC 202与PHY 204互连的SGMII链路中，PHY就可以被MDIO控制信号管理而无需PHY上附加的MDIO专用引脚。另外，可以实现以上特征从而使传统PHY将把MDIO空闲解读为标准空闲，而支持IEEE 802.3az的PHY可以将这些空闲解读为低功率空闲，其中如果MDIO空闲分组被嵌入正常空闲中，则MDIO空闲分组被接收机侧的SGMII PCS视为正常空闲，并且如果MDIO空闲分组被嵌入在低功率空闲中，则MDIO空闲分组被接收机侧的SGMII PCS视为低功率空闲。
图7提供有关在接收可包括嵌入的MDIO信息的空闲码元序列时状态机214的操作的附加详情的一个实施例。一般而言，给定数据或空闲分组的结束包括一个或多个“分组结束”EOP位以指示该分组或帧的结束。在702，状态机检测EOP位，并且在704可以接收空闲分组。状态机可以随后在706确定正在传送的空闲的类型。例如，可以通过在空闲分组内标识码元的特定编码来作出这些确定。例如，符合所谓的“逗号码元”的码元编码可以被用来将给定的空闲分组标识为标准空闲、低功率空闲、或MDIO空闲。如果在706检测到MDIO空闲，则状态机在708作用以提取所嵌入的MDIO命令/数据信息，并且例如以读操作或写操作的形式传递该消息以访问PHY寄存器218。如果状态机214没有检测到MDIO信息，则在710执行有关该空闲是否是低功率空闲的下一级确定。在一个实施例中，如上所述，如果MDIO空闲分组被嵌入正常空闲中，则MDIO空闲分组被接收机侧的SGMII PCS视为正常空闲，并且如果MDIO空闲分组被嵌入低功率空闲中，则MDIO空闲分组被接收机侧的SGMII PCS视为低功率空闲。如果MDIO空闲随其他LP空闲一起被包括，则在712该状态机将把该MDIO空闲视为LP空闲。如果MDIO空闲随其他标准空闲一起被包括，则在714该空闲被视为标准空闲。
本领域技术人员将领会本文中所描述的各实施例所提供的益处和优点。通过组织并跨将给定MAC与PHY互连的高速串行链路来传递MDIO信息，就可以从信道架构中省略专用MDIO总线。这可使得相应的MAC集成电路和PHY集成电路具有数目减少的引脚。此外，由于串行链路的高速本性，故而通过串行链路传达MDIO信息可以提供性能改进。
在说明书前述篇幅中，本发明各实施例已参照其具体示例性实施例进行了描述。相应地，本说明书和附图应被认为是解说性而非限定性的。
Claims (21)
1.一种在以太网介质接入控制器(MAC)与物理接口(PHY)之间通信的方法，包括：
根据串化器解串器(SERDES)协议来建立所述MAC与所述PHY之间经由至少一条串行链路的通信；
在数据传递模式中沿着所述至少一条串行链路传递数据；
在空闲模式中在空闲时间间隙内沿着所述至少一条串行链路传递空闲帧；以及
通过以下动作来管理所述PHY
将管理数据输入/输出(MDIO)信息编码在一个或多个MDIO帧中，以及
在所述空闲时间间隙内沿所述至少一条串行链路传递所述一个或多个MDIO帧。
2.如权利要求1所述的方法，其特征在于，所述SERDES协议是串行千兆比特介质无关接口(SGMII)。
3.如权利要求1所述的方法，其特征在于，管理所述PHY包括发布一个或多个PHY请求以访问一个或多个PHY寄存器的内容。
4.如权利要求1所述的方法，其特征在于，管理所述PHY包括发布用于PHY寄存器访问的一个或多个读/写命令。
5.如权利要求1所述的方法，其特征在于，所述至少一个串行链路包括聚集以形成信道的多个链路。
6.如权利要求5所述的方法，其特征在于，所述SERDES协议是四串行千兆比特介质无关接口(QSGMII)。
7.如权利要求1所述的方法，其特征在于，所述空闲帧具有定义的帧结构，并且所述一个或多个MDIO帧被组织成符合所述定义的帧结构。
8.如权利要求1所述的方法，其特征在于，每个MDIO帧包括用于传送表示定义的能力的通告的位的字段。
9.一种用于与集成电路物理层(PHY)收发机对接的介质接入控制器(MAC)，所述MAC包括：
分组生成逻辑，用于在数据传输模式中组装数据分组，以及在空闲模式中组装空闲分组；
管理数据输入/输出接口(MDIO)逻辑，用于将MDIO信息编码成MDIO分组；以及
选择电路系统，其响应于控制信号选择将所述MDIO分组或所述空闲分组插入一个或多个分组间间隙(IPG)以供跨串行链路传递。
10.如权利要求9所述的介质接入控制器(MAC)，其特征在于，进一步包括：
串行接口电路；并且
其中所述串行接口电路支持串行千兆比特介质无关接口串化器解串器(SGMII SERDES)链路协议并且用于耦合至所述串行链路。
11.如权利要求9所述的介质接入控制器(MAC)，其特征在于，所述控制信号基于排队的MDIO信息的指示来生成。
12.如权利要求9所述的介质接入控制器(MAC)，其特征在于，所述空闲分组以空闲分组帧格式被组装，并且所述MDIO分组以所述空闲分组帧格式被组装。
13.如权利要求12所述的介质接入控制器(MAC)，其特征在于，所述MDIO逻辑将每个MDIO分组中的至少一个码元编码成将所述MDIO分组标识为MDIO分组的码。
14.一种接收机电路的操作方法，所述方法包括：
接收空闲分组序列；
基于收到的空闲分组序列来维持链路状态；
从所述收到的空闲分组序列检测MDIO空闲序列；以及
从所检测到的MDIO空闲序列检索带外MDIO信息。
15.如权利要求14所述的方法，其特征在于，所述收到的空闲分组序列包括低功率空闲分组序列。
16.如权利要求14所述的方法，其特征在于，所述检测MDIO空闲序列包括：
解码所述MDIO空闲序列中的经编码码元，所述经编码码元将所述MDIO空闲序列标识为包括所述MDIO信息。
17.如权利要求14所述的方法，其特征在于，进一步包括：
接收没有被所述接收机电路检测到的MDIO分组序列；
如果所述收到的空闲分组序列是标准空闲分组序列，则将所述MDIO分组序列视为标准空闲分组序列；以及
如果所述收到的空闲分组序列被所述接收机电路检测为低功率空闲分组序列，则将所述MDIO分组序列视为低功率空闲分组序列。
18.一种物理层(PHY)集成电路设备，包括：
用于耦合至串行链路的串行链路接口；
耦合至所述串行链路接口的逻辑，所述逻辑在第一模式中检测从所述串行链路接收的空闲分组，以及将所述空闲分组标识为包括来自介质接入控制器(MAC)的MDIO信息。
19.如权利要求18所述的物理层(PHY)集成电路设备，其特征在于，进一步包括：
存储电路系统，用以存储与所述PHY集成电路设备相关联的值；
其中所述逻辑响应于所述MDIO信息访问所述存储电路系统。
20.如权利要求19所述的物理层(PHY)集成电路设备，其特征在于，所述存储电路系统包括多个寄存器。
21.一种系统，包括：
介质接入控制器(MAC)，其包括用于在数据传输模式中组装数据分组以及在空闲模式中组装空闲分组的分组生成逻辑；
物理层电路(PHY)，其包括多个存储寄存器；以及
串行链路，其将所述MAC与所述PHY互连并且操作以在所述MAC与所述PHY之间传达数据/空闲分组，并且其中在分组间间隙里跨所述串行链路传递包括MDIO信息的空闲分组。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2012/087029 WO2014094278A1 (en) | 2012-12-20 | 2012-12-20 | Apparatus and method for encoding mdio into sgmii transmissions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104871510A true CN104871510A (zh) | 2015-08-26 |
Family
ID=50977566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280077822.9A Pending CN104871510A (zh) | 2012-12-20 | 2012-12-20 | 用于将mdio编码进sgmii传输中的装置和方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9807036B2 (zh) |
| EP (1) | EP2936766A4 (zh) |
| JP (1) | JP6242911B2 (zh) |
| KR (1) | KR20150096495A (zh) |
| CN (1) | CN104871510A (zh) |
| WO (1) | WO2014094278A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10505837B1 (en) * | 2013-07-09 | 2019-12-10 | Altera Corporation | Method and apparatus for data re-packing for link optimization |
| EP3236700B1 (en) * | 2014-12-19 | 2021-12-15 | Fujitsu Limited | Redundant resource allocation for uplink communications in shared spectrum |
| WO2017136455A1 (en) | 2016-02-01 | 2017-08-10 | Qualcomm Incorporated | Scalable, high-efficiency, high-speed serialized interconnect |
| US20170222686A1 (en) | 2016-02-01 | 2017-08-03 | Qualcomm Incorporated | Scalable, high-efficiency, high-speed serialized interconnect |
| US10159053B2 (en) | 2016-02-02 | 2018-12-18 | Qualcomm Incorporated | Low-latency low-uncertainty timer synchronization mechanism across multiple devices |
| US10827040B2 (en) * | 2018-06-20 | 2020-11-03 | Avago Technologies International Sales Pte. Limited | System and method for enabling lossless interpacket gaps for lossy protocols |
| TWI756596B (zh) * | 2019-12-09 | 2022-03-01 | 瑞昱半導體股份有限公司 | 通訊系統、通訊方法以及媒體存取控制電路 |
| KR20230096755A (ko) * | 2021-12-23 | 2023-06-30 | 엘지이노텍 주식회사 | 네트워크 테스트 장치, 네트워크 테스트 시스템 및 이의 테스트 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1522522A (zh) * | 2002-05-16 | 2004-08-18 | ض� | 使用10吉比特附件单元接口的与协议无关的传输 |
| CN1894906A (zh) * | 2003-12-19 | 2007-01-10 | 英特尔公司 | 串行以太网器件到器件互连 |
| EP1988470A2 (en) * | 2007-05-04 | 2008-11-05 | Realtek Semiconductor Corp. | Network device and transmission method thereof |
| CN101304296A (zh) * | 2007-05-11 | 2008-11-12 | 瑞昱半导体股份有限公司 | 网络装置及其传输方法 |
| CN101473617A (zh) * | 2006-07-22 | 2009-07-01 | 思科技术公司 | 10千兆位/秒接口上的多信道和流控制 |
| US20100111081A1 (en) * | 2008-11-05 | 2010-05-06 | Wael William Diab | Method And System For Physical Signaling Between A Higher Layer And A PHY To Manage Energy Efficient Network Devices And/Or Protocols |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343425B1 (en) | 2003-02-21 | 2008-03-11 | Marvell International Ltd. | Multi-speed serial interface for media access control and physical layer devices |
| US8984304B2 (en) * | 2007-11-12 | 2015-03-17 | Marvell International Ltd. | Active idle communication system |
| JP2011199761A (ja) * | 2010-03-23 | 2011-10-06 | Murata Machinery Ltd | ネットワーク装置、通信端末、ネットワークシステム、及びプログラム |
| US20140164647A1 (en) * | 2012-12-07 | 2014-06-12 | Broadcom Corporation | Management Data Input/Output (MDIO) Protocol Including Checksum Mode |
-
2012
- 2012-12-20 CN CN201280077822.9A patent/CN104871510A/zh active Pending
- 2012-12-20 EP EP12890619.5A patent/EP2936766A4/en not_active Withdrawn
- 2012-12-20 WO PCT/CN2012/087029 patent/WO2014094278A1/en active Application Filing
- 2012-12-20 US US14/654,152 patent/US9807036B2/en active Active
- 2012-12-20 JP JP2015548138A patent/JP6242911B2/ja not_active Expired - Fee Related
- 2012-12-20 KR KR1020157019049A patent/KR20150096495A/ko not_active Application Discontinuation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1522522A (zh) * | 2002-05-16 | 2004-08-18 | ض� | 使用10吉比特附件单元接口的与协议无关的传输 |
| CN1894906A (zh) * | 2003-12-19 | 2007-01-10 | 英特尔公司 | 串行以太网器件到器件互连 |
| US7751442B2 (en) * | 2003-12-19 | 2010-07-06 | Intel Corporation | Serial ethernet device-to-device interconnection |
| CN101473617A (zh) * | 2006-07-22 | 2009-07-01 | 思科技术公司 | 10千兆位/秒接口上的多信道和流控制 |
| EP1988470A2 (en) * | 2007-05-04 | 2008-11-05 | Realtek Semiconductor Corp. | Network device and transmission method thereof |
| CN101304296A (zh) * | 2007-05-11 | 2008-11-12 | 瑞昱半导体股份有限公司 | 网络装置及其传输方法 |
| US20100111081A1 (en) * | 2008-11-05 | 2010-05-06 | Wael William Diab | Method And System For Physical Signaling Between A Higher Layer And A PHY To Manage Energy Efficient Network Devices And/Or Protocols |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016500500A (ja) | 2016-01-12 |
| WO2014094278A1 (en) | 2014-06-26 |
| EP2936766A4 (en) | 2016-07-27 |
| US20150326504A1 (en) | 2015-11-12 |
| US9807036B2 (en) | 2017-10-31 |
| KR20150096495A (ko) | 2015-08-24 |
| JP6242911B2 (ja) | 2017-12-06 |
| EP2936766A1 (en) | 2015-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104871510A (zh) | 用于将mdio编码进sgmii传输中的装置和方法 | |
| US6701406B1 (en) | PCI and MII compatible home phoneline networking alliance (HPNA) interface device | |
| US9379988B2 (en) | Multi-rate MAC to PHY interface | |
| US7149397B2 (en) | 10/100/1000Base-T small-form-factor-pluggable module | |
| US7894464B2 (en) | Apparatus and method for auto-negotiation in a communication system | |
| US8797909B1 (en) | Network interface with autonegotiation and cable length measurement | |
| CN110266569B (zh) | 一种io-link端口扩展装置及方法 | |
| WO2005091569A1 (en) | Transceiver with automatic configuration based on auto-negociation | |
| WO2006071838A2 (en) | Dual speed interface between media access control unit and physical unit | |
| US6141350A (en) | Auto-negotiation using negative link pulses | |
| CN107147538B (zh) | 基于rs485桥电路装置的故障定位方法 | |
| US20200409976A1 (en) | Apparatuses and methods involving synchronization using data in the data/address field of a communications protocol | |
| TWI236237B (en) | System, method and device for autonegotiation | |
| US7203174B2 (en) | Auto detection of SGMII and GBIC modes | |
| EP1388952B1 (en) | Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters | |
| US7760750B1 (en) | Media and speed independent interface | |
| US7599391B1 (en) | Media and speed independent interface | |
| US6947438B1 (en) | PCI and MII compatible home phoneline networking alliance (HPNA) interface device | |
| CN208924235U (zh) | 处理器以及网络安全装置 | |
| Donchev et al. | Implementation of CAN controller with FPGA structures | |
| US6853645B1 (en) | PCI and MII compatible home phoneline networking alliance (HPNA) interface device | |
| CN111324568A (zh) | 一种多数据mdio总线 | |
| EP1388976B1 (en) | System and method for implementing auto-configurable default polarity | |
| KR20050072637A (ko) | 이더넷 시스템에서의 정보 획득장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150826 |
|
| WD01 | Invention patent application deemed withdrawn after publication |