CN210380890U

CN210380890U - 一种Modbus设备的通讯系统及SIS系统

Info

Publication number: CN210380890U
Application number: CN201921416996.9U
Authority: CN
Inventors: 宫聪伟
Original assignee: Hangzhou Hollysys Automation Co Ltd
Current assignee: Hangzhou Hollysys Automation Co Ltd
Priority date: 2019-08-28
Filing date: 2019-08-28
Publication date: 2020-04-21
Anticipated expiration: 2029-08-28

Abstract

本申请公开了一种Modbus设备的通讯系统，包括：设有多个接口的Modbus模块，多个与Modbus模块连接的控制器，与每个控制器连接的通讯模块。本申请中，Modbus模块设置有多个用于连接Modbus设备的接口，可支持多条Modbus链路，减少了SIS系统中Modbus模块的配置数量，同时Modbus模块与每一控制器连接，以便上传三份相同待表决数据到三个控制器，三个控制器之间相互连接，以便对待表决数据进行表决后得到对应的目标数据，并通过通讯模块将目标数据上传给工程师站，从而避免了数据传输过程跳变导致的系统异常。本申请还公开了一种SIS系统，具有上述有益效果。

Description

一种Modbus设备的通讯系统及SIS系统

技术领域

本申请涉及通讯领域，特别是涉及一种Modbus设备的通讯系统及SIS系统。

背景技术

在SIS(Safety Instrumented System，安全仪表系统)系统中Modbus设备越来越多，同时各个Modbus设备支持的波特率、停止位等参数各不相同且距离相距较远，这就需要在SIS系统中安装多个Modbus模块来完成与各个Modbus设备的通讯。同时由于目前SIS系统中Modbus模块通常是单条链路完成Modbus通讯，当该链路故障或数据受到干扰出错时会导致系统数据出错造成系统故障。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

实用新型内容

本申请的目的是提供一种Modbus设备的通讯系统，减少了SIS系统中Modbus模块的配置数量，避免了数据传输过程跳变导致的系统异常；本申请的另一目的是提供一种包括上述Modbus设备的通讯系统的SIS系统。

为解决上述技术问题，本申请提供了一种Modbus设备的通讯系统，包括：

设有多个接口的Modbus模块，所述Modbus模块通过所述接口与Modbus设备一一对应连接，以便获取各个所述Modbus设备的数据，并根据所述数据生成待表决数据；

多个与所述Modbus模块连接、用于在接收到所述待表决数据后确定目标数据的控制器，多个所述控制器相互连接；

与每个所述控制器连接、用于将所述目标数据发送至上位机的通讯模块。

优选的，多个所述控制器通过CPU BUS相互连接。

优选的，所述接口为设有FIFO模块的串口。

优选的，所述Modbus模块还包括Modbus数据区，每个所述控制器还包括双口RAM数据区；

其中，所述Modbus数据区和所述双口RAM数据区的配置相同。

优选的，所述Modbus模块设于主机笼I/O槽位上。

优选的，所述通讯模块通过RS485总线与各个所述控制器连接；

各个所述控制器通过RS485总线与所述Modbus模块连接。

优选的，所述Modbus模块内部的处理器具体为ARM Cortex-A9处理器。

优选的，所述双口RAM数据区包括配置数据区及与每个所述接口一一对应的子数据区。

优选的，每一所述子数据区及所述配置数据区的大小均为2KB。

为解决上述技术问题，本申请还提供了一种SIS系统，包括如上文任意一项所述的Modbus设备的通讯系统。

本申请提供了一种Modbus设备的通讯系统，包括：设有多个接口的Modbus模块，多个与Modbus模块连接的控制器，与每个控制器连接的通讯模块，其中，Modbus模块设置有多个用于连接Modbus设备的接口，可支持多条Modbus链路，减少了SIS系统中Modbus模块的配置数量，同时Modbus模块与每一控制器连接，以便上传三份相同待表决数据到三个控制器，三个控制器之间相互连接，以便对待表决数据进行表决后得到对应的目标数据，并通过通讯模块将目标数据上传给工程师站，从而避免了数据传输过程跳变导致的系统异常。本申请还提供了一种SIS系统，具有和上述Modbus设备的通讯系统相同的有益效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所提供的一种Modbus设备的通讯系统的结构示意图；

图2为本申请所提供的另一种Modbus设备的通讯系统的结构示意图；

图3为本申请所提供的一种数据帧格式的示意图；

图4为本申请所提供的一种FPGA双口RAM的结构示意图。

具体实施方式

本申请的核心是提供一种Modbus设备的通讯系统，减少了SIS系统中Modbus模块的配置数量，避免了数据传输过程跳变导致的系统异常；本申请的另一核心是提供一种包括上述Modbus设备的通讯系统的SIS系统。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参照图1，图1为本申请所提供的一种Modbus设备的通讯系统的结构示意图，该Modbus设备的通讯系统包括：

设有多个接口的Modbus模块1，Modbus模块1通过接口与Modbus设备一一对应连接，以便获取各个Modbus设备的数据，并根据数据生成待表决数据；

具体的，Modbus模块1上设有多个用于与Modbus设备一一对应连接的接口，Modbus模块1通过该接口获取Modbus设备的数据，考虑到获取到的数据和系统内部传输的数据的协议不一致，因此，在获取到Modbus设备的数据后，将该数据转换为满足内部通讯协议标准的待表决数据。

具体的，假设Modbus模块1上共设有4个接口INA、INB、INC、IND，分别连接Modbus设备A、Modbus设备B、Modbus设备C、Modbus设备D，Modbus模块1通过接口INA获取Modbus设备A的数据DA，将该数据DA转换为满足内部通讯协议标准的待表决数据dA，并将待表决数据dA分别发送至各个控制器2，Modbus模块1对其余各Modbus设备的数据的处理过程，同理，当然，上述数据处理的过程是现有技术，并不是本申请的保护重点。

多个与Modbus模块1连接、用于在接收到待表决数据后确定目标数据的控制器2，多个控制器2相互连接；

具体的，通讯系统中包括多个控制器2，参照图1所示，图1中以三个控制器为例，三个控制器分别记为控制器2A、控制器2B、控制器2C。控制器2A、控制器2B、控制器2C均与Modbus模块1连接，以便接收Modbus设备发送的待表决数据，为避免数据传输过程中产生跳变后续影响系统运行，控制器2A、控制器2B、控制器2C之间相互连接，以便进行数据交互。为避免存在跳变数据，控制器2A、控制器2B、控制器2C在接收到待表决数据后进行表决，假设控制器2A接收到的待表决数据为d1，控制器2B接收到的待表决数据为d2，控制器2C接收到的代表决数据为d1，则说明控制器2B接收到的d2在传输过程中受到影响发生跳变，为异常待表决数据，不应将其发送至通讯模块3，应将d1作为目标数据，发送至通讯模块3。可以理解的是，各个控制器2之间相互连接，便于其进行数据交互，并通过表决得到目标数据，避免了数据传输过程跳变导致的系统异常。其中，多个控制器2可以通过CPU BUS相互连接。

与每个控制器2连接、用于将目标数据发送至上位机的通讯模块3。

本申请提供了一种Modbus设备的通讯系统，包括：设有多个接口的Modbus模块，多个与Modbus模块连接的控制器，与每个控制器连接的通讯模块，其中，Modbus模块设置有多个用于连接Modbus设备的接口，可支持多条Modbus链路，减少了SIS系统中Modbus模块的配置数量，同时Modbus模块与每一控制器连接，以便上传三份相同待表决数据到三个控制器，三个控制器之间相互连接，以便对待表决数据进行表决后得到对应的目标数据，并通过通讯模块将目标数据上传给工程师站，从而避免了数据传输过程跳变导致的系统异常。

在上述实施例的基础上：

作为一种优选的实施例，接口为设有FIFO模块的串口。

具体的，FIFO(First Input First Output，先进先出)模块即串口的先进先出缓冲区，串口接收到的数据可以先进入FIFO，对于发送数据也一样，可以把要发送的数据一起写入FIFO，串口控制器可按写入顺序依次发送出去。FIFO模块的顺序写入、写出，保证了串口收发数据的完整性，避免数据丢失，从而提高通讯系统的可靠性。

作为一种优选的实施例，Modbus模块1还包括Modbus数据区，每个控制器2还包括双口RAM(Random Access Memory，随机存取存储器)数据区；

其中，Modbus数据区和双口RAM数据区的配置相同。

具体的，Modbus模块1采用独立硬件模块方式实现，安装在主机笼I/O槽位上，以便利用主机笼背板上的内部RS485总线实现与各个控制器2的通讯，背板通讯方式为点对点。参照图2所示，背板通讯方案由控制器2的FPGA和Modbus模块1的Zynq芯片的PL共同组成。控制器2的FPGA中的双口RAM数据区用于四个接口的数据交互，每个接口默认分配一个子数据区，每个子数据区的大小为2KB，总数据大小8KB，用户可根据实际需要进行配置，另外2KB的配置数据区用于下发Modbus设备的配置信息。为便于利用背板的点对点通讯，可以在Modbus模块1内部构建一个与控制器2的FPGA中双口RAM数据区完全一样的副本，从而使Modbus模块1中的控制器(Zynq)可以与控制器2交互Modbus数据，其中，每个副本中包括多个子数据区和数据配置区。

可以理解的是，Modbus模块1中保存三系控制器(即控制器2A、控制器2B和控制器2C)的数据区副本，也就是说将三系控制器2数据区的数据复制到Modbus模块1的数据区中。对于输入数据，Modbus模块1将通过各个接口接收到的数据拷贝成多份，放入三个副本对应的数据区；对于Modbus输出数据，Modbus模块1需要将收到的三个副本的数据进行表决，表决后的结果作为最终数据通过接口发送出去。

具体的，本申请的通讯方案可以是基于主从机制的半双工点对点通讯，物理电平为RS485，控制器2的FPGA(Field－Programmable Gate Array，现场可编程门阵列)实现主逻辑，Zynq的PL为从逻辑。数据帧格式如图3所示。每一次数据通讯均由主逻辑发起，通过数据帧中的Addr字段寻址Modbus模块1，通过R/W字段通知从逻辑此次通讯是读还是写，通过起始地址字段定位需要读写的地址，Len字段指示读写的数据长度，如果是写操作，紧接着是要写入的数据流，帧末尾是校验和，用于检验数据帧的正确性。从逻辑的响应帧中带有状态信息，包括主逻辑下发数据帧的处理状态以及各个Modbus端口的状态，还包括模块的状态和诊断信息。如果主逻辑是读操作，则在状态信息后面紧跟着从逻辑送出的数据长度和数据内容，最后是校验和。可以理解的是，上述数据传输方案为现有技术，并不是本申请的保护重点。

具体的，Modbus数据在各控制器2与通讯模块3之间，通过RS485总线，以12Mbps速率进行传输。FPGA内部设置10KB容量的DPRAM(Dual Port RAM，双口RAM)，用于存储Modbus数据以及必要的配置信息，存储结构如图4所示，其中I区数据从Modbus模块1传输至控制器2，Q区数据由控制器2传输至Modbus模块1。数据传输按周期进行，由主控RTS程序触发，数据传输前，需要有一个握手的过程，将控制器端RTS程序通过FPGA寄存器配置的地址偏移和数据区长度信息同步至Modbus模块1；握手机制会识别Modbus槽位地址，并使用数据防碰撞机制，避免多个槽位上Modbus模块1的交互数据产生干扰和影响；同时握手机制支持断线检测，支持Modbus模块1的热插拔操作。可以理解的是，上述数据传输方案为现有技术，并不是本申请的保护重点。

进一步的，Modbus模块1的Zynq处理器内部PS和PL的接口主要包括三部分，一是8KB的Modbus数据区，二是2KB的配置数据区，三是寄存器区(包括数据交互握手信号、邮箱状态信息以及Modbus模块1的诊断信息)。

FPGA例化3个DPRAM用于存储Modbus数据，并实现3个BUS控制器，用于完成3个DPRAM与三系控制器之间的Modbus数据同步。Modbus数据由芯片内部的ARM Cortex-A9处理器进行协议解析。该芯片含有2个ARM处理器核，其中1个核用来实现Modbus RTU通讯协议，通过4个数据FIFO以及所实现的4个RS485通讯模块连接至面板Modbus RTU接口。

FPGA分为PS(处理系统)和PL(可编程逻辑)两个区域，其中PS区ARM处理器通过DDR(Double Data Rate，双倍速率)控制器2、QSPI控制器2连接外部DDR3和QSPI FLASH芯片，实现最小系统。PS区内通过AXI互联模块连接例化的3个RAM控制器，进一步连接3个DPRAM与PL区进行数据交互。同时，PS区还通过AXI互联模块外挂AXI Slave，实现连接至PL区的寄存器总线接口。

PL区进行总线地址译码后，实现一组功能寄存器，外接PL区内实现的功能模块。其主要功能模块为4个Modbus接口模块(含控制寄存器和数据FIFO)，以及3个BUS控制器，Modbus模块1中的3个DPRAM与3个控制器2相应的DPRAM之间，通过背板RS485总线进行数据同步。

相应的，本申请还提供了一种SIS系统，包括如上文任意一项的Modbus设备的通讯系统。

本申请所提供的一种SIS系统，具有和上述Modbus设备的通讯系统相同的有益效果。

对于本申请所提供的一种SIS系统的介绍请参照上述实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种Modbus设备的通讯系统，其特征在于，包括：

2.根据权利要求1所述的Modbus设备的通讯系统，其特征在于，多个所述控制器通过CPU BUS相互连接。

3.根据权利要求1所述的Modbus设备的通讯系统，其特征在于，所述接口为设有FIFO模块的串口。

4.根据权利要求1所述的Modbus设备的通讯系统，其特征在于，所述Modbus模块还包括Modbus数据区，每个所述控制器还包括双口RAM数据区；

其中，所述Modbus数据区和所述双口RAM数据区的配置相同。

5.根据权利要求1所述的Modbus设备的通讯系统，其特征在于，所述Modbus模块设于主机笼I/O槽位上。

6.根据权利要求5所述的Modbus设备的通讯系统，其特征在于，所述通讯模块通过RS485总线与各个所述控制器连接；

各个所述控制器通过RS485总线与所述Modbus模块连接。

7.根据权利要求1所述的Modbus设备的通讯系统，其特征在于，所述Modbus模块内部的处理器具体为ARM Cortex-A9处理器。

8.根据权利要求4所述的Modbus设备的通讯系统，其特征在于，所述双口RAM数据区包括配置数据区及与每个所述接口一一对应的子数据区。

9.根据权利要求8所述Modbus设备的通讯系统，其特征在于，每一所述子数据区及所述配置数据区的大小均为2KB。

10.一种SIS系统，其特征在于，包括如权利要求1-9任意一项所述的Modbus设备的通讯系统。