JP5209461B2 - 集積回路内のデバイス間のデータ転送 - Google Patents
集積回路内のデバイス間のデータ転送 Download PDFInfo
- Publication number
- JP5209461B2 JP5209461B2 JP2008334421A JP2008334421A JP5209461B2 JP 5209461 B2 JP5209461 B2 JP 5209461B2 JP 2008334421 A JP2008334421 A JP 2008334421A JP 2008334421 A JP2008334421 A JP 2008334421A JP 5209461 B2 JP5209461 B2 JP 5209461B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- pattern
- circuit
- data values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 142
- 238000004891 communication Methods 0.000 claims description 69
- 230000015654 memory Effects 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 49
- 230000004044 response Effects 0.000 claims description 33
- 230000003252 repetitive effect Effects 0.000 claims description 24
- 239000000872 buffer Substances 0.000 claims description 20
- 238000010276 construction Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Description
1)第1デバイスと、
2)第2デバイスと、
3)前記第1デバイスと、前記第2デバイスとに接続された通信回路と、
4)データ値の繰り返しパターンの表示を含むデータ転送を構成するように、前記第1デバイスと、前記通信回路とに接続された転送構成回路(transfer forming circuitry)と、
5)前記第2デバイスによって受信されるデータ値の前記繰り返しパターンを構成するように、前記第2デバイスに接続され、かつ、前記通信回路を使用して、前記第1デバイスから受信した前記データ転送内の前記表示に応答するパターン構成回路(pattern forming circuitry)と
を具備し、
前記通信回路は、前記第1デバイスと前記第2デバイスとの間のデータ通信を可能にする集積回路を提供する。
1)第1デバイス手段と、
2)第2デバイス手段と、
3)前記第1デバイス手段と、前記第2デバイス手段とに接続された通信手段と、
4)データ値の繰り返しパターンの表示を含むデータ転送を構成するため、前記第1デバイス手段と、前記通信手段とに接続された転送構成手段と、
5)前記第2デバイス手段によって、受信されるデータ値の前記繰り返しパターンを構成するため、前記第2デバイス手段に接続され、かつ、前記通信手段を使用して、前記第1デバイス手段から受信した前記データ転送内の前記表示に応答するパターン構成手段と
を具備し、
前記通信手段は、前記第1デバイス手段と前記第2デバイス手段との間のデータ通信を可能にする集積回路を提供する。
前記通信回路は、前記第1デバイスと前記第2デバイスとの間の通信を可能にし、
前記方法は、
1)前記第1デバイスと、前記通信回路とに接続された転送構成回路を用いて、データ値の繰り返しパターンの表示を含むデータ転送を構成するステップと、
2)前記第2デバイスに接続され、かつ、前記通信回路を使用して前記第1デバイスから受信した前記データ転送内の前記表示に応答する、パターン構成回路を用いて、前記第2デバイスによって受信されるデータ値の前記繰り返しパターンを構成するステップと
を具備している。
4,12 マスタデバイス
6,8,10,14 スレーブデバイス
16 相互接続
18 第1デバイス
20 プロセッサ
24 キャッシュコントローラ
26 書き込みバッファ
28 マスタインターフェース
30 パターン識別回路
32 命令デコーダ回路
34 メモリ
36 バッファ
38 スレーブインターフェース
40 パターン構成回路
Claims (43)
- 集積回路であって、
1)第1デバイスと、
2)第2デバイスと、
3)前記第1デバイスと、前記第2デバイスとに接続された通信回路と、
4)データ値の繰り返しパターンの表示を含むデータ転送を構成するように、前記第1デバイスと、前記通信回路とに接続された転送構成回路と、
5)前記第2デバイスによって受信されるデータ値の前記繰り返しパターンを構成するように、前記第2デバイスに接続され、かつ、前記通信回路を使用して、前記第1デバイスから受信した前記データ転送内の前記表示に応答するパターン構成回路と
を具備し、
前記通信回路は、前記第1デバイスと前記第2デバイスとの間のデータ通信を可能にし、
前記表示は、前記データ転送に伴うサイドバンド信号であり、
前記データ転送は単一のデータ値を含み、かつ、
前記パターン構成回路は、前記サイドバンド信号に応答して、前記単一のデータ値から、前記繰り返しパターンを構成し、
前記通信回路に接続され、かつ、前記サイドバンド信号に応答しない更なるデバイスは、前記単一のデータ値だけのデータ転送として、前記データ転送を検出することを特徴とする集積回路。 - 前記転送構成回路は、前記第1デバイスに接続され、かつ、前記通信回路を使用して、前記第1デバイスから前記第2デバイスに送信される複数のデータ値を含む前記データ転送に応答するパターン識別回路を備えて、前記データ転送内のデータ値の前記繰り返しパターンを識別しつつ、前記繰り返しパターンの前記表示を前記データ転送内の前記繰り返しパターンの代わりに置き換えることを特徴とする請求項1に記載の集積回路。
- 前記転送構成回路は、前記第1デバイスによって実行されたパターン生成命令に応答して、前記データ転送の少なくとも一部として、データ値の繰り返しパターンの前記表示を生成することを特徴とする請求項1に記載の集積回路。
- 前記第1デバイスはバスマスタであり、
前記第2デバイスはバススレーブであり、かつ、
前記データ転送は、前記バススレーブへの書き込み動作であることを特徴とする請求項1に記載の集積回路。 - 前記第1デバイスはバススレーブであり、
前記第2デバイスはバスマスタであり、かつ、
前記データ転送は、前記バススレーブからの読み出し動作であることを特徴とする請求項1に記載の集積回路。 - データ値の前記繰り返しパターンは、繰り返し定数データ値であることを特徴とする請求項1に記載の集積回路。
- データ値の前記繰り返しパターンは、繰り返しゼロデータ値であることを特徴とする請求項6に記載の集積回路。
- 前記第1デバイス及び前記第2デバイスのうちの少なくとも1つは、
プロセッサ、
メモリ、及び、
キャッシュメモリ
であることを特徴とする請求項1に記載に集積回路。 - 前記第2デバイスは、前記第1デバイスから受信した書き込みデータ転送に応答して、
前記第2デバイスが、前記表示に応答して、データ値の前記繰り返しパターンを構成可能であることを示す、正の能力信号を返し、
前記第1デバイスは、前記正の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用して、前記第2デバイスに送信することを特徴とする請求項1に記載の集積回路。 - 前記第1デバイスは、前記第2デバイスから受信した読み出しデータ転送リクエストに応答して、
前記第1デバイスが前記表示をデータ値の前記繰り返しパターンの代わりに提供可能であることを示す、正の能力信号を返し、
前記第2デバイスは、前記正の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用して、前記第1デバイスから受信することを特徴とする請求項1に記載の集積回路。 - 前記通信回路に接続された第3デバイスを備えることを特徴とする請求項1に記載の集積回路。
- 前記第3デバイスは、前記第1デバイスから受信した書き込みデータ転送に応答して、データ値の前記繰り返しパターンを構成するように、前記第3デバイスが前記表示に応答することができないことを示す、負の能力信号を返し、
前記第1デバイスは、前記負の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用することなく、前記第3デバイスに送信することを特徴とする請求項11に記載の集積回路。 - 前記第3デバイスは、前記第2デバイスから受信した読み出しデータ転送リクエストに応答して、
前記第3デバイスが前記表示をデータ値の前記繰り返しパターンの代わりに提供することができないことを示す、負の能力信号を返し、
前記第2デバイスは、前記負の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用することなく、前記第2デバイスから受信することを特徴とする請求項11に記載の集積回路。 - 他のデバイスに送信した書き込みデータ転送のシーケンス内の第1データ転送は、前記表示を使用することなく、送信されることを特徴とする請求項9に記載の集積回路。
- 前記集積回路のメモリアドレス空間は、1つしかないデバイスがメモリマップである最小のメモリブロックサイズを有する複数の最小サイズのデバイスメモリブロックを備え、かつ、
最小サイズのデバイスメモリブロック間の境界を越えることに続く、第1書き込みデータ転送は、前記表示を使用することなく、送信されることを特徴とする請求項9に記載の集積回路。 - 前記通信回路は、デバイス間のポイントツーポイントデータ通信を可能にする相互接続回路であることを特徴とする請求項1に記載の集積回路。
- 前記通信回路は、デバイス間のブロードキャストデータ通信を可能にするバス回路であることを特徴とする請求項1に記載の集積回路。
- 前記表示は、前記データ転送に伴うサイドバンド信号であり、
前記サイドバンド信号は、前記パターン構成回路によって、使用されるデータ値を指定して、前記繰り返しパターンを構成することを特徴とする請求項1に記載の集積回路。 - 前記パターン構成回路は、データ値を、前記第2デバイスに接続されたバッファ内の複数の位置にコピーして、
前記第2デバイスによって、受信されるデータ値の前記繰り返しパターンを構成することを特徴とする請求項1に記載の集積回路。 - 前記パターン構成回路は、前記第2デバイスによって、複数回読み出されるデータ値を保持して、
前記第2デバイスによって、受信されるデータ値の前記繰り返しパターンを構成することを特徴とする請求項1に記載の集積回路。 - 前記パターン識別回路は、前記第2デバイスに送信され、かつ、前記第1デバイスに接続されたバッファ内に格納される複数のデータ値を比較するための比較回路を備えることを特徴とする請求項2に記載の集積回路。
- 集積回路であって、
1)第1デバイス手段と、
2)第2デバイス手段と、
3)前記第1デバイス手段と、前記第2デバイス手段とに接続された通信手段と、
4)データ値の繰り返しパターンの表示を含むデータ転送を構成するため、前記第1デバイス手段と、前記通信手段とに接続された転送構成手段と、
5)前記第2デバイス手段によって、受信されるデータ値の前記繰り返しパターンを構成するため、前記第2デバイス手段に接続され、かつ、前記通信手段を使用して、前記第1デバイス手段から受信した前記データ転送内の前記表示に応答するパターン構成手段と
を具備し、
前記通信手段は、前記第1デバイス手段と前記第2デバイス手段との間のデータ通信を可能にし、
前記表示は、前記データ転送に伴うサイドバンド信号であり、
前記データ転送は単一のデータ値を含み、かつ、
前記パターン構成手段は、前記サイドバンド信号に応答して、前記単一のデータ値から、前記繰り返しパターンを構成し、
前記通信手段に接続され、かつ、前記サイドバンド信号に応答しない更なるデバイスは、前記単一のデータ値だけのデータ転送として、前記データ転送を検出することを特徴とする集積回路。 - 第1デバイスと、第2デバイスと、前記第1デバイスと前記第2デバイスとに接続された通信回路とを備えた集積回路を動作させる方法であって、
前記通信回路は、前記第1デバイスと前記第2デバイスとの間の通信を可能にし、
前記方法は、
1)前記第1デバイスと、前記通信回路とに接続された転送構成回路を用いて、データ値の繰り返しパターンの表示を含むデータ転送を構成するステップと、
2)前記第2デバイスに接続され、かつ、前記通信回路を使用して前記第1デバイスから受信した前記データ転送内の前記表示に応答する、パターン構成回路を用いて、前記第2デバイスによって受信されるデータ値の前記繰り返しパターンを構成するステップと
を具備し、
前記表示は、前記データ転送に伴うサイドバンド信号であり、
前記データ転送は単一のデータ値を含み、かつ、
前記パターン構成回路は、前記サイドバンド信号に応答して、前記単一のデータ値から、前記繰り返しパターンを構成し、
前記通信回路に接続され、かつ、前記サイドバンド信号に応答しない更なるデバイスは、前記単一のデータ値だけのデータ転送として、前記データ転送を検出することを特徴とする方法。 - データ転送を構成する前記ステップは、前記通信回路を使用して、前記第1デバイスから前記第2デバイスに送信される複数のデータ値を含む前記データ転送に応答して、
前記データ転送内のデータ値の前記繰り返しパターンを識別しつつ、前記繰り返しパターンの前記表示を、前記データ転送内の前記繰り返しパターンの代わりに置き換えることを特徴とする請求項23に記載の方法。 - 構成する前記ステップは、前記第1デバイスによって実行されたパターン生成命令に応答して、前記データ転送の少なくとも一部として、データ値の繰り返しパターンの前記表示を生成することを特徴とする請求項23に記載の方法。
- 前記第1デバイスはバスマスタであり、
前記第2デバイスはバススレーブであり、かつ、
前記データ転送は、前記バススレーブへの書き込み動作であることを特徴とする請求項23に記載の方法。 - 前記第1デバイスはバススレーブであり、
前記第2デバイスはバスマスタであり、かつ、
前記データ転送は、前記バススレーブからの読み出し動作であることを特徴とする請求項23に記載の方法。 - データ値の前記繰り返しパターンは、繰り返し定数データ値であることを特徴とする請求項23に記載の方法。
- データ値の前記繰り返しパターンは、繰り返しゼロデータ値であることを特徴とする請求項28に記載の方法。
- 前記第1デバイス及び前記第2デバイスのうちの少なくとも1つは、
プロセッサ、
メモリ、及び、
キャッシュメモリ
であることを特徴とする請求項23に記載の方法。 - 前記第2デバイスは、前記第1デバイスから受信したデータ転送に応答して、
データ値の前記繰り返しパターンを構成するように、前記第2デバイスが前記表示に応答可能であることを示す、正の能力信号を返し、
前記第1デバイスは、前記正の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用して、前記第2デバイスに送信することを特徴とする請求項23に記載の方法。 - 前記第1デバイスは、前記第2デバイスから受信した読み出しデータ転送リクエストに応答して、
前記第1デバイスがデータ値の前記繰り返しパターンの代わりに前記表示を提供可能であることを示す、正の能力信号を返し、
前記第2デバイスは、前記正の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用して、前記第1デバイスから受信することを特徴とする請求項23に記載の方法。 - 第3デバイスは、前記通信回路に接続されていることを特徴とする請求項23に記載の方法。
- 前記第3デバイスは、前記第1デバイスから受信したデータ転送に応答して、データ値の前記繰り返しパターンを構成するように、前記第3デバイスが前記表示に応答することができないことを示す、負の能力信号を返し、
前記第1デバイスは、前記負の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用することなく、前記第3デバイスに送信することを特徴とする請求項33に記載の方法。 - 前記第3デバイスは、前記第2デバイスから受信した読み出しデータ転送リクエストに応答して、
前記第3デバイスがデータ値の前記繰り返しパターンの代わりに前記表示を提供することができないことを示す、負の能力信号を返し、
前記第2デバイスは、前記負の能力信号に応答して、データ値の繰り返しパターンを含むデータ転送を、前記表示を使用することなく、前記第2デバイスから受信することを特徴とする請求項33に記載の方法。 - 他のデバイスに送信したデータ転送のシーケンス内の第1データ転送は、前記表示を使用することなく、送信されることを特徴とする請求項31に記載の方法。
- 前記集積回路のメモリアドレス空間は、1つしかないデバイスがメモリマップである最小のメモリブロックサイズを有する複数の最小サイズのデバイスメモリブロックを備え、かつ、
最小サイズのデバイスメモリブロック間の境界を越えることに続く、第1データ転送は、前記表示を使用することなく、送信されることを特徴とする請求項31に記載の方法。 - 前記通信回路は、デバイス間のポイントツーポイントデータ通信を可能にする相互接続回路であることを特徴とする請求項23に記載の方法。
- 前記通信回路は、デバイス間のブロードキャストデータ通信を可能にするバス回路であることを特徴とする請求項23に記載の方法。
- 前記表示は、前記データ転送に伴うサイドバンド信号であり、
前記サイドバンド信号は、前記パターン構成回路によって、使用されるデータ値を指定して、前記繰り返しパターンを構成することを特徴とする請求項23に記載の方法。 - 繰り返しパターンを構成する前記ステップは、データ値を、前記第2デバイスに接続されたバッファ内の複数の位置にコピーして、
前記第2デバイスによって、受信されるデータ値の前記繰り返しパターンを構成することを特徴とする請求項23に記載の方法。 - 前記繰り返しパターンを構成する前記ステップは、前記第2デバイスによって、複数回読み出されるデータ値を保持して、
前記第2デバイスによって、受信されるデータ値の前記繰り返しパターンを構成することを特徴とする請求項23に記載の方法。 - データ転送を構成する前記ステップは、前記第2デバイスに送信され、かつ、前記第1デバイスに接続されたバッファ内に格納される複数のデータ値を比較することを特徴とする請求項24に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0803013.2A GB2457667B (en) | 2008-02-19 | 2008-02-19 | Data transfer between devices within an integrated circuit |
GB0803013.2 | 2008-02-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217813A JP2009217813A (ja) | 2009-09-24 |
JP5209461B2 true JP5209461B2 (ja) | 2013-06-12 |
Family
ID=39271928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008334421A Expired - Fee Related JP5209461B2 (ja) | 2008-02-19 | 2008-12-26 | 集積回路内のデバイス間のデータ転送 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7934029B2 (ja) |
JP (1) | JP5209461B2 (ja) |
CN (1) | CN101515261B (ja) |
GB (1) | GB2457667B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9223787B2 (en) * | 2008-09-26 | 2015-12-29 | Apple Inc. | Systems and methods for sideband communication between device and host to minimize file corruption |
US8782456B2 (en) | 2010-06-01 | 2014-07-15 | Intel Corporation | Dynamic and idle power reduction sequence using recombinant clock and power gating |
US8850250B2 (en) * | 2010-06-01 | 2014-09-30 | Intel Corporation | Integration of processor and input/output hub |
US9146610B2 (en) | 2010-09-25 | 2015-09-29 | Intel Corporation | Throttling integrated link |
ES2798115T3 (es) * | 2014-06-20 | 2020-12-09 | Nagravision Sa | Módulo de interfaz física |
US10222853B2 (en) | 2016-03-03 | 2019-03-05 | Qualcomm Incorporated | Power saving techniques for memory systems by consolidating data in data lanes of a memory bus |
US10394724B2 (en) | 2016-08-22 | 2019-08-27 | Qualcomm Incorporated | Low power data transfer for memory subsystem using data pattern checker to determine when to suppress transfers based on specific patterns |
CN108228647B (zh) | 2016-12-21 | 2022-05-24 | 伊姆西Ip控股有限责任公司 | 用于数据拷贝的方法和设备 |
US10318178B1 (en) * | 2017-04-28 | 2019-06-11 | EMC IP Holding Company LLC | Accelerating copy of zero-filled data extents |
US11188377B2 (en) * | 2019-10-04 | 2021-11-30 | Arm Limited | Writing zero data |
CN112148659B (zh) * | 2020-09-21 | 2022-02-01 | 牛芯半导体(深圳)有限公司 | 数据传输电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171241A (ja) * | 1983-03-17 | 1984-09-27 | Fujitsu Ltd | デ−タ伝送方式 |
US5434568A (en) * | 1985-01-10 | 1995-07-18 | Moll; Edward W. | Data compression by removing repetition and unnecessary information |
US6144658A (en) * | 1996-12-20 | 2000-11-07 | Cisco Technology, Inc. | Repetitive pattern removal in a voice channel of a communication network |
JP2002368623A (ja) * | 2001-06-05 | 2002-12-20 | Nec Corp | 低速回線を使用したデータ転送システム及びその転送方法 |
US6744388B1 (en) * | 2002-06-19 | 2004-06-01 | Xilinx, Inc. | Hardware-friendly general purpose data compression/decompression algorithm |
US7908399B2 (en) * | 2003-05-30 | 2011-03-15 | Cisco Technology, Inc. | Compression of repeated patterns in full bandwidth channels over a packet network |
US7224297B2 (en) * | 2005-11-02 | 2007-05-29 | Lycos, Inc. | Compressing log files |
US7590778B2 (en) * | 2006-06-15 | 2009-09-15 | International Business Machines Corporation | Using operation codes to control a decoder's use of a buffer to generate data from an input data stream into an output data stream |
-
2008
- 2008-02-19 GB GB0803013.2A patent/GB2457667B/en not_active Expired - Fee Related
- 2008-12-26 JP JP2008334421A patent/JP5209461B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-03 US US12/320,718 patent/US7934029B2/en active Active
- 2009-02-19 CN CN2009100071843A patent/CN101515261B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB0803013D0 (en) | 2008-03-26 |
US7934029B2 (en) | 2011-04-26 |
JP2009217813A (ja) | 2009-09-24 |
CN101515261B (zh) | 2013-01-02 |
US20090210595A1 (en) | 2009-08-20 |
GB2457667A (en) | 2009-08-26 |
CN101515261A (zh) | 2009-08-26 |
GB2457667B (en) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5209461B2 (ja) | 集積回路内のデバイス間のデータ転送 | |
US5682512A (en) | Use of deferred bus access for address translation in a shared memory clustered computer system | |
US10002085B2 (en) | Peripheral component interconnect (PCI) device and system including the PCI | |
JP7565911B2 (ja) | 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間 | |
US8171230B2 (en) | PCI express address translation services invalidation synchronization with TCE invalidation | |
US8874959B2 (en) | Information processing apparatus, image forming apparatus, and information processing program | |
US20040117561A1 (en) | Snoop filter bypass | |
US9003091B2 (en) | Flow control for a Serial Peripheral Interface bus | |
TWI506444B (zh) | 改良mmio請求處置之處理器及方法 | |
US7783817B2 (en) | Method and apparatus for conditional broadcast of barrier operations | |
KR101575070B1 (ko) | 디바이스 기능에 대한 액세스를 제공하기 위한 장치, 시스템 및 방법 | |
WO2015169054A1 (zh) | 一种实现数据一致性的方法、装置及计算机存储介质 | |
CN108132910A (zh) | 系统互连以及具有系统互连的片上系统 | |
KR20120038282A (ko) | 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법 | |
TWI447670B (zh) | 具有高速傳輸功能之基板管理控制器及其傳輸方法 | |
US11029659B2 (en) | Method and apparatus for remote field programmable gate array processing | |
JP2003296267A (ja) | バスシステム及びバスシステムを含む情報処理システム | |
US20090327564A1 (en) | Method and apparatus of implementing control and status registers using coherent system memory | |
CN116483259A (zh) | 一种数据处理方法以及相关装置 | |
KR20200143922A (ko) | 메모리 카드 및 이를 이용한 데이터 처리 방법 | |
CN106940684B (zh) | 一种按比特写数据的方法及装置 | |
CN210380890U (zh) | 一种Modbus设备的通讯系统及SIS系统 | |
JP7363344B2 (ja) | メモリ制御装置、および制御方法 | |
JP2006155488A (ja) | データ処理装置およびデータ処理方法 | |
WO2011030498A1 (ja) | データ処理装置及びデータ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |