ES2798115T3 - Módulo de interfaz física - Google Patents

Módulo de interfaz física Download PDF

Info

Publication number
ES2798115T3
ES2798115T3 ES14173326T ES14173326T ES2798115T3 ES 2798115 T3 ES2798115 T3 ES 2798115T3 ES 14173326 T ES14173326 T ES 14173326T ES 14173326 T ES14173326 T ES 14173326T ES 2798115 T3 ES2798115 T3 ES 2798115T3
Authority
ES
Spain
Prior art keywords
protocol
module
pins
interface
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14173326T
Other languages
English (en)
Inventor
Jérôme Perrine
Hervé Goupil
Riek Maurice Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagravision SARL
Original Assignee
Nagravision SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagravision SA filed Critical Nagravision SA
Application granted granted Critical
Publication of ES2798115T3 publication Critical patent/ES2798115T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4252—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

Un sistema en chip (SYS) que comprende un primer módulo (PER) y un segundo módulo (PROC), el primer módulo (PER) que comprende una primera interfaz física (INTP), el segundo módulo (PROC) que comprende una segunda interfaz física (INTH), la primera interfaz física (INTP) que comprende un primer número de pines, la segunda interfaz física (INTH) que comprende un segundo número de pines mayor o igual que el primer número de pines, la segunda interfaz física configurada para funcionar de acuerdo con un protocolo de comunicaciones estándar (P2), la primera interfaz física configurada para funcionar de acuerdo con un protocolo de comunicaciones propietario (P1) diferente del protocolo de comunicaciones estándar (P2), el primer y el segundo módulo (PER, PROC) conectados entre sí a través de uno o más pines respectivos de sus respectivas interfaces físicas (INTP, INTH), en donde el segundo módulo (PROC) se configura además para funcionar de acuerdo con el protocolo de comunicaciones propietario (P1) y para además detectar si el primer módulo (PER) se configura para funcionar de acuerdo con el protocolo de comunicaciones propietario (P1) o el protocolo de comunicaciones estándar (P2) y para cambiar la segunda interfaz física (INTH) para que funcione de acuerdo con el protocolo de comunicaciones propietario (P1) o el protocolo de comunicaciones estándar (P2) en dependencia del resultado de la detección, en donde la configuración del segundo módulo para que funcione de acuerdo con el protocolo de comunicaciones propietario se logra al reasignar uno o más del segundo número de pines para que funcione de acuerdo con el protocolo de comunicaciones propietario.

Description

DESCRIPCIÓN
Módulo de interfaz física
Dominio técnico
La presente descripción se refiere en general al dominio de la electrónica de consumo y más particularmente a las interfaces periféricas o interfaces de comunicaciones para dispositivos electrónicos de consumo de medios digitales, dichas interfaces periféricas o de comunicaciones que generalmente comprenden una "capa" física y una "capa" de protocolo. La invención proporciona una ventaja particular en el dominio de los sistemas de múltiples chips en donde un chip propietario debe interconectarse, de una manera particular no estándar, con un chip que tiene una interfaz estándar.
Estado de la técnica
Muchos dispositivos electrónicos de consumo (CE) comprenden una interfaz de comunicaciones estándar, como una interfaz USB, una interfaz Ethernet o una interfaz HDMI, entre otras. También pueden denominarse interfaces periféricas ya que a veces están destinadas a permitir la comunicación entre el dispositivo del consumidor y un dispositivo periférico. El término interfaz física se usa a veces cuando se hace referencia al hardware asociado con una interfaz periférica o a la totalidad o parte de los componentes de hardware visibles de la interfaz periférica, como los paneles de conexión. A veces se toma una interfaz física como sinónimo de un conector eléctrico, es decir, un dispositivo electromecánico para unir circuitos eléctricos. El término "capa física" se usa a veces para describir este aspecto físico de la interfaz. Un módulo de interfaz incluye la capa física y la capa de protocolo.
Dichas interfaces estándar, por naturaleza de que se estandarizan, es decir, tener que dar cabida a muchos tipos diferentes de protocolos los cuales existían antes de la existencia de cualquier estándar que se esfuercen por cumplir, generalmente terminan funcionando de acuerdo con un protocolo estandarizado el cual es menos que óptimo. Con el fin de ser lo suficientemente flexible como para ser aceptado por los usuarios de los protocolos existentes anteriormente, el protocolo estandarizado generalmente incluye muchos gastos generales, los cuales eventualmente pueden hacer que el estándar no sea adecuado cuando se requiere un rendimiento muy alto.
Por ejemplo, los estándares existentes de USB, Ethernet o HDMI no siempre son adecuados para la comunicación punto a punto a alta velocidad debido a las sobrecargas del protocolo. Particularmente, en el dominio de la protección de contenido multimedia, el contenido y la protección de "Macrodatos" basada en el intercambio de token seguro externo hay una necesidad de interfaces de comunicación de alto rendimiento con baja sobrecarga de protocolo simplemente para obtener el ancho de banda necesario para obtener el rendimiento necesario para hacer frente a cantidades dichas grandes de datos las cuales tienen que transferirse. El término "Macrodatos" es generalmente aceptado en la industria como datos o conjuntos de datos con tamaños más allá de la capacidad de las herramientas de software de uso común para capturar, curar, gestionar y procesar dentro de un tiempo transcurrido el cual es tolerable dado el objetivo a alcanzar mediante dicha captura, curación, gestión y procesamiento.
El número de Publicación de la Solicitud de Patente Europea 2.407.916 A1 describe una manera de poder hacer uso de los pines existentes de la interfaz física de un dispositivo de una manera versátil de manera que los mismos paneles de la interfaz física del dispositivo pueden reconfigurarse automáticamente para funcionar de acuerdo con uno u otro protocolo de comunicaciones basado en un nivel de tensión detectado en el pin de suministro de energía de la interfaz. Esto permite que un dispositivo que tenga la interfaz física de la invención descrita pueda adaptarse simplemente y convenientemente su interfaz para proporcionar un mayor rendimiento siempre que sea necesario.
Sigue habiendo un problema en el estado de la técnica de manera que un primer fabricante de chips, que posee una interfaz de comunicaciones propietaria, incluida la capa física de dicha interfaz y la capa de protocolo, permite realizar una función propietaria particularmente ventajosa, propiedad de dicho primer fabricante de chips, de manera optimizada. Por ejemplo, el primer fabricante de chips tiene una función de procesamiento de transmisión propietaria en particular la cual implica el descifrado de una secuencia de video recibida, incluidas ciertas funciones de procesamiento seguro. La función de procesamiento de transmisión requiere un rendimiento muy grande la cual no puede manejarse por ninguna interfaz estándar conocida y la cual incluso puede requerir más pines de los que están disponibles en una interfaz estándar particular. La transmisión de video debe recibirse de un chip propiedad de un segundo fabricante de chips (es decir, un chip de terceros) (o de cualquier otra manera un sistema externo en un circuito de chip (SOC)), por lo que se requiere una combinación de dos chips para que el primer fabricante de chips pueda proporcionar una función completa a un cliente potencial, un chip el cual posee y otro chip el cual no posee.
El segundo fabricante de chips también tiene la intención de que su chip sea vendido a muchos fabricantes de chips diferentes y no solo al primer fabricante de chips. Como tal, el segundo fabricante de chips hace que la transmisión de video esté disponible a través de una interfaz estándar como USB 3.0 o HDMI o similares. El segundo fabricante de chips no tiene ningún incentivo para adaptar su interfaz estándar para optimizarla para su uso con el primer chip del fabricante de chips, ya que eso haría más difícil para el segundo fabricante de chips vender su chip a fabricantes de chips que no sean el primer fabricante de chips. Sin embargo, el primer fabricante de chips requiere que la interfaz del fabricante del segundo de chips pueda funcionar de acuerdo con su protocolo mejorado (el del primer fabricante de chips) para que una combinación de los dos chips, cuando se ofrezca a la venta en el mercado, proporcione ventajas significativas sobre un producto similar ofrecida por un competidor que no posee el protocolo ventajoso propiedad del primer fabricante de chips, permitiendo de esta manera que el primer fabricante de chips gane cuota de mercado.
Una solución sería que el segundo fabricante de chips añada una interfaz suplementaria en su chip únicamente para su uso por el primer fabricante de chips. Sin embargo, los fabricantes de dispositivos electrónicos de consumo generalmente suelen ser reacios a añadir nuevas interfaces de comunicaciones por encima de las estándares existentes mencionadas anteriormente debido a los costos adicionales involucrados y al largo plazo de entrega necesario para completar los nuevos esfuerzos de estandarización. Por esta razón, sigue existiendo un problema en la prestación de protección de contenido o protección de Macrodatos cuando se requiere una comunicación punto a punto de alta velocidad en dispositivos electrónicos de consumo como decodificadores, "televisores conectados", tabletas, teléfonos inteligentes, reproductores de DVD, consolas de juegos, etc...
US2010174835, US2013185462, GB2351576, WO2012119296 y WO0210901 describen módulos que se comunican entre sí a través de interfaces que mediante el uso de protocolos cambiables y/o recuento de pines variables. No se describe un sistema en chip que incluyendo estos módulos.
Breve resumen de la invención
Se describe un medio de adaptación de las capas físicas y de protocolo para permitir una modalidad conveniente de una interfaz de comunicaciones propietaria mediante el uso de una interfaz física estándar y especialmente cuando los medios digitales están sujetos a procedimientos de protección de seguridad.
La presente invención se refiere a interfaces físicas, especialmente aquellas usadas en dispositivos electrónicos de consumo. Un módulo en el cual se implementa una modalidad de la invención descrita comprende una interfaz física para conectarse y comunicarse con un módulo periférico, el módulo periférico que se configura para funcionar de acuerdo con un protocolo propietario el cual se adapta preferiblemente para tener un rendimiento más eficiente en ancho de banda que un protocolo estándar conocido. El módulo comprende medios para detectar cuál de los dos protocolos usa el dispositivo periférico conectado y medios para configurar la interfaz física para que funcione de acuerdo con el protocolo detectado. Los fabricantes de electrónica de consumo son reacios a añadir nuevas interfaces de comunicaciones a sus equipos debido al costo adicional involucrado y debido a veces a los largos plazos entrega involucrados en pasar por los procesos de calificación de estandarización. Por lo tanto, la invención permite que se ejecuten nuevos protocolos de comunicaciones eficientes en ancho de banda en el hardware de interfaz física estandarizada existente, de esta manera permite una aceptación más fácil de los nuevos protocolos dentro de la industria de electrónica de consumo. Los protocolos de comunicaciones eficientes en ancho de banda permiten una transferencia ventajosamente más convenientemente de contenido multimedia o que las aplicaciones de Macrodatos se manejen de forma más cómoda.
De acuerdo con un primer aspecto de la presente invención, se describe un sistema en chip que comprende un primer módulo y un segundo módulo, el primer módulo comprende una primera interfaz física, el segundo módulo comprende una segunda interfaz física, la primera interfaz física que comprende un primer número de pines y se configura para funcionar de acuerdo con un protocolo de comunicaciones propietario, la segunda interfaz física comprende un segundo número de pines mayor o igual que el primer número de pines y se configura para funcionar de acuerdo con un protocolo de comunicaciones estándar diferente del protocolo de comunicaciones propietario, el primer y el segundo módulo conectados entre sí a través de uno o más pines respectivos de sus respectivas interfaces físicas, en donde el segundo módulo se configura además para funcionar de acuerdo con el protocolo de comunicaciones propietario y para detectar además si el primer módulo se configura para funcionar de acuerdo con el protocolo de comunicaciones propietario o el protocolo de comunicaciones estándar y para cambiar la segunda interfaz para que funcione de acuerdo con el protocolo de comunicaciones propietario o el protocolo de comunicaciones estándar en dependencia del resultado de la detección.
De acuerdo con otro aspecto de la presente invención, se prevé un módulo de interfaz física para proporcionar conectividad hacia un módulo de interfaz física adicional a través de una primera pluralidad de pines, el módulo de interfaz física que comprende:
un controlador configurado para gestionar comunicaciones a través del módulo de interfaz a través de la primera pluralidad de pines de acuerdo con un protocolo de comunicación estándar; y
una memoria para almacenar instrucciones o valores para el controlador;
en donde el controlador se configura además para:
gestionar comunicaciones a través del módulo de interfaz de acuerdo con un protocolo de comunicaciones propietario diferente del protocolo de comunicaciones estándar mediante el uso de la primera pluralidad de pines o un subconjunto del mismo de acuerdo con el protocolo de comunicaciones propietario; y
seleccionar entre el protocolo de comunicación estándar y el protocolo de comunicación alternativo basado en una señal de selección de protocolo;
el módulo de interfaz física que comprende además un detector para el monitoreo de la primera pluralidad de pines y para proporcionar la señal de selección de protocolo basada en un comportamiento predeterminado de uno o más de la primera pluralidad de pines.
Una ventaja adicional proporcionada por las modalidades de la presente invención es que, al no incluir una interfaz especial en el SoC, los competidores no tienen por qué ser conscientes de que el mismo chip de SoC que están usando de manera estándar puede ser realmente capaz de realizar un protocolo propietario particularmente ventajoso en su lugar.
Breve descripción de las figuras
La presente invención se entenderá mejor gracias a la descripción detallada la cual sigue y los dibujos acompañantes, los cuales se dan como ejemplos no limitadores de las modalidades de la invención, específicamente:
La Figura 1, que muestra un sistema en el cual puede implementarse una modalidad de la presente invención.
Descripción detallada
Las modalidades de la presente invención hacen uso de conexiones de interfaces físicas estándar convencionales como USB, Ethernet, HDMI, eSATA y similares. Estas interfaces, así como también algunas otras interfaces propietarias las cuales no se han mencionado específicamente, funcionan de acuerdo con protocolos los cuales pueden afectar negativamente el ancho de banda para aplicaciones de "Macrodatos", como se discutió anteriormente. Los aspectos de la presente invención están destinados a proporcionar una nueva interfaz que comprenda todas o algunas de las conexiones de interfaz estándar (la interfaz física), la nueva interfaz configurada para mejorar la velocidad de la comunicación y la eficiencia. De acuerdo con algunas modalidades, la nueva interfaz no hace uso de la pila de protocolos de la interfaz estándar, sino que simplemente aprovecha la huella existente de las conexiones de interfaz estándar y, más generalmente, el hecho de que muchos dispositivos electrónicos de consumo tienen dichas interfaces físicas existentes. Por protocolo se entiende un conjunto de una o más funciones las cuales son ejecutadas por un módulo para permitirle funcionar de acuerdo con un estándar dado, siendo el estándar un estándar de la industria generalmente aceptado o un estándar recientemente propuesto.
En el contexto de la presente invención, USB incluye USB 2.0, USB 3.0, mini-USB y micro-USB.
De acuerdo con las modalidades de la presente invención, se proporciona una capa de protocolo simplificada para reemplazar los protocolos heredados los cuales se usan en interfaces estándar convencionales (USB, Ethernet, HDMI, ...), la capa de protocolo simplificada que se implementa en todas o algunas de las conexiones de la interfaz estándar existente. De esta manera, parte o la totalidad de la interfaz física de bajo nivel de una interfaz de comunicación existente puede explotarse para usar la capa de protocolo simplificada propuesta. Si se usa o no el protocolo simplificado se determina por un medio de detección, mediante el uso de tokens de diferentes tipos, introducidos a través de la interfaz de comunicación. Si un tipo heredado de token es detectado por un dispositivo en el cual se implementa la modalidad de la invención, entonces el dispositivo esperará que la interfaz funcione de acuerdo con el protocolo heredado y, por lo tanto, se configurará a sí mismo, y posiblemente la interfaz, para que funcione de acuerdo con al protocolo heredado. Si, por otro lado, se detecta un nuevo tipo de token, el dispositivo y la interfaz funcionan de acuerdo con el protocolo simplificado.
Por operación de acuerdo con uno u otro de los protocolos se entiende la ejecución de funciones o rutinas las cuales permiten que la interfaz de comunicaciones de un módulo funcione de acuerdo con uno u otro estándar. El funcionamiento de acuerdo con uno u otro protocolo puede implicar la interpretación de uno o más pines de conexión de la interfaz de comunicaciones de manera diferente o enrutar una o más de las señales de la interfaz de manera diferente, hacia diferentes bloques o pines diferentes del mismo bloque, por ejemplo. Uno o más pines o señales de conexión pueden ignorarse en un protocolo, mientras que puede servir a un propósito en otro protocolo. Pueden esperarse diferentes niveles de tensión en los mismos pines o señales en un protocolo frente a otro. Pueden ejecutarse diferentes rutinas de software entre un protocolo y otro.
De acuerdo con una modalidad, el modo de operación predeterminado podría ser que la interfaz de comunicaciones funcione de acuerdo con el protocolo heredado, por lo tanto, el dispositivo anfitrión se configura para implementar el protocolo heredado. En este caso, el anfitrión puede activarse para fusionar de acuerdo con un nuevo protocolo (simplificado, por ejemplo), configurando de esta manera la interfaz de comunicaciones para que funcione de acuerdo con el nuevo protocolo. Por el contrario, el modo de funcionamiento predeterminado podría ser que la interfaz de comunicaciones funcione de acuerdo con el nuevo protocolo, en donde el dispositivo anfitrión puede activarse para que funcione de acuerdo con el protocolo heredado.
El protocolo correcto para funcionar puede ser activado por el tipo de token el cual se detecta en la interfaz. De acuerdo con las diferentes modalidades de la presente invención, el mecanismo de detección puede basarse en la detección de tensión, detección de corriente, el patrón de suministro de corriente, la detección de impedancia, la detección de frecuencia o detección de un estado lógico o incluso la detección de un resultado de una autoprueba o un estado del temporizador (por ejemplo, tiempo de espera), por ejemplo.
De acuerdo con una modalidad, una decisión en la cual el protocolo funcionará un dispositivo puede decidirse una vez al encender el dispositivo, una de las cuales el dispositivo puede detectar un periférico conectado a la interfaz. Por otro lado, la decisión puede tomarse mientras el dispositivo está encendido. En este caso, generalmente es cuando un periférico se conecta por primera vez a la interfaz mientras el dispositivo está en funcionamiento o cuando se realiza un cambio de periféricos mientras el dispositivo está funcionando.
La Figura 1 muestra un sistema en el cual puede implementarse una modalidad de la presente invención. El sistema comprende un primer chip y un segundo chip. El primer chip se configura para funcionar de acuerdo con un protocolo de comunicaciones propietario la cual es particularmente ventajoso en cierto sentido, por ejemplo, en términos de uso eficiente del ancho de banda, lo que hace de esta manera posible un intercambio y procesamiento rápido de archivos particularmente grandes de contenido de audio y video digital. (Por ejemplo, puede considerarse que el dúplex E/S completo de 400 MB para proporcionar un funcionamiento ventajoso a este respecto). Consecuentemente, el primer chip comprende una interfaz de comunicaciones propietaria la cual es particularmente adecuada para el protocolo de comunicaciones propietario, es decir, se configura para funcionar de acuerdo con el protocolo propietario. El segundo chip comprende una interfaz de comunicaciones estándar, como una interfaz USB 2, USB 3, HDMI o Ethernet, por ejemplo, con un número estándar de pines (es decir, una serie de pines compatibles con el estándar que está destinado a funcionar). De acuerdo con la modalidad, el segundo chip se configura además para detectar cuándo un periférico se conecta a su interfaz de comunicaciones y, en el caso de que detecte que el periférico es capaz de funcionar de acuerdo con el protocolo propietario, reconfigurar los paneles de interfaz para que sean compatibles con el protocolo propietario y hacer que el hardware y el software de su interfaz de comunicaciones funcionen de acuerdo con el protocolo propietario.
Cabe señalar que en lugar de tener dos chips como se describió anteriormente, un sistema dentro del cual se implementa la modalidad de la presente invención puede presentarse en su lugar como un llamado "SoC" o "Sistema en Chip", en donde el primer chip descrito es un primer módulo y el segundo chip descrito es un segundo módulo, con ambos módulos integrados en un circuito integrado como parte de la solución inventiva. Generalmente el primer módulo sería un módulo el cual es propietario de un primer proveedor de soluciones (silicio), por ejemplo, mientras que el segundo módulo sería un módulo el cual es propietario de un segundo proveedor de soluciones (silicio), preferiblemente un módulo estándar el cual podría usarse por una pluralidad de diferentes proveedores de soluciones de silicio de terceros o por clientes que integran dichos módulos en un chip con el fin de realizar una función en particular.
De acuerdo con un aspecto de una modalidad de la invención, un primer módulo, digamos un módulo de procesamiento de flujo de video el cual incluye una función de descifrado segura, comprende un bloque configurado para realizar un protocolo propietario para la transferencia de contenido de video hacia y/o desde un segundo módulo. La función propietaria puede permitir la consecución de una velocidad de transferencia de datos dúplex completo de E/S de 400MB entre los dos módulos, por ejemplo. De acuerdo con otro aspecto, un segundo módulo comprende un bloque de interfaz estándar, como un bloque de interfaz USB 3. Al ser un bloque de interfaz estándar, se configura para poder detectar qué tipo de dispositivo está conectado a él. Como se conoce en la técnica, tales medios de detección incluyen la detección de la velocidad de datos que el dispositivo conectado es capaz de manejar el, detectar si puede realizar dúplex completo o dúplex medio, detectar el tipo de interfaz que usa el dispositivo conectado (por ejemplo, USB 2 o USB 3 etc.). De acuerdo con la modalidad, el segundo módulo se configura además para funcionar de acuerdo con el protocolo propietario mediante la reasignación de uno o más de sus pines existentes para funcionar de acuerdo con el protocolo propietario. En otras palabras, se adapta para poder reconfigurar sus pines de acuerdo con el protocolo propietario, es decir, para reconfigurar la capa física. Se configura además para poder funcionar, a nivel de software, de acuerdo con el protocolo propietario, es decir, para reconfigurar su capa de protocolo. Con el fin de poder reconfigurar la interfaz y de esta manera implementar el protocolo propietario, el segundo módulo se configura además para realizar una nueva rutina de detección antes de la rutina de detección estándar descrita anteriormente, y si es necesario en lugar de la rutina de detección estándar, permitiendo de esta manera que el segundo módulo pueda reconfigurarse para funcionar de acuerdo con el protocolo propietario.
De acuerdo con una modalidad, el protocolo de detección comprende el envío de un comando desde el segundo módulo a un módulo conectado a la interfaz, a la espera de una respuesta, cambiando la interfaz para que funcione de acuerdo con el protocolo estándar o de acuerdo con el protocolo propietario en dependencia de la respuesta.
De acuerdo con otra modalidad, en lugar de tener un proceso de detección definido por protocolo, el proceso de detección podría detectar hardware y/o software para detectar si un dispositivo conectado a la interfaz se configura para funcionar de acuerdo con un protocolo estándar o con el protocolo propietario basado al menos en una característica caracterizadora predeterminada la cual es característica del protocolo propietario.
El protocolo propietario puede usar cualquier número de pines desde la interfaz del segundo módulo hasta un máximo del número total de pines disponibles de acuerdo con el protocolo estándar que se adapta para realizar. Consecuentemente, el segundo módulo se configura para reasignar las funciones de cualquier número de sus pines de interfaz de acuerdo con los requisitos del protocolo propietario. Además, el segundo módulo se adapta para realizar las etapas del protocolo de acuerdo con el protocolo propietario cuando detecta que un módulo compatible con el protocolo propietario se conecta a la interfaz en lugar de realizar las etapas estándar que normalmente realizaría cuando se detecta un módulo el cual usa la interfaz estándar.
De acuerdo con una modalidad de otro aspecto de la presente invención, se proporciona un sistema que comprende un primer módulo y un segundo módulo, el primer y el segundo módulos los cuales tienen interfaces a través de las cuales se conectan. La interfaz en el primer módulo se configura para funcionar de acuerdo con un protocolo propietario y la interfaz del segundo módulo está configurada para poder funcionar de acuerdo con un protocolo estándar. El segundo módulo se configura además para poder reasignar los pines de su interfaz de acuerdo con el protocolo propietario cuando detecta que se conecta a un módulo el cual comunica de acuerdo con el protocolo propietario. El segundo módulo se configura además para realizar operaciones de acuerdo con el protocolo propietario cuando detecta que se conecta a un módulo el cual se comunica de acuerdo con el protocolo propietario.
De acuerdo con diferentes modalidades de la presente invención, la detección de las capacidades del primer módulo por el segundo módulo puede realizarse basándose en las propiedades eléctricas o en propiedades asociadas con el protocolo de software. En el caso de que un sistema en el cual se implementa una modalidad de la presente invención sea un circuito integrado que comprende un módulo que tiene una interfaz física estándar adaptada de acuerdo con una modalidad de la invención y un módulo adaptado para realizar el protocolo propietario de la invención, la detección puede realizarse al encenderse. Si el sistema en el cual se implementa una modalidad de la invención comprende módulos discretos los cuales pueden conectarse entre sí, entonces la detección podría volver a realizarse cada vez que ciertos módulos se conectan o desconectan entre sí. Los medios de detección pueden incluir la detección de la forma en la cual un dispositivo o módulo se enciende, por ejemplo, un suministro de energía de subida lenta, un suministro de energía de rápido ascenso, un encendido mientras que un determinado pin (o ciertos pines) se mantienen bajos o se mantienen altos (o una combinación de pines configurados de acuerdo con un patrón predeterminado). Alternativamente, podría usarse una secuencia de autoprueba, donde se detectan patrones predeterminados particulares. De acuerdo con otras modalidades, puede recibirse un patrón particular de bits desde un dispositivo periférico, el módulo el cual tiene la interfaz compatible estándar interpreta como un disparador para configurar la interfaz para que funcione de acuerdo con uno u otro protocolo.
La Figura 1 muestra un sistema en el cual puede implementarse una modalidad de la presente invención. En la Figura, el segundo módulo, en el cual puede implementarse una modalidad de la presente invención, se denomina procesador (PROC). El procesador (PROC) comprende un módulo de interfaz de comunicaciones (INTH), es decir, un módulo de interfaz física. El módulo de interfaz (INTH) tiene un conector (CONNH), el cual se muestra en el ejemplo de la Figura 1 que tiene con cuatro pines, aunque puede tener un número de pines, aunque puede tener un número de pines de según lo requiera cualquier protocolo de comunicaciones estándar. El módulo de interfaz física (INTH) también puede tener un controlador (CTL) para gestionar el funcionamiento del módulo de interfaz de acuerdo con un protocolo de comunicaciones, el controlador se configura además para gestionar el funcionamiento del módulo de interfaz de acuerdo con un protocolo de comunicaciones propietario diferente del protocolo estándar. Además, puede comprender una memoria para almacenar instrucciones o valores útiles para el controlador.
La interfaz (INTH) se configura para funcionar de acuerdo con al menos uno de los protocolos estándar (P2). Se configura además para poder funcionar de acuerdo con al menos otro protocolo de comunicaciones (alternativo) (P1) el protocolo propietario. Preferentemente el protocolo de comunicaciones propietario (P1) debe tener un rendimiento de ancho de banda más eficiente que el protocolo estándar (P2).
En la Figura 1, el módulo propietario se llama dispositivo periférico (PER). El módulo de interfaz física (INTH) todavía se configura además para cambiar selectivamente para funcionar con cualquiera de los dos protocolos (P1, P2). Para ello, el módulo de interfaz física (INTH) comprende un detector (DET) con el fin de controlar el cambio entre los dos protocolos (P1, P2). Cualquier detector (DET) el cual pueda detectar a cuál protocolo (P1, P2) un dispositivo periférico (PER) conectado al bus de comunicaciones entre el procesador (PROC) y el dispositivo periférico se configura para funcionar lo hará. Por ejemplo, como se muestra en la Figura 1, el dispositivo periférico (PER) se configura para funcionar de acuerdo con un protocolo más eficiente de ancho de banda (P1) y comprende una interfaz de comunicaciones (INTP) con un conector (CONNP) que tiene tres pines. En este caso, el detector (medios de detección) (DET) en el procesador (PROC) puede configurarse para detectar cuando no se usa uno de los pines del conector (CONNH) de su módulo de interfaz (INTH). Esto puede hacerse mediante el uso de un detector de circuito abierto o un detector de cortocircuito como medio de detección, por ejemplo. Cuando el detector (DET) detecta que solo se están usando tres pines, puede programar o configurar de cualquier otra manera el módulo de interfaz para que funcione de acuerdo con el protocolo de ancho de banda eficiente (P1). Por el contrario, si el dispositivo periférico tenía cuatro pines en su módulo de interfaz, configurados para funcionar de acuerdo con el protocolo estándar, entonces el detector (DET) detecta que el periférico usa todos los contactos de la interfaz (INTH) y la interfaz (INTH) se reconfigura para funcionar de acuerdo con el protocolo estándar (P2). El detector (DET) puede tomar cualquiera de las formas descritas anteriormente, por ejemplo, siempre y cuando permita que el módulo de interfaz (INTH) sepa a cuál tipo de periférico está conectado.
De acuerdo con una modalidad, el módulo de interfaz física comprende un controlador configurado para gestionar el funcionamiento de la interfaz de acuerdo con un protocolo de comunicación estándar o con un protocolo de comunicación alternativo (el protocolo de comunicación propietario), el protocolo de comunicación alternativo que permite un rendimiento más eficiente de los datos a través del bus de comunicaciones y de esta manera más adecuados para aplicaciones de "Macrodatos". El módulo de interfaz también puede comprender una memoria para almacenar comandos o variables u otros valores para el controlador.
Un ejemplo de un módulo de interfaz de acuerdo con una modalidad de la presente invención, en el cual los medios de detección usan detección eléctrica, podría ser un módulo de interfaz que comprende medios de medición de corriente, es decir, un amperímetro. En este ejemplo, la corriente de funcionamiento del dispositivo periférico se mide mediante el uso de los medios de detección (es decir, el amperímetro). La salida del amperímetro se usa para activar la interfaz en funcionamiento de acuerdo con uno u otro protocolo. En este caso se sabe que los dispositivos periféricos los cuales funcionan de acuerdo con el protocolo heredado (estándar) tienen un consumo de corriente el cual está por debajo de un umbral predeterminado, mientras que los dispositivos periféricos los cuales funcionan de acuerdo con un nuevo protocolo más eficiente de ancho de banda con menos sobrecargas tienen un consumo de corriente el cual está muy por encima del umbral predeterminado. Al incluir un módulo de medición de corriente para medir la corriente en el pin de suministro de energía de la interfaz de comunicaciones y un comparador para detectar si la corriente del suministro de energía periférico es mayor o menor que el umbral predeterminado, el módulo de interfaz (y por lo tanto el módulo supuestamente estándar) puede determinar si el dispositivo periférico (el módulo propietario) debe funcionar de acuerdo con el protocolo heredado (estándar) o el nuevo protocolo (propietario) y, por lo tanto, configurarse de esta manera (incluida la interfaz) para funcionar de acuerdo con el protocolo detectado. La interfaz comprende medios de detección para detectar cuándo la interfaz de comunicaciones debe funcionar de acuerdo con el protocolo heredado o el nuevo protocolo y medios de multiplexación para permitir que los pines de la interfaz se reconfiguren de acuerdo con el protocolo detectado, evitando de esta manera un protocolo en favor del otro.
La simplificación del nuevo protocolo con respecto al protocolo estándar (o heredado) puede implicar mejorar el uso del ancho de banda, mediante el uso de un diseño de chip más simple o simplemente mediante el uso de un protocolo existente el cual se sabe que proporciona más eficiencia de ancho de banda con respecto a un protocolo heredado.

Claims (9)

  1. REIVINDICACIONES
    i. Un sistema en chip (SYS) que comprende un primer módulo (PER) y un segundo módulo (PROC), el primer módulo (PER) que comprende una primera interfaz física (INTP), el segundo módulo (PROC) que comprende una segunda interfaz física (INTH), la primera interfaz física (INTP) que comprende un primer número de pines, la segunda interfaz física (INTH) que comprende un segundo número de pines mayor o igual que el primer número de pines, la segunda interfaz física configurada para funcionar de acuerdo con un protocolo de comunicaciones estándar (P2), la primera interfaz física configurada para funcionar de acuerdo con un protocolo de comunicaciones propietario (P1) diferente del protocolo de comunicaciones estándar (P2), el primer y el segundo módulo (PER, PROC) conectados entre sí a través de uno o más pines respectivos de sus respectivas interfaces físicas (INTP, INTH),
    en donde el segundo módulo (PROC) se configura además para funcionar de acuerdo con el protocolo de comunicaciones propietario (P1) y para además detectar si el primer módulo (PER) se configura para funcionar de acuerdo con el protocolo de comunicaciones propietario (P1) o el protocolo de comunicaciones estándar (P2) y para cambiar la segunda interfaz física (INTH) para que funcione de acuerdo con el protocolo de comunicaciones propietario (P1) o el protocolo de comunicaciones estándar (P2) en dependencia del resultado de la detección, en donde la configuración del segundo módulo para que funcione de acuerdo con el protocolo de comunicaciones propietario se logra al reasignar uno o más del segundo número de pines para que funcione de acuerdo con el protocolo de comunicaciones propietario.
  2. 2. El sistema en chip de acuerdo con la reivindicación 1, en donde el protocolo de comunicaciones estándar (P2) es uno seleccionado del grupo USB 2, USB 3, Ethernet, HDMI o eSATA.
  3. 3. El sistema en chip (SYS) de acuerdo con cualquiera de las reivindicaciones 1 o 2, en donde el segundo módulo de interfaz física (INTH) comprende:
    un controlador (CTL) configurado para gestionar comunicaciones a través del módulo de interfaz (INTH) a través de la primera pluralidad de pines de acuerdo con un protocolo de comunicación estándar (P2); y
    una memoria (MEM) para almacenar instrucciones o valores para el controlador (CTL);
    en donde el controlador (CTL) se configura además para:
    gestionar comunicaciones a través del módulo de interfaz (INTH) de acuerdo con un protocolo de comunicaciones propietario (P1) diferente del protocolo de comunicaciones estándar (P2) mediante el uso de la primera pluralidad de pines o un subconjunto del mismo de acuerdo con el protocolo de comunicaciones propietario (P1); y seleccionar entre el protocolo de comunicación estándar (P1) y el protocolo de comunicación alternativo (P2) basado en una señal de selección de protocolo (MODE);
    el módulo de interfaz física (INTH) que comprende además un detector (DET) para el monitoreo de la primera pluralidad de pines y para proporcionar la señal de selección de protocolo (MODE) basada en un comportamiento predeterminado de una o más de la primera pluralidad de pines.
  4. 4. El sistema en chip (SYS) de acuerdo con cualquiera de las reivindicaciones anteriores, en donde el protocolo alternativo (P2) se dispone para proporcionar una comunicación más rápida a través del bus de comunicación (BUS) que el protocolo de comunicación estándar (P1).
  5. 5. El sistema en chip (SYS) de acuerdo con cualquiera de las reivindicaciones anteriores, en donde el detector (DET) se configura para medir una característica eléctrica en al menos una de la primera pluralidad de pines y para proporcionar la señal de selección de protocolo (MODE) basada en la característica eléctrica medida.
  6. 6. El sistema en chip (SYS) de acuerdo con la reivindicación 5, en donde la característica eléctrica es una del grupo ordenado de corriente, tensión, impedancia, frecuencia o nivel lógico, la señal de selección de protocolo (MODE) basada en una comparación de característica eléctrica medida con una característica eléctrica de referencia elegida del grupo ordenado de corriente umbral, tensión umbral, impedancia umbral, frecuencia de referencia o nivel lógico de referencia, respectivamente.
  7. 7. El sistema en chip (SYS) de acuerdo con la reivindicación 5, en donde el detector (DET) es un detector de circuito abierto configurado para detectar al menos una de la primera pluralidad de pines como de circuito abierto, la señal de selección de protocolo (MODE) en dependencia de si se detecta o no un circuito abierto.
  8. 8. El sistema en chip (SYS) de acuerdo con cualquiera de las reivindicaciones anteriores, en donde el detector (DET) comprende un registro para recibir una secuencia de uno o más bits a través de una o más de la primera pluralidad de pines, la señal de selección de protocolo (MODE) basada en una coincidencia entre una secuencia predeterminada de uno o más bits y la secuencia detectada de uno o más bits.
  9. 9. El sistema en chip (SYS) de acuerdo con cualquiera de las reivindicaciones 3 a 8, en donde el protocolo de comunicaciones estándar (P2) es uno seleccionado del grupo USB 2, USB 3, Ethernet, HDMI o eSATA.
ES14173326T 2014-06-20 2014-06-20 Módulo de interfaz física Active ES2798115T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP14173326.1A EP2958028B1 (en) 2014-06-20 2014-06-20 Physical interface module

Publications (1)

Publication Number Publication Date
ES2798115T3 true ES2798115T3 (es) 2020-12-09

Family

ID=50979596

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14173326T Active ES2798115T3 (es) 2014-06-20 2014-06-20 Módulo de interfaz física

Country Status (11)

Country Link
US (2) US11853249B2 (es)
EP (1) EP2958028B1 (es)
JP (1) JP6678400B2 (es)
KR (1) KR102293393B1 (es)
CN (2) CN105279125A (es)
AU (1) AU2015203209B2 (es)
BR (1) BR102015014593B1 (es)
CA (1) CA2893904C (es)
ES (1) ES2798115T3 (es)
SG (1) SG10201504277PA (es)
TW (1) TWI709860B (es)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
US10515025B2 (en) * 2016-08-08 2019-12-24 Cirrus Logic, Inc. Communication protocol adapter
CN106199177A (zh) * 2016-08-26 2016-12-07 贵州电网有限责任公司电力科学研究院 用于电能表的通用接口
US20180175772A1 (en) * 2016-12-21 2018-06-21 Rockwell Automation Technologies, Inc. Motor drive with multi-function high speed communications interface
WO2019234698A1 (en) * 2018-06-08 2019-12-12 IOT.nxt BV A communication apparatus
CN110611229A (zh) * 2018-06-14 2019-12-24 北京众享比特科技有限公司 网络接口、接口装置、网络线缆接头及防物理入侵方法
BE1026569B1 (de) * 2018-08-27 2020-03-23 Phoenix Contact Gmbh & Co Steuer- und Datenübertragungsanlage zur Unterstützung verschiedener Kommunikationsprotokolle und ein Adaptermodul
CN111371632B (zh) * 2018-12-25 2023-04-28 阿里巴巴集团控股有限公司 通信方法、装置、设备及存储介质
KR102323656B1 (ko) * 2019-06-04 2021-11-08 엘지전자 주식회사 홈 어플라이언스 제어 장치 및 방법, 홈 어플라이언스 및 홈 어플라이언스 동작 방법
DE102019126690A1 (de) * 2019-10-02 2021-04-08 Phoenix Contact Gmbh & Co. Kg Verfahren zur datenübertragung zwischen einem peripheriegerät und einer datenerfassungseinheit, peripheriegerät sowie datenerfassungseinheit
LU101428B1 (de) * 2019-10-02 2021-04-02 Phoenix Contact Gmbh & Co Verfahren zur Datenübertragung zwischen einem Peipheriegerät und einer Datenerfassungseinheit, Peripheriegerät sowie Datenerfassungseinheit
CN114697735B (zh) * 2020-12-25 2023-11-07 广州视源电子科技股份有限公司 互联投屏方法、装置及交互平板
KR102436486B1 (ko) 2021-03-19 2022-08-26 (주)유노아이티 이상전원을 감지하여 복구하는 네트워크 시스템 및 방법
KR102464345B1 (ko) 2021-03-19 2022-11-09 (주)유노아이티 네트워크 인터페이스 모듈 시스템
CN113676270A (zh) * 2021-08-25 2021-11-19 深圳市广和通无线股份有限公司 支持多芯片平台的5g无线模块信号噪声检测方法及装置
US20230153263A1 (en) * 2021-11-16 2023-05-18 Infineon Technologies Austria Ag Flexible high speed interface implementation in a power supply
US20230325338A1 (en) * 2022-04-06 2023-10-12 Western Digital Technologies, Inc. Protocol indicator for data transfer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334160B1 (en) 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
US7058075B1 (en) * 1999-06-15 2006-06-06 Cisco Technology, Inc. Self-configuring interface for communication protocols
US7290072B2 (en) * 1999-10-06 2007-10-30 Igt Protocols and standards for USB peripheral communications
US7159052B1 (en) * 1999-11-02 2007-01-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Configurable architecture for virtual socket client to an on-chip bus interface block
US7440287B1 (en) * 2000-01-06 2008-10-21 Super Talent Electronics, Inc. Extended USB PCBA and device with dual personality
AU2001281339A1 (en) * 2000-07-31 2002-02-13 Iomega Corporation Automatic detection of host bus protocol
JP2003151018A (ja) * 2001-11-08 2003-05-23 Sanden Corp 自動販売機の制御システム
US7487283B2 (en) * 2002-08-16 2009-02-03 American Megatrends, Inc. Apparatus for bridging two or more data communications interfaces
ITVA20020045A1 (it) * 2002-09-06 2004-03-07 St Microelectronics Srl Dispositivo di memoria accessibile con piu' protocolli di
GB0425813D0 (en) * 2004-11-24 2004-12-29 Finglas Technologies Ltd Remote control of antenna line device
US7715433B2 (en) * 2006-07-14 2010-05-11 Boren Gary W Universal controller and signal monitor
CN101378617A (zh) * 2007-08-30 2009-03-04 盛群半导体股份有限公司 动态配置芯片引脚功能的装置
US7737747B2 (en) * 2007-08-31 2010-06-15 Texas Instruments Incorporated Scheme for controlling rise-fall times in signal transitions
CN100562848C (zh) * 2007-09-21 2009-11-25 深圳职业技术学院 微处理器通用开发系统
CN100570591C (zh) * 2007-09-29 2009-12-16 中兴通讯股份有限公司 终端芯片管脚复用装置
GB2457667B (en) * 2008-02-19 2012-01-11 Advanced Risc Mach Ltd Data transfer between devices within an integrated circuit
TW201027351A (en) * 2009-01-08 2010-07-16 Innostor Technology Corp Signal converter of all-in-one USB connector
US7814255B1 (en) * 2009-04-14 2010-10-12 Oracle America, Inc. Multi-interface multi-channel modular hot plug I/O expansion
US20100312934A1 (en) * 2009-06-05 2010-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Multi-Protocol Bus Communications
JP5538839B2 (ja) * 2009-11-25 2014-07-02 キヤノン株式会社 データ通信装置、及びその制御方法
CN201667071U (zh) * 2009-11-26 2010-12-08 北京航空航天大学 一种信号转接系统
WO2011106049A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Time multiplexing at different rates to access different memory types
US8484387B2 (en) * 2010-06-30 2013-07-09 Silicon Image, Inc. Detection of cable connections for electronic devices
EP2407915A1 (en) 2010-07-16 2012-01-18 Nagravision S.A. Multiple-speed interface
WO2012119296A1 (zh) * 2011-03-04 2012-09-13 Lai Minghong 一种USB2.0、eSATA、USB3.0三合一连接器
US8683087B2 (en) * 2011-04-11 2014-03-25 Fairchild Semiconductor Corporation Mobile device auto detection apparatus and method
TWM420090U (en) * 2011-06-16 2012-01-01 Molex Taiwan Ltd Electrical connection device
US8494585B2 (en) * 2011-10-13 2013-07-23 The Boeing Company Portable communication devices with accessory functions and related methods
US8799527B2 (en) * 2012-09-07 2014-08-05 Apple Inc. Data structures for facilitating communication between a host device and an accessory
JP5936498B2 (ja) * 2012-01-16 2016-06-22 ルネサスエレクトロニクス株式会社 Ｕｓｂ３．０デバイス及び制御方法
US8848726B1 (en) * 2013-01-24 2014-09-30 The Intellisis Corporation I/O data interface for packet processors
CN103106169B (zh) * 2013-01-28 2015-08-12 无锡众志和达数据计算股份有限公司 基于aurora协议的高速总线接口的扩展架构
US9418985B2 (en) * 2013-07-16 2016-08-16 Qualcomm Incorporated Complete system-on-chip (SOC) using monolithic three dimensional (3D) integrated circuit (IC) (3DIC) technology

Also Published As

Publication number Publication date
CA2893904A1 (en) 2015-12-20
AU2015203209A1 (en) 2016-01-21
JP6678400B2 (ja) 2020-04-08
TW201617909A (zh) 2016-05-16
KR20150146410A (ko) 2015-12-31
AU2015203209B2 (en) 2020-10-15
EP2958028B1 (en) 2020-05-13
US11853249B2 (en) 2023-12-26
CA2893904C (en) 2023-06-06
TWI709860B (zh) 2020-11-11
JP2016009490A (ja) 2016-01-18
CN113778928A (zh) 2021-12-10
US20150370751A1 (en) 2015-12-24
SG10201504277PA (en) 2016-01-28
US20240168912A1 (en) 2024-05-23
EP2958028A1 (en) 2015-12-23
KR102293393B1 (ko) 2021-08-25
BR102015014593A2 (pt) 2018-01-02
BR102015014593B1 (pt) 2022-08-02
CN105279125A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
ES2798115T3 (es) Módulo de interfaz física
EP3117329B1 (en) Method, apparatus, and computer program product for entering accessory docking mode in usb type c
EP3529705B1 (en) Configuring docks
US20170068630A1 (en) Runtime drive detection and configuration
US10162784B2 (en) Adapter for transmitting signals
US10977202B2 (en) Adaptable connector with external I/O port
TWI484338B (zh) 單針腳埠電力控制
US9990321B2 (en) Selectively connecting a port of an electrical device to components in the electrical device
TWI626592B (zh) 基本輸入輸出系統對pci-e通道的控制方法
US9214211B2 (en) Methods of and apparatus for determining unique die identifiers for multiple memory die within a common package
WO2018004755A1 (en) Connection cable with voltage level indicator
US9843328B1 (en) 3D field programmable gate array system with reset management and method of manufacture thereof
KR100764743B1 (ko) 리셋 제어 유닛을 구비한 메모리 카드 및 그것의 리셋 제어방법
US20140198440A1 (en) At least one die produced, at least in part, from wafer, and including at least one replicated integrated circuit
US20160078939A1 (en) Appointing semiconductor dice to enable high stacking capability
TWI587154B (zh) 可切換pci-e通道的主機板模組
TW201826261A (zh) 記憶體裝置
TW201527978A (zh) 主機板