CN100570591C - 终端芯片管脚复用装置 - Google Patents
终端芯片管脚复用装置 Download PDFInfo
- Publication number
- CN100570591C CN100570591C CNB2007101615836A CN200710161583A CN100570591C CN 100570591 C CN100570591 C CN 100570591C CN B2007101615836 A CNB2007101615836 A CN B2007101615836A CN 200710161583 A CN200710161583 A CN 200710161583A CN 100570591 C CN100570591 C CN 100570591C
- Authority
- CN
- China
- Prior art keywords
- signal
- module
- general purpose
- pin
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种终端芯片管脚复用装置,包括:多个复用控制组合逻辑模块,通过输入使能控制信号或输出使能控制信号来控制对应的复用管脚宏单元模块输入信号或输出信号;复用控制模块,控制连接至复用管脚的功能模块的引出信号和通用I/O接口模块信号的切换,以及它们信号的方向;通用I/O接口模块,用于确定通用I/O接口模块的信号方向、输出CPU配置电平至复用管脚、以及读取复用管脚的信号或引入功能模块的信号;以及多个复用管脚宏单元模块,每一个复用管脚宏单元模块都对应于一个复用管脚,用于根据来自相应的复用控制组合逻辑模块的输入使能信号或输出使能信号来使复用管脚输入信号或输出信号。本发明有利于芯片使用者芯片外部功能的扩展和连接。
Description
技术领域
本发明涉及终端SOC(片上系统)芯片或者手机多媒体芯片设计,尤其涉及一种超大规模芯片的管脚复用装置。
背景技术
随着微电子和通讯技术的迅速发展,芯片的集成规模越来越大。终端SOC(片上系统)芯片就是一个典型的例子。早期的终端芯片,可能需要多个芯片来完成相应功能,而现在一个终端SOC芯片集成了基带所有功能,而且还具有丰富的多媒体和应用功能。这些终端芯片包括手机基带芯片、手机应用处理器、终端多媒体处理器以及多媒体播放器SOC芯片等。
随着应用需求的迅速增长,终端芯片集成功能越来越丰富,如支持多种存储器类型、支持多种通讯接口、多种多媒体功能、多种外部连接功能等等。终端SOC芯片功能的增加,必然增加芯片引出管脚,以连接具体的应用功能。如图一所示的是一个典型的手机SOC芯片功能框图。其需要引出的管脚包括下面几类:
(1)、存储器总线接口,包括DDR SDRAM、FLASH等。
(2)、应用功能接口,如基带接口、WLAN接口和蓝牙接口等。
(3)、外部通讯连接接口,如各种串口(UART、SPI、12C、USB、SD/MMC等)。
(4)、多媒体接口,如LCD接口、摄像头接口和音频接口等。
(5)、杂类接口,包括测试接口、GPIO、时钟和电源管理等。
一般,集成应用功能和多媒体功能的手机SOC芯片需要引出的I/O信号多达400多个。
如此多的I/O需要引导管脚,会导致下面几个问题:
(1)、增加芯片制造成本。事实上,随着微电子工艺技术的发展,芯片的硅面积成本相对降低了许多,而封装成本所占比例越来越大。I/O数量大,必然增加封装成本。
(2)、增加芯片封装难度。由于工艺线宽越来越小,硅片面积也相应变小。但I/O数量却很多,不但增加了芯片的封装面积,而且使芯片的封装复杂化。
(3)、系统集成时,终端体积难以减小。这不符合终端趋向于小型化潮流。
针对这种问题,一些手机芯片也采用了管脚复用的方式,但主要是在模块级对GPIO(通用I/O信号)与一些测试信号进行复用,也减少了少量(十多个)管脚。但对上述存在问题并无多少改进。
另外,随着手机终端功能设计多样化的要求,对手机芯片GPIO(通用I/O)的数量要求较多,这又与减少芯片管脚成为矛盾。
因此,需要一种终端芯片管脚复用的解决方案,能够解决上述相关技术中的问题。
发明内容
本发明旨在克服终端SOC芯片引出管脚多,封装成本高、芯片整体面积大的缺点,解决现有技术中存在的GPIO数量不足,使用灵活性差的问题。
根据本发明的一个方面,提供了一种终端芯片管脚复用装置,包括:多个复用控制组合逻辑模块,其中的每一个均受控于复用控制模块并通过输入使能控制信号或输出使能控制信号来控制对应的复用管脚宏单元模块输入信号或输出信号;复用控制模块,用于控制连接至复用管脚的功能模块的引出信号和通用I/O接口模块信号的切换,以及控制复用管脚的功能模块的引出信号和通用I/O接口模块信号的方向;通用I/O接口模块,用于确定通用I/O接口模块的信号方向、输出CPU配置电平至复用管脚、以及读取复用管脚的信号或引入功能模块的信号;以及多个复用管脚宏单元模块,其中的每一个复用管脚宏单元模块都对应于一个复用管脚,用于根据来自相应的复用控制组合逻辑模块的输入使能信号或输出使能信号来使复用管脚输入信号或输出信号,包括复用管脚的信号驱动、三态控制和复用管脚的保护。
其中,多个所管脚宏单元模块还用于进行输出电平的转换、输入电平的转换、复用管脚的三态控制、以及复用管脚的输出驱动。
其中,复用控制模块还用于对输入到各个功能模块和通用I/O接口模块的信号进行中断监测和管理,以及控制管脚的上拉、下拉、保持和磁滞特性。
其中,I/O接口模块还用于采集I/O接口模块的中断信号,并将中断信号输出至CPU最小系统,以及获取来自各个功能模块的信号。
其中,复用控制模块包括多个寄存器,CPU通过对多个寄存器进行配置来控制切换连接至复用管脚的各个功能模块和通用I/O接口模块,以及控制各个功能模块和通用I/O接口模块的信号方向。
其中,通用I/O接口模块支持的最大I/O数量为256。
其中,复用管脚的复用模式包括:正常模式、通用I/O接口输出模式、通用I/O接口输入模式、通用I/O接口检测模式、功能模块替代模式、管脚替代模式、和级联模式。
其中,在正常模式下,复用管脚用于功能模块的输入和输出。
其中,在通用I/O接口输出模式下,复用管脚用于输出通用I/O接口模块的信号,以及来自通用I/O接口模块的信号选择是否回环至相应的功能模块。
其中,在通用I/O接口输入模式下,复用管脚用于向通用I/O接口模块输入信号,以及通用I/O接口模块配置是否允许通用I/O接口模块产生中断。
其中,在通用I/O接口检测模式下,复用管脚用于各个功能模块的输入和输出,同时复用管脚上的信号被输入到通用I/O接口模块,CPU读取信号的状态,从而实现信号监测。
其中,在功能模块替代模式下,第一功能模块的信号输入输出由第二功能模块完成,并激活对应于第二功能模块的通用I/O接口模块监测模式。
其中,在管脚替代模式下,第一功能模块的信号经由第二复用管脚宏单元模块进行输入和输出。
其中,在级联模式下,通过多个复用管脚宏单元模块将信号输入至各个功能模块中的一个。
采用本发明,在能够减少从终端SOC芯片中引出的管脚的数量,同时,不影响差异化设计中不同的功能需求。从而降低芯片的生产成本,并减少手机SOC芯片的封装面积,有利于终端小型化设计。另外,由于多数管脚是与GPIO复用,使用者可以灵活配置GPIO或者实事配置GPIO,有利于芯片使用者芯片外部功能的扩展和连接。本发明所采用的方法,其I/O灵活的配置也有利于系统设计初期的测试和板级系统的故障定位。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是示出现有技术中常用的终端SOC芯片的功能框图;
图2是示出根据本发明的终端SOC芯片的功能框图;以及
图3是示出根据本发明实施例的终端管脚复用装置的框图。
具体实施方式
下面将结合附图来详细说明本发明的实施例。
图2是示出根据本发明的终端SOC芯片的功能框图。参照图2,根据本发明的终端管脚复用装置200包括:复用控制模块202,用于控制功能模块和通用I/O接口模块之间的切换,以及控制功能模块和通用I/O接口模块的信号的方向;以及通用I/O接口模块204,用于确定通用I/O接口模块的信号方向、输出CPU配置电平至复用管脚、以及读取复用管脚的信号,其中,每个复用控制组合逻辑模块对应于一个复用管脚。
该装置还包括:多个复用控制组合逻辑模块,其中的每一个复用控制组合逻辑模块都用于切换功能模块和通用I/O接口模块,控制功能模块和通用I/O接口模块的信号的方向,以及通过输入使能控制信号或输出使能控制信号来控制复用管脚宏单元模块输入信号或输出信号;以及多个复用管脚宏单元模块,其中的每一个复用管脚宏单元模块都用于根据来自多个复用控制组合逻辑模块之一的输入使能信号或输出使能信号来使复用管脚输入信号或输出信号,包括复用管脚的信号驱动、三态控制和复用管脚的保护,其中,每个复用管脚宏单元模块对应于一个复用管脚。
复用控制模块还用于对输入到功能模块和I/O接口模块的信号进行中断监测和管理,以及控制复用管脚的上拉、下拉、保持和磁滞特性。
I/O接口模块还用于采集I/O接口模块的中断信号,并将中断信号输出至CPU最小系统,以及获取来自功能模块的信号。
复用控制模块包括多个寄存器,CPU通过对多个寄存器进行配置来控制切换连接至复用管脚的功能模块和通用I/O接口模块,以及控制功能模块和通用I/O接口模块的信号的方向。
I/O接口模块支持的最大I/O数量为256。
复用管脚的复用模式包括:正常模式、通用I/O接口输出模式、通用I/O接口输入模式、通用I/O接口检测模式、功能模块替代模式、管脚替代模式、和级联模式。
在正常模式下,复用管脚用于功能模块的输入和输出。
在通用I/O接口输出模式下,复用管脚用于输出通用I/O接口模块的信号,以及来自通用I/O接口模块的信号选择是否回环至相应的功能模块。
在通用I/O接口输入模式下,复用管脚用于向通用I/O接口模块输入信号,以及通用I/O接口模块配置是否允许通用I/O接口模块产生中断。
在通用I/O接口检测模式下,复用管脚用于功能模块的输入和输出,同时输入功能模块的信号和从功能模块输出的信号都输入到通用I/O接口模块,CPU读取信号状态,从而实现信号监测。
在功能模块替代模式下,第一功能模块的信号输入由第二功能模块完成,并激活相应的通用I/O接口模块监测模式。
在管脚替代模式下,第一功能模块的信号经由第二复用管脚宏单元模块进行输入和输出。
在级联模式下,通过多个复用管脚宏单元模块将信号输入至多个功能模块中的一个。
依然参照图2来说明本发明的一个实施例。
通常的管脚复用是在模块级进行,即只是GPIO模块与部分测试和功能引脚进行复用。这种复用减少的管脚数量非常有限。实际上,由于手机功能差异化比较大,终端SOC芯片的功能并不是每个设计中都会全部包含,本实施例就是利用这个特点来实现大部分管脚系统级复用的。
实施例是在终端SOC芯片的系统级进行复用,几乎大部分管脚都有配置和复用功能。
本实施例中的终端管脚复用装置包括:
芯片系统级的管脚复用控制器202,此控制器是整个芯片的复用控制器,模块内部有寄存器,CPU可进行配置,产生不同的复用功能。主要包括三个方面的控制:每个管脚复用控制组合逻辑的控制,包括信号来源、方向等;中断处理功能,包括管脚的中断使能、中断监测和中断复用等功能;管脚的特殊功能配置,如上拉、下拉、磁滞和保持等;
芯片的GPIO模块204,通常GPIO模块数量不多,如32个等。系统级复用功能,可以使大多数管脚具有GPIO功能,例如,可多达128个,甚至256个。GPIO模块有内部寄存器,CPU可配置寄存器,读写寄存器以操作GPIO模块。
每个复用管脚都有对应的复用控制组合逻辑206,此部分逻辑受控于复用完成输入输出方向选择、输入输出切换等;
芯片需要引出I/O信号的IP模块,如各种通讯串口模块、多媒体输入输出模块;
每个引出管脚对应的PAD宏单元;
芯片内用于配置管脚的CPU子系统;
片内互联总线,CPU通过互联总线对相应模块进行配置、读写等操作;
本实施例中的系统级管脚复用具有以下主要特征:
(1)、在终端SOC芯片中有一个系统级的复用控制器,能够完成复用管脚的I/O切换、来源、管脚附属特性切换等功能;
(2)、除专用管脚外,芯片中的其他管脚都收到复位控制器的控制,能够根据应用需要进行配置;
(3)、芯片内部有一个GPIO模块。所有复用的管脚都能够配置为通用I/O(GPIO),最大支持的GPIO可以多达256个;
(4)、所有复用的管脚可以通过CPU配置支持中断功能;
(5)、复位控制器模块具有一级中断管理功能,可以选择是否屏蔽相应中断,并根据需要完成中断监测功能;
(6)、每个复用管脚能够通过对寄存器配置,选择是否具有上拉、下拉、保持和磁滞功能;以及
(7)、管脚复用不仅可以做到功能模块I/O与GPIO信号的复用,还可以是两个功能模块I/O和GPIO信号的三重复用。
该管脚复用还具有以下特点:
(1)、复用控制器模块有相应寄存器,CPU通过对寄存器配置实现复用;
(2)、此方案具有管脚信号捕获功能,即管脚完成正常功能模块,还能够将管脚信号映射到GPIO;以及
(3)、此方案支持管脚信号的菊花链连接方式。即管脚信号可以通过复用控制组合逻辑级联起来。
下面参照图2~图3来详细说明本发明的另一个实施例。在该实施例中,终端SOC芯片的系统级进行芯片引出信号管脚复用,从而在增加GPIO数量、增加引出外部中断信号的同时,减少总的输出管脚,从而达到减少芯片封装管脚数量。
图2所示的终端管脚复用装置与业界常见的管脚复用装置(如图1所示)相比较,增加了芯片系统级的引出信号复用控制器模块和GPIO模块。对所有可能复用的引出信号都经过了复用控制组合逻辑,从而完成各种复用模式。
图2中的202电路模块是系统级的引出信号复位控制器。此控制器是整个芯片的复用控制器,模块内部有寄存器,CPU可进行配置,产生不同的复用功能。
其中完成相应IP模块引出信号与GPIO信号的切换控制、信号方向的控制,引出信号的中断监测和管理也有此控制器管理。另外,管脚的特殊特性,如上拉、下拉、保持和磁滞特性也由此模块的寄存器输出信号控制。
图2中的204电路模块是系统级的GPIO电路模块。GPIO模块内部有CPU通过互联总线配置和读写的寄存器。GPIO模块能够根据配置确定GPIO模块信号的方向,可完成CPU配置电平的输出,可读取相应复用管脚的信号或者相应引入IP模块的信号。另外,GPIO模块也有中断管理功能,能够采集各个GPIO的中断信号,并向CPU最小系统输出中断信号。根据需要,GPIO模块能够支持的最大I/O数量可达256个。
图2中的206电路是所有需要复用的信号都要经过的复用控制组合逻辑。这些组合逻辑具体完成输出信号的切换、输入信号的切换。并输出I/O宏单元所需要的输出使能控制信号和输入使能控制信号。
图3是示出本实施例的具体实现的示意图。
参照图3,302是需要复用引出信号的IP模块n,这些IP模决一般包含常用通讯如各种串口(UART、SPI、I2C、USB、SD/MMC等);多媒体接口,如LCD接口、摄像头接口和音频接口等;应用功能接口,如基带接口、WLAN接口和蓝牙接口等;存储器接口等。
304是电路模块是系统级的GPIO电路模块。此模块完成CPU配置电平的输出,可读取相应复用管脚的信号或者相应引入IP模块的信号。
306是系统级的引出信号复用控制器电路。此控制器是整个芯片的复用控制器,模块内部有寄存器,CPU可进行配置,产生不同的复用功能。其中完成相应IP模块引出信号与GPIO信号的切换控制、信号方向的控制,引出信号的中断监测和管理也有此控制器管理。另外,管脚的特殊特性,如上拉、下拉、保持和磁滞特性也由此模块的寄存器输出信号控制。
308是芯片的复用控制组合逻辑n电路。这些组合逻辑具体完成输出信号的切换、输入信号的切换。并输出I/O宏单元所需要的输出使能控制信号和输入使能控制信号。其中每个管脚对应一个复用控制组合逻辑。
310是复用控制组合逻辑m电路,是另外一个管脚的复用控制组合逻辑,实现方式与功能与复用控制组合逻辑n相同。
312是PAD(管脚)I/O宏单元n。PAD宏单元是芯片连接到片外的最后电路。包括输出驱动、输出电平转换、三态控制、输入电平转换以及相应的保护电路。
314是另外一个PAD(管脚)I/O宏单元m。
图3表示了一个复用管脚的实现电路原理框图。芯片整个系统有一个复用控制器和一个GPIO模块,每个复用管脚都有相应的复用控制组合逻辑(图3中的308和310)和相应的PAD宏单元。(图3中的312和314)。
图3中各个电路模块相应的交互方式和信号流向描述如下:
需要引出的外部的信号包括所有IP模块的片外输入输出信号、GPIO输入输出信号。这些信号都连接到复用控制组合逻辑模块中。而复用控制组合逻辑的具体输入输出信号选择和方向是由复用控制器模块输出的信号控制的。复用控制器有软件配置的寄存器,可灵活选择相应信号和信号方向。另外,复用控制器内部有每个复用管脚属性的寄存器,通过CPU配置,可将管脚配置为上拉、下拉、磁滞和保持等多种功能。复用控制组合逻辑与PAD宏单元连接的信号包括输入使能、输出使能、输入信号和输出信号。PAD宏单元完成最终的管脚信号驱动、三态控制和保护功能。当配置为GPIO输入信号时,GPIO模块监测和管理来自于GPIO管脚的中断。另外,外部输入信号也允许中断,其监测和管理由复用控制器模块完成。图3中,复用控制组合逻辑n与复用控制组合逻辑m也有连接信号,此信号的目的是完成信号的菊花链连接和内部环路。
在本实施例中,根据系统需求,复用的配置有下面几种方式:
1.正常模式,在此模式下,管脚完成的IP模块的功能,例如,UART收发信号等。
2.GPIO输出模式,在此模式下,管脚作为GPIO输出信号使用。在此模式下,GPIO输出信号还可以选择是否环回至相应的IP模块。
3.GPIO输入模式,在此模式下,管脚作为GPIO输入信号使用。在此模式下,GPIO模块可配置是否允许此模块产生中断。
4.GPIO监测模式,在此模式下,管脚作为IP模块信号正常使用。但同时此信号引入到GPIO模块,CPU可读取此信号状态,从而达到监测目的。
5.功能模块替代模式,正常模式下,完成IP模块n的信号输入,在替代模式下,完成IP模块m的功能,同时,相应的GPIO监测模式也能够激活。
6.管脚替代模式,在正常模式下,IP模块n的信号由PAD n输入输出。在管脚替代模式下,IP模块n的信号由PADm输入输出。
7.级联模式,在此模式下,某一个IP模块的输入信号可以由多个PAD宏单元输入。通过复用控制组合逻辑的级联实现这种方式。
通过本实施例,使用者可以灵活配置GPIO或者实事配置GPIO,有利于芯片使用者芯片外部功能的扩展和连接,I/O灵活的配置也有利于系统设计初期的测试和板级系统的故障定位。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (14)
1.一种终端芯片管脚复用装置,其特征在于,包括:
多个复用控制组合逻辑模块,其中的每一个均受控于复用控制模块并通过输入使能控制信号或输出使能控制信号来控制对应的复用管脚宏单元模块输入信号或输出信号;
所述复用控制模块,用于控制连接至所述复用管脚的功能模块的引出信号和通用I/O接口模块信号的切换,以及控制所述复用管脚的功能模块的引出信号和通用I/O接口模块信号的方向;
所述通用I/O接口模块,用于确定所述通用I/O接口模块的信号方向、输出CPU配置电平至所述复用管脚、以及读取所述复用管脚的信号或引入所述功能模块的信号;以及
多个所述复用管脚宏单元模块,其中的每一个所述复用管脚宏单元模块都对应于一个所述复用管脚,用于根据来自相应的所述复用控制组合逻辑模块的输入使能信号或输出使能信号来使所述复用管脚输入信号或输出信号,包括所述复用管脚的信号驱动、三态控制和所述复用管脚的保护。
2.根据权利要求1所述的装置,其特征在于,所述多个复用管脚宏单元模块还用于进行输出电平的转换、输入电平的转换。
3.根据权利要求1所述的装置,其特征在于,所述复用控制模块还用于对输入到各个所述功能模块和所述通用I/O接口模块的信号进行中断监测和管理,以及控制所述管脚的上拉、下拉、保持和磁滞特性。
4.根据权利要求1所述的装置,其特征在于,所述通用I/O接口模块还用于采集所述通用I/O接口模块的中断信号,并将所述中断信号输出至CPU最小系统,以及获取来自各个所述功能模块的信号。
5.根据权利要求4所述的装置,其特征在于,所述复用控制模块包括多个寄存器,CPU通过对所述多个寄存器进行配置来控制切换连接至所述复用管脚的各个所述功能模块和所述通用I/O接口模块,以及控制各个所述功能模块和所述通用I/O接口模块的信号方向。
6.根据权利要求4所述的装置,其特征在于,所述通用I/O接口模块支持的最大I/O数量为256。
7.根据权利要求1所述的装置,其特征在于,所述复用管脚的复用模式包括:正常模式、通用I/O接口输出模式、通用I/O接口输入模式、通用I/O接口检测模式、功能模块替代模式、管脚替代模式、和级联模式。
8.根据权利要求7所述的装置,其特征在于,在所述正常模式下,所述复用管脚用于所述功能模块的输入和输出。
9.根据权利要求7所述的装置,其特征在于,在所述通用I/O接口输出模式下,所述复用管脚用于输出所述通用I/O接口模块的信号,以及来自所述通用I/O接口模块的信号选择是否回环至相应的所述功能模块。
10.根据权利要求7所述的装置,其特征在于,在所述通用I/O接口输入模式下,所述复用管脚用于向所述通用I/O接口模块输入信号,以及所述通用I/O接口模块配置是否允许所述通用I/O接口模块产生中断。
11.根据权利要求7所述的装置,其特征在于,在所述通用I/O接口检测模式下,所述复用管脚用于所述功能模块的输入和输出,且输入所述功能模块的信号和从所述功能模块输出的信号被输入到所述通用I/O接口模块,CPU读取所述信号的状态,从而实现信号监测。
12.根据权利要求7所述的装置,其特征在于,在所述功能模块替代模式下,第一功能模块的信号输入由第二功能模块完成,并激活相应的通用I/O接口检测模式。
13.根据权利要求7所述的装置,其特征在于,在所述管脚替代模式下,第一功能模块的信号经由第二复用管脚宏单元模块进行输入和输出。
14.根据权利要求7所述的装置,其特征在于,在所述级联模式下,通过多个复用管脚宏单元模块将信号输入至各个所述功能模块中的一个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101615836A CN100570591C (zh) | 2007-09-29 | 2007-09-29 | 终端芯片管脚复用装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007101615836A CN100570591C (zh) | 2007-09-29 | 2007-09-29 | 终端芯片管脚复用装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101136005A CN101136005A (zh) | 2008-03-05 |
CN100570591C true CN100570591C (zh) | 2009-12-16 |
Family
ID=39160107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101615836A Expired - Fee Related CN100570591C (zh) | 2007-09-29 | 2007-09-29 | 终端芯片管脚复用装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100570591C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102809930A (zh) * | 2012-07-27 | 2012-12-05 | 三一重工股份有限公司 | 输入与输出复用端口及控制器 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102427569A (zh) * | 2011-12-20 | 2012-04-25 | 杭州硅星科技有限公司 | 耳麦接口与gpio接口复用电路结构 |
CN103678226A (zh) * | 2012-09-24 | 2014-03-26 | 炬力集成电路设计有限公司 | 一种芯片的通用输入输出gpio端口复用电路及方法 |
CN102937945B (zh) * | 2012-10-24 | 2015-10-28 | 上海新储集成电路有限公司 | 一种上下堆叠多颗芯片时减少芯片间互连线的方法 |
CN103853221B (zh) * | 2012-12-06 | 2015-12-16 | 艾尔瓦特集成电路科技(天津)有限公司 | 禁止信号发生电路、集成电路及开关电源 |
CN103248843B (zh) * | 2013-05-16 | 2016-04-20 | 北京思比科微电子技术股份有限公司 | 一种cmos图像传感器 |
US9921988B2 (en) * | 2014-06-05 | 2018-03-20 | Microchip Technology Incorporated | Device and method to assign device pin functionality for multi-processor core devices |
ES2798115T3 (es) * | 2014-06-20 | 2020-12-09 | Nagravision Sa | Módulo de interfaz física |
CN105279051A (zh) * | 2014-06-25 | 2016-01-27 | 深圳市中兴微电子技术有限公司 | 一种实现管脚复用的方法及装置 |
CN105068950A (zh) * | 2015-07-24 | 2015-11-18 | 深圳市微纳集成电路与系统应用研究院 | 一种管脚复用的系统和方法 |
CN107329417B (zh) * | 2016-04-28 | 2023-08-15 | 深圳市博巨兴微电子科技有限公司 | 一种微控制器及其输入输出引脚映射电路 |
CN106126470B (zh) * | 2016-06-30 | 2021-09-17 | 唯捷创芯(天津)电子技术股份有限公司 | 一种实现芯片重用的可变信号流向控制方法及通信终端 |
CN106230431B (zh) * | 2016-08-04 | 2019-05-14 | 浪潮电子信息产业股份有限公司 | 一种引脚复用方法及cpld芯片 |
CN106199177A (zh) * | 2016-08-26 | 2016-12-07 | 贵州电网有限责任公司电力科学研究院 | 用于电能表的通用接口 |
CN106776191A (zh) * | 2016-11-28 | 2017-05-31 | 湖南国科微电子股份有限公司 | 一种soc芯片调试的实现方法及系统 |
CN106649187B (zh) * | 2016-12-28 | 2019-02-26 | 中国科学院微电子研究所 | 一种芯片自动化外设协议选择的方法 |
CN108268676B (zh) * | 2016-12-30 | 2021-06-01 | 联芯科技有限公司 | 管脚复用的验证方法及装置 |
CN108712165B (zh) * | 2018-05-31 | 2021-08-31 | 西安微电子技术研究所 | 一种用于异步交互接口监测的管脚复用电路 |
CN108986853B (zh) * | 2018-06-11 | 2020-12-04 | 深圳市江波龙电子股份有限公司 | 一种存储控制芯片、存储设备及自适应接口方法 |
CN109188250B (zh) * | 2018-10-08 | 2020-08-18 | 北方电子研究院安徽有限公司 | 一种能够进行静态参数测试的芯片io端口电路 |
CN113383326A (zh) * | 2019-05-17 | 2021-09-10 | 华为技术有限公司 | 一种具有接口复用功能的集成电路及管脚切换方法 |
GB201909270D0 (en) * | 2019-06-27 | 2019-08-14 | Nordic Semiconductor Asa | Microcontroller system with GPIOS |
CN110647485B (zh) * | 2019-09-23 | 2021-04-06 | 大唐半导体科技有限公司 | 一种芯片及其管脚复用的实现方法 |
CN112103265B (zh) * | 2019-10-10 | 2022-08-30 | 炬力(珠海)微电子有限公司 | 主控芯片、pcb板以及电子设备 |
CN110990319B (zh) * | 2019-11-28 | 2021-07-20 | 北京雷石天地电子技术有限公司 | 同步串行总线复用方法、装置、终端和非临时性计算机可读存储介质 |
CN112286123A (zh) * | 2020-12-24 | 2021-01-29 | 武汉精测电子集团股份有限公司 | 双向gpio控制方法、信号发生器和测试设备 |
CN113506788A (zh) * | 2021-06-08 | 2021-10-15 | 广芯微电子(广州)股份有限公司 | 多排io芯片及其设计方法 |
CN115643223B (zh) * | 2022-12-21 | 2023-02-28 | 新华三信息技术有限公司 | 一种中断信号传输方法及装置 |
CN117349209B (zh) * | 2023-10-23 | 2024-03-08 | 江苏帝奥微电子股份有限公司 | 一种防漏电的带测试功能的i/o接口电路 |
-
2007
- 2007-09-29 CN CNB2007101615836A patent/CN100570591C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102809930A (zh) * | 2012-07-27 | 2012-12-05 | 三一重工股份有限公司 | 输入与输出复用端口及控制器 |
CN102809930B (zh) * | 2012-07-27 | 2015-09-02 | 三一重工股份有限公司 | 输入与输出复用端口及控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN101136005A (zh) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100570591C (zh) | 终端芯片管脚复用装置 | |
CN101937414B (zh) | Uart和usb共用微型usb接口的方法及装置 | |
US9069911B2 (en) | Data processing system and data processor | |
JP3268740B2 (ja) | Asicの設計製造方法、スタンダードセル、エンベッテドアレイ、及びマルチ・チップ・パッケージ | |
CN101931674B (zh) | 一种共用Micro-USB接口的方法及装置 | |
CN103210589B (zh) | 在芯片上系统中结合独立逻辑块 | |
CN102122156B (zh) | 一种新型i/o总线 | |
CN108205393A (zh) | 用于半导体设备中的通信的系统和方法 | |
CN212277194U (zh) | 一种存储芯片 | |
US7982321B2 (en) | Apparatus and method for preventing configurable system-on-a-chip integrated circuits from beginning I/O limited | |
JP2002057270A (ja) | チップ積層型半導体装置 | |
US6845496B2 (en) | Semiconductor integrated circuit device using programmable peripheral control | |
US8237470B2 (en) | Universal IO unit, associated apparatus and method | |
CN112965927B (zh) | 一种基于spi设备的信号驱动系统及方法 | |
CN103607286A (zh) | 基于PowerPC嵌入式系统的多功能通信接口机装置 | |
CN113448895A (zh) | 存储集成芯片及其通信方法、封装结构及封装方法 | |
US20050193154A1 (en) | Controller for peripheral communications with processing capacity for peripheral functions | |
CN208271176U (zh) | 一种输入输出装置及电子设备 | |
US20090278247A1 (en) | Bonding pad sharing method applied to multi-chip module and apparatus thereof | |
CN221039312U (zh) | 一种高精度运放混合测试系统 | |
CN216721302U (zh) | 一种芯片可复用管脚电路 | |
JP2614871B2 (ja) | 論理集積回路 | |
JP2004039896A (ja) | 半導体装置 | |
CN211479112U (zh) | 一种pcie转接板卡 | |
WO2006128348A1 (fr) | Controleur de cartes ci et procede de commande de cartes ci |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20200929 |
|
CF01 | Termination of patent right due to non-payment of annual fee |