CN105068950A - 一种管脚复用的系统和方法 - Google Patents

一种管脚复用的系统和方法 Download PDF

Info

Publication number
CN105068950A
CN105068950A CN201510442754.7A CN201510442754A CN105068950A CN 105068950 A CN105068950 A CN 105068950A CN 201510442754 A CN201510442754 A CN 201510442754A CN 105068950 A CN105068950 A CN 105068950A
Authority
CN
China
Prior art keywords
signal
useful signal
state
status
signalling channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510442754.7A
Other languages
English (en)
Inventor
冯景斌
王雪祥
张国新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Micro & Nano Integrated Circuit And System Application Institute
Original Assignee
Shenzhen Micro & Nano Integrated Circuit And System Application Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Micro & Nano Integrated Circuit And System Application Institute filed Critical Shenzhen Micro & Nano Integrated Circuit And System Application Institute
Priority to CN201510442754.7A priority Critical patent/CN105068950A/zh
Publication of CN105068950A publication Critical patent/CN105068950A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种管脚复用的系统，用于系统级芯片管脚的复用，该管脚复用的系统包括：多个信号通道，分别用于产生信号；选定模块，用于根据信号的有效性，选定存在有效信号的一个信号通道；寄存器模块，用于根据有效信号对应产生第一状态信号；判断模块，用于根据第一状态信号判定有效信号所属的状态类型，状态类型至少包括输入、输出和高阻三种；复用输出模块，用于输出有效信号及所述状态类型。本发明能够将芯片的多个输入输出管脚复用为一个管脚，输出处于输入、输出、高阻三种状态的信号，减少芯片体积和功耗。

Description

一种管脚复用的系统和方法
技术领域
本发明涉及集成电路领域，特别是涉及一种管脚复用的系统和方法。
背景技术
集成电路芯片广泛用于智能终端及嵌入式系统中。目前芯片的发展趋势逐渐趋于最大限度的降低芯片的体积和功耗。而芯片体积越小意味着在同样的芯片封装工艺和芯片管脚间距下，需减少可用的输入输出(Input&Output)管脚，这与芯片要实现的功能增多的趋势是相矛盾的。
实际上芯片的很多管脚并不需要同时使用，而是在不同应用场景下使用不同的管脚。因此可将芯片的多个输入或者输出管脚复用到一个双向管脚上，这种方法可以复用大部分普通的输入或输出管脚，但无法实现需要具有输入、输出、高阻三种状态的IO管脚复用。
发明内容
本发明主要解决的技术问题是提供一种管脚复用的系统和方法，能够将芯片的多个输入输出管脚复用为一个管脚，可传输处于输入、输出、高阻三种状态的信号。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种管脚复用的系统，用于系统级芯片管脚的复用，包括：多个信号通道，分别用于产生信号；选定模块，用于根据信号的有效性，选定存在有效信号的一个信号通道；寄存器模块，用于根据有效信号的状态对应产生第一状态信号；判断模块，用于根据第一状态信号判定有效信号所属的状态类型，状态类型至少包括输入、输出和高阻三种；复用输出模块，用于输出有效信号及状态类型。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种管脚复用的方法，用于系统级芯片管脚的复用，包括：在多个信号通道中产生信号；根据信号的有效性，选定存在有效信号的一信号通道；根据有效信号的状态，对应产生第一状态信号；根据第一状态信号判定有效信号的状态类型，有效信号的状态至少包括输入、输出和高阻状态；输出有效信号及有效信号的状态类型。
区别于现有技术，本发明的一种管脚复用的系统的信号通道产生一有效信号后，不是由信号通道的输入输出端处理该有效信号，而通过判断产生该有效信号的信号通道及该信号的状态，最后输出有效信号，将芯片的多个输入输出管脚复用为一个管脚，可传输处于输入、输出、高阻三种状态的信号，实现了芯片管脚的复用，减少芯片体积和功耗。
附图说明
图1是本发明提供的一种管脚复用的系统的第一实施方式的结构示意图；
图2是本发明提供的一种管脚复用的系统的第二实施方式的结构示意图；
图3是本发明提供的一种管脚复用的方法的第一实施方式的流程示意图。
具体实施方式
下面结合具体实施方式对本发明的技术方案作进一步更详细的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
芯片进行管脚复用的原因通常有两个，一是管脚过少无法覆盖芯片的全部功能，二是管脚过多且功能重复。对于第一种情况，解决的方法是通过软件写入程序，使现有的管脚或现有管脚的组合具备多个功能；对于第二种情况，通常是将功能相近或相同的管脚复用为1或几个管脚，复用后芯片的管脚数量远小于复用之前的芯片管脚数量。
参阅图1，图1是本发明提供的一种管脚复用的系统的第一实施方式的结构示意图。系统100包括依序连接的信号通道110、选定模块120、寄存器模块130、判断模块140和复用输出模块150。
系统100中至少包括多个信号通道110，用于产生信号。通常的芯片，信号会从信号通道110的输入或输出通道(图未示)输入或输出。如果每一信号通道都具备输入、输出通道，以管脚的形式体现在系统100结构上，系统100的体积会过于庞大。而在本发明的系统中，信号通道110中任意一条产生信号，由于系统100中，各信号通道110未设置信号输入、输出管脚，无法直接判断有效信号产生于哪一信号通道。此时需要选定模块120根据该信号的有效性来选定该信号所属的信号通道110。选定模块120连接每一信号通道110，经选定模块120根据信号的有效性作做选择后，信号通道110其中一条因存在有效信号会被选定，设定选定信号通道后，寄存器模块130会对有效信号的状态，产生与有效信号的状态对应的第一状态信号。在本实施方式中，有效信号的状态至少包括输入、输出和高阻状态，其中高阻状态既不是输入状态也不是输出状态，相当于该信号通道的管脚悬空。寄存器模块130包括与选定模块120连接的一个寄存器131，寄存器131是2位寄存器，可进行“0”、“1”、“2”、“3”四位判断，可输出4个第一状态信号。在本实施方式中，设定当寄存器131存储为“0”时，有效信号状态为输入状态；当寄存器131存储为“1”时，有效信号状态为输出状态；当寄存器131存储为“2”时，有效信号状态为高阻状态。在寄存器模块130做出判断后，将判断结果的第一状态信号传输到判断模块140，判断模块140根据寄存器模块130传输的第一状态信号的数值，确定有效信号的状态。最终将确定状态的有效信号及其状态类型从复用输出模块150输出。
区别于现有技术，本发明的一种管脚复用的系统的信号通道产生一有效信号后，不是由信号通道的输入输出端处理该有效信号，而通过判断产生该有效信号的信号通道及该信号的状态，最后输出有效信号，将芯片的多个输入输出管脚复用为一个管脚，可传输处于输入、输出、高阻三种状态的信号，实现了芯片管脚的复用，减少芯片体积和功耗。
参阅图2，图2是本发明提供的一种管脚复用的系统的第二实施方式的结构示意图。系统200包括信号通道210、选定模块220、寄存器模块230、判断模块240和复用输出模块250。其中，信号通道210、判断模块240及复用输出模块230与前一实施方式相似甚至相同，不再赘述。
选定模块220对应与信号通道210，包括多个第一寄存器单元221。与前一实施方式相同，每一第一寄存器单元221分别连接一信号通道210。在本发明中，第一寄存器单元221是1位寄存器，向第一寄存器单元221的1位寄存器写入判断机制，判断与之连接的信号通道内是否存在有效信号。第一寄存器单元221的1位寄存器能做“0”、“1”判断，可输出2个第二状态信号。并且在第一寄存器单元221的1位寄存器储存为0时，信号通道中存在有效信号，在第一寄存器单元221的1位寄存器储存为1时，信号通道中不存在有效信号，或者与设定为相反的判断机制。在所有信号通道210中，仅有1个信号通道中存在有效信号，设第c个信号通道中存在有效信号。则与之连接的第一寄存器单元221对应的1位寄存器储存为0，其余选定单元的1位寄存器存储为1。选定第c个信号通道存在有效信号，则继续利用寄存器模块230判断该有效信号的状态。有效信号的状态至少包括输入、输出和高阻三种状态。在本发明中，用于判断有效信号状态的寄存器模块230是第二寄存器单元231。区别于1位寄存器，寄存器模块230的第二寄存器单元231可作“0”、“1”、“2”、“3”的判断，可输出4个第一状态信号。向该第二寄存器单元231写入判断机制，判断存在有效信号的信号通道中有效信号的状态。“0”、“1”、“2”、“3”四位中任取三位，如取“0”、“1”、“2”。在本实施方式中，当2位寄存器存储为“0”时，有效信号状态为输入状态；当2位寄存器存储为“1”时，有效信号状态为输出状态；当2位寄存器存储为“2”时，有效信号状态为高阻状态。
进一步，寄存器模块230包括与第一寄存器单元221的1位寄存器对应的多个第二寄存器单元231，每一第二寄存器单元231连接一第一寄存器单元221，在选定模块220中任意一个第一寄存器单元221选定存在有效信号的信号通道210后，由与该第一寄存器单元221连接的第二寄存器单元231直接根据有效信号的状态，输出第一状态信号。与不存在有效信号的信号通道连接的第二寄存器单元231不做上述的判断，不会输出第一状态信号
判断模块240根据寄存器模块230输出的第一状态信号，判断出该有效信号的状态。判断模块240根据寄存器模块230输出的第一状态信号判定有效信号为高阻状态时，输出的有效信号是输入、输出和高阻状态中的任意一种。然后将该有效信号通过复用输出模块250输出。
区别于现有技术，本发明的一种管脚复用的系统通过寄存器作2次判断，分别判断出产生有效信号的信号通道及该有效信号的状态，确定了信号通道和该有效信号的状态后，无需使用信号通道的管脚，将其复用到一输出管脚，根据有效信号的状态输出该有效信号，实现了芯片管脚的复用，减少芯片体积和功耗。
参阅图3，图3是本发明提供的一种管脚复用的方法的第一实施方式的流程示意图。随着集成电路芯片的不断发展，芯片的功能变的越来越多，体积越来越小，功耗越来越低。然而功能的增加和体积、功耗的减小，二者看似矛盾，因为功能的增加伴随着芯片内部结构的复杂化，意味着需要增大芯片体积。实则，芯片的功能增加，但其全部功能不会同时被利用，芯片的很多功能及相应的管脚处于闲置状态。本发明将芯片中功能类似的管脚复用，复用的方法如下：
S301：在多个信号通道中产生信号。
芯片的信号通道在芯片运作过程中，产生一信号。普通芯片中，产生信号的信号通道设置有管脚，用于该信号的输入或输出。本发明的芯片管脚复用后，信号通道未设置管脚。产生信号后该信号暂时存在于信号通道中。
S302：根据信号的有效性，选定存在有效信号的一信号通道。
因芯片信号通道无管脚，无法判断是由哪个信号通道产生。首先通过第一寄存器判断产生有效信号的信号通道，每一信号通道连接一第一寄存器。向所有第一寄存器写入判断机制，判断与之连接的信号通道内的信号是否为有效信号。第一寄存器是1位寄存器，能做“0”、“1”判断，可输出2个第二状态信号。并且在第一寄存器储存为0时，信号通道中存在有效信号，在第一寄存器储存为1时，信号通道中不存在有效信号，或者与前述相反。在全部的信号通道中，仅有1个信号通道中存在有效信号。则与该信号通道连接的第一寄存器储存为0，其余第一寄存器存储为1；或者与存在有效信号的信号通道连接的第一寄存器储存为1，其余第一寄存器存储为0。然后进入步骤S303。
S303：根据有效信号，对应产生第一状态信号；
在芯片内部的一信号通道运作产生有效信号后，通过步骤S301确定了产生有效信号的信号通道。然后继续利用第二寄存器判断该有效信号的状态。在本发明中，用于判断有效信号状态的第二寄存器是一个2位寄存器。区别于第一寄存器的1位寄存器，第二寄存器的2位寄存器可作“0”、“1”、“2”、“3”的四位判断，可输出4个第一状态信号。向第二寄存器写入判断机制，判断存在有效信号的信号通道中有效信号的状态。根据有效信号，第二寄存器对应产生一第一状态信号，第一状态信号是在“0”、“1”、“2”、“3”四位中任取三位，如取“0”、“1”、“2”，输出的第一状态信号是其中的任意一个。
或者进一步，每一第一寄存器对应连接一第二寄存器，每一第二寄存器在第一寄存器确定存在有效信号的信号通道后，由与该第一寄存器连接的第二寄存器直接根据有效信号的状态，输出第一状态信号，与不存在有效信号的信号通道连接的第二寄存器不做上述的判断，不会输出第一状态信号。得到第一状态信号后，进入步骤S303。
S304：根据第一状态信号判定有效信号所述的状态类型，有效信号的状态类型至少包括输入、输出和高阻状态。
在S303中产生第一状态信号后，根据第一状态信号判定有效信号的状态类型。在本实施方式中，当第二寄存器存储为“0”时，有效信号状态为输入状态；当第二寄存器存储为“1”时，有效信号状态为输出状态；当第二寄存器存储为“2”时，有效信号状态为高阻状态。进入步骤S305。
S305：输出有效信号及有效信号的状态类型。
根据第一状态信号确定有效信号的判断出该有效信号的状态后，将确定状态类型的有效信号从芯片复用的管脚输出。本发明所涉及的芯片最终其信号通道的管脚复用为1个，所有信号通道产生的三种不同状态的有效信号最终都从该复用管脚输出。
区别于现有技术，本发明的一种管脚复用的方法通过两种不同的寄存器先后作2次判断，分别判断出产生有效信号的信号通道及该有效信号的状态，确定了信号通道和该有效信号的状态后，无需使用信号通道的管脚，将其复用到一个管脚，根据有效信号的状态输出该有效信号，实现了芯片管脚的复用，减少芯片体积和功耗。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种管脚复用的系统，用于系统级芯片管脚的复用，其特征在于，所述管脚复用的系统包括：
多个信号通道，分别用于产生信号；
选定模块，用于根据所述信号的有效性，选定存在有效信号的一个信号通道；
寄存器模块，用于根据所述有效信号对应产生第一状态信号；
判断模块，用于根据所述第一状态信号判定所述有效信号所属的状态类型，所述状态类型至少包括输入、输出和高阻三种；及
复用输出模块，用于输出所述有效信号及所述状态类型。
2.根据权利要求1所述的管脚复用的系统，其特征在于，所述选定模块包括多个第一寄存器单元，每一所述第一寄存器单元对应连接一个所述信号通道，所述第一寄存器单元用于在对所述信号通道内所述信号的有效性做逻辑运算后输出第二状态信号，所述寄存器模块根据所述第二状态信号产生所述第一状态信号。
3.根据权利要求2所述的管脚复用的系统，其特征在于，所述第二状态信号是0或1，当所述第二状态信号为0时，表示所述信号通道中存在有效信号，当所述第二状态信号为1时，表示所述信号通道中不存在所述有效信号。
4.根据权利要求2所述的管脚复用的系统，其特征在于，所述寄存器模块包括与所述第一寄存器单元对应连接的多个第二寄存器单元，其中，所述第二寄存器单元用于根据所述第二状态信号，对所述有效信号进行逻辑运算，并输出对应的所述第一状态信号。
5.根据权利要求4所述的管脚复用的系统，其特征在于，所述第一状态信号是0、1或2，当所述第一状态信号为0时，所述有效信号的状态是输入状态，当所述第一状态信号为1时，所述有效信号的状态是输出状态，当所述第一状态信号为2时，所述有效信号的状态是高阻状态。
6.一种管脚复用的方法，用于系统级芯片管脚的复用，其特征在于，包括：
在多个信号通道中产生信号；
根据所述信号的有效性，选定存在有效信号的其中一个所述信号通道；
根据所述有效信号的状态，对应产生第一状态信号；
根据所述第一状态信号判定所述有效信号所属的状态类型，所述有效信号的状态类型至少包括输入、输出和高阻状态；
输出所述有效信号及所述有效信号的状态类型。
7.根据权利要求7所述的管脚复用的方法，其特征在于，在所述根据所述信号的有效性选定存在有效信号的其中一个所述信号通道的步骤中，进一步包括子步骤：对所述信号通道内所述信号的有效性做逻辑运算，输出第二状态信号，所述第二状态信号包括0或1，当所述第二状态信号为0时，表示所述信号通道中存在有效信号，当所述第二状态信号为1时，表示所述信号通道中不存在所述有效信号。
8.根据权利要求6所述的管脚复用的方法，其特征在于，所述第一状态信号包括0、1或2，当所述第一状态信号为0时，所述有效信号的状态是输入状态，当所述第一状态信号为1时，所述有效信号的状态是输出状态，当所述第一状态信号为2时，所述有效信号的状态是高阻状态。
CN201510442754.7A 2015-07-24 2015-07-24 一种管脚复用的系统和方法 Pending CN105068950A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510442754.7A CN105068950A (zh) 2015-07-24 2015-07-24 一种管脚复用的系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510442754.7A CN105068950A (zh) 2015-07-24 2015-07-24 一种管脚复用的系统和方法

Publications (1)

Publication Number Publication Date
CN105068950A true CN105068950A (zh) 2015-11-18

Family

ID=54498327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510442754.7A Pending CN105068950A (zh) 2015-07-24 2015-07-24 一种管脚复用的系统和方法

Country Status (1)

Country Link
CN (1) CN105068950A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108268676A (zh) * 2016-12-30 2018-07-10 联芯科技有限公司 管脚复用的验证方法及装置
CN108459983A (zh) * 2017-02-22 2018-08-28 致茂电子(苏州)有限公司 可程序化信号传输方法
CN108564921A (zh) * 2018-04-26 2018-09-21 深圳市爱协生科技有限公司 显示驱动芯片端口复用方法、装置和计算机设备
CN110647485A (zh) * 2019-09-23 2020-01-03 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN117054858A (zh) * 2023-10-11 2023-11-14 井芯微电子技术(天津)有限公司 三态配置管脚实现方法和芯片中的io装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1889066A (zh) * 2006-07-12 2007-01-03 北京中星微电子有限公司 一种复用管脚工作模式的自动切换装置
CN101044467A (zh) * 2004-09-07 2007-09-26 飞思卡尔半导体公司 装置及其控制接口
CN101090550A (zh) * 2007-07-24 2007-12-19 中兴通讯股份有限公司 移动终端中通信端口复用方法
CN101136005A (zh) * 2007-09-29 2008-03-05 中兴通讯股份有限公司 终端芯片管脚复用装置
CN101841419A (zh) * 2010-05-14 2010-09-22 中兴通讯股份有限公司 一种通信口复用的方法及装置
US20110254520A1 (en) * 2010-04-16 2011-10-20 Teh Chenghwa Controllers, systems and methods for implementing multi-phase control
CN102880574A (zh) * 2011-07-11 2013-01-16 航天信息股份有限公司 利用gpio模拟低速并行接口的方法
CN103376400A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 芯片测试方法及芯片
CN103955559A (zh) * 2014-04-03 2014-07-30 北京工业大学 一种用于多模块芯片的双向io复用方法及电路
CN104064150A (zh) * 2014-07-08 2014-09-24 苏州卓能微电子技术有限公司 一种led驱动芯片双通道信号传输方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044467A (zh) * 2004-09-07 2007-09-26 飞思卡尔半导体公司 装置及其控制接口
CN1889066A (zh) * 2006-07-12 2007-01-03 北京中星微电子有限公司 一种复用管脚工作模式的自动切换装置
CN101090550A (zh) * 2007-07-24 2007-12-19 中兴通讯股份有限公司 移动终端中通信端口复用方法
CN101136005A (zh) * 2007-09-29 2008-03-05 中兴通讯股份有限公司 终端芯片管脚复用装置
US20110254520A1 (en) * 2010-04-16 2011-10-20 Teh Chenghwa Controllers, systems and methods for implementing multi-phase control
CN101841419A (zh) * 2010-05-14 2010-09-22 中兴通讯股份有限公司 一种通信口复用的方法及装置
CN102880574A (zh) * 2011-07-11 2013-01-16 航天信息股份有限公司 利用gpio模拟低速并行接口的方法
CN103376400A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 芯片测试方法及芯片
CN103955559A (zh) * 2014-04-03 2014-07-30 北京工业大学 一种用于多模块芯片的双向io复用方法及电路
CN104064150A (zh) * 2014-07-08 2014-09-24 苏州卓能微电子技术有限公司 一种led驱动芯片双通道信号传输方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108268676A (zh) * 2016-12-30 2018-07-10 联芯科技有限公司 管脚复用的验证方法及装置
CN108459983A (zh) * 2017-02-22 2018-08-28 致茂电子(苏州)有限公司 可程序化信号传输方法
CN108459983B (zh) * 2017-02-22 2021-04-02 致茂电子(苏州)有限公司 可程序化信号传输方法
CN108564921A (zh) * 2018-04-26 2018-09-21 深圳市爱协生科技有限公司 显示驱动芯片端口复用方法、装置和计算机设备
CN110647485A (zh) * 2019-09-23 2020-01-03 大唐半导体科技有限公司 一种芯片及其管脚复用的实现方法
CN117054858A (zh) * 2023-10-11 2023-11-14 井芯微电子技术(天津)有限公司 三态配置管脚实现方法和芯片中的io装置
CN117054858B (zh) * 2023-10-11 2024-01-16 井芯微电子技术(天津)有限公司 三态配置管脚实现方法和芯片中的io装置

Similar Documents

Publication Publication Date Title
CN105068950A (zh) 一种管脚复用的系统和方法
CN107038280B (zh) 一种软硬件协同仿真的验证系统及其方法
CN101770437B (zh) 实现同步双端口存储器ip的并行读写的装置及方法
CN101329663A (zh) 一种实现管脚分时复用的装置及方法
CN100588982C (zh) 现场可编程门阵列可配置逻辑块验证方法及系统
CN106531654A (zh) 一种芯片输入引脚测试方法和装置
CN101666838A (zh) 一种芯片系统及其模式控制方法
CN107797816A (zh) Fpga程序在线更新电路
CN105988970A (zh) 共享存储数据的处理器和芯片
CN115659901B (zh) 一种芯片物理设计的距离布线优化方法和装置
CN105138440B (zh) 一种自带对比功能的标准单元库功能测试方法
CN111078614A (zh) 一种基于fpga的功能模块
CN103870617B (zh) 低频芯片自动布局布线方法
CN103185859B (zh) 一种片内混合测试装置和方法
CN104535919A (zh) 一种正常工作模式下芯片调试方法及调试电路
CN100524274C (zh) 控制多个eeprom的控制电路及方法
CN100588981C (zh) 现场可编程门阵列多路选择器验证方法
CN102565665B (zh) 一种电路检测装置及方法
CN101299205A (zh) 基于表决的优先排队仲裁系统总线控制方法
CN106650128A (zh) 一种图形化显示时钟结构及时序相关性的方法
CN206441175U (zh) 一种移动存储设备的隔离器
US7716036B2 (en) Method and apparatus to use clock bursting to minimize command latency in a logic simulation hardware emulator / accelerator
CN103955559A (zh) 一种用于多模块芯片的双向io复用方法及电路
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN105718338A (zh) 信息处理方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151118