CN117054858B - 三态配置管脚实现方法和芯片中的io装置 - Google Patents
三态配置管脚实现方法和芯片中的io装置 Download PDFInfo
- Publication number
- CN117054858B CN117054858B CN202311309112.0A CN202311309112A CN117054858B CN 117054858 B CN117054858 B CN 117054858B CN 202311309112 A CN202311309112 A CN 202311309112A CN 117054858 B CN117054858 B CN 117054858B
- Authority
- CN
- China
- Prior art keywords
- pin
- value
- signal
- pull
- signal value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000001514 detection method Methods 0.000 claims abstract description 88
- 238000005070 sampling Methods 0.000 claims abstract description 24
- 230000002159 abnormal effect Effects 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 238000012952 Resampling Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本申请公开了三态配置管脚实现方法和芯片中的IO装置。芯片中的IO装置包括IO单元和检测单元，IO单元具有对外管脚、输入信号管脚、输出信号管脚、输出使能管脚、上拉使能管脚和下拉使能管脚；方法包括：所述检测单元设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0，然后采样所述输入信号管脚当前的第一信号值；设置所述上拉使能管脚的值为0，设置所述下拉使能管脚的值为1，然后采样所述输入信号管脚当前的第二信号值；根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态。本申请除了可以判断对外管脚接高电平或低电平之外，还可以判断对外管脚是否悬空，方便的实现了检测第三种状态的目的。
Description
技术领域
本申请涉及芯片技术领域，具体涉及一种三态配置管脚实现方法和芯片中的IO装置。
背景技术
目前，很多芯片设计有配置管脚，使用配置管脚决定芯片内部初始工作模式。例如，SRIO交换芯片通过复位释放后采样配置管脚的值可决定各个端口的工作频率；FC交换芯片可通过采样配置管脚的值决定虚拟交换分区等配置。
配置管脚是芯片的一类输入输出（IO）单元，在复位释放后，芯片内部逻辑采用配置管脚输入电平的值，来决定芯片内部的功能的模式。在当前的实现方案中，配置管脚通常采用工艺厂商提供的工艺库单元实现。
参考图4，图4示出了现有的一种IO（输入输出）单元的结构。为便于理解，对IO单元的结构进行了简化，只绘出了其中关键的信号端/PIN（管脚）。如图4所示的双向IO单元包括以下多种PIN（管脚）/信号端：
PAD：IO单元的对外管脚，该管脚最终引出到芯片的封装基板上，对用户呈现。除此之外，其他管脚都是芯片内部的信号。
DO：IO单元的输出信号PIN。
OE：IO单元的输出使能PIN，当OE为1时，PAD对外输出DO管脚的值。
DI：IO单元的输入信号PIN，无论OE为何值，使用反应PAD的值。
PU：IO单元的上拉（PULL UP）使能，当其为1时，将给输入管教一个弱上拉；此时，如果PAD悬空，则DI采样值将为1。由于是弱上拉，所以PAD接低电平时，将覆盖弱上拉的值，此时DI采样值将为0；PAD接高电平时， DI采样值将为1。
PD：IO单元的下拉（PULL DOWN）使能，当其为1时，将给输入管教一个弱下拉；此时如果PAD管教悬空，则DI采样值将为0。由于是弱下拉，所以PAD接高电平时，将覆盖弱下拉的值，此时DI采样值将为1；PAD接低电平时， DI采样值将为0。
在当前的实现中，IO单元作为输入使用，也就是设置OE管脚的值为0；同时，PU和PD管脚一般设置为固定值，这样DI只能采用到0或者1，无法判断出第三种状态，即无法判断PAD是否悬空。
可见，现有芯片的IO单元无法检测第三种状态，即，无法根据输入信号管脚（DI）的采样值判断对外管脚（PAD）是否悬空。
发明内容
本申请提供一种三态配置管脚实现方法和芯片中的IO装置。
第一方面，本申请提供一种三态配置管脚实现方法，应用于芯片中的IO装置，所述IO装置包括IO单元和检测单元，所述IO单元具有对外管脚、输入信号管脚、上拉使能管脚和下拉使能管脚，所述输入信号管脚、所述上拉使能管脚和所述下拉使能管脚与所述检测单元连接；所述方法包括：所述检测单元设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0，然后采样所述输入信号管脚当前的第一信号值；所述检测单元设置所述上拉使能管脚的值为0，设置所述下拉使能管脚的值为1，然后采样所述输入信号管脚当前的第二信号值；所述检测单元根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态。
在一些可选的实施方式中，所述检测单元具有检测输入端，所述设置所述上拉使能管脚的值为1之前，所述方法还包括：所述检测单元通过所述检测输入端接收复位释放信号。
在一些可选的实施方式中，所述采样所述输入信号管脚当前的第一信号值之前，所述方法还包括：延迟预设时间，等待输入稳定；所述采样所述输入信号管脚当前的第二信号值之前，所述方法还包括：延迟预设时间，等待输入稳定。
在一些可选的实施方式中，所述IO单元还具有输出信号管脚和输出使能管脚，所述检测单元设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0之前，所述方法还包括：设置所述输出使能管脚的值为0。
在一些可选的实施方式中，所述检测单元具有检测输出端，所述方法还包括：通过所述检测输出端输出表示所述对外管脚的状态的输出信号，其中，当所述第一信号值和所述第二信号值分别为0和0时，设置所述输出信号为00，以表示所述对外管脚为低电平；当所述第一信号值和所述第二信号值分别为1和1时，设置所述输出信号为10，以表示所述对外管脚为高电平；当所述第一信号值和所述第二信号值分别为1和0时，设置所述输出信号为01，以表示所述对外管脚当前的状态为悬空。
在一些可选的实施方式中，所述根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态，包括：当所述第一信号值和所述第二信号值分别为0和1时，确定所述对外管脚的状态为异常情况。
在一些可选的实施方式中，所述确定所述对外管脚的状态为异常情况之后，所述方法还包括：在一个异常状态寄存器中写入1，以表示所述对外管脚的状态为异常情况。
第二方面，本申请提供一种芯片中的IO装置，包括IO单元和检测单元，所述IO单元具有对外管脚、输入信号管脚、上拉使能管脚和下拉使能管脚，所述输入信号管脚、所述上拉使能管脚和所述下拉使能管脚与所述检测单元连接；所述检测单元，被配置成：设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0，然后采样所述输入信号管脚当前的第一信号值；设置所述上拉使能管脚的值为0，设置所述下拉使能管脚的值为1，然后采样所述输入信号管脚当前的第二信号值；根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态；所述IO单元，被配置成：采样所述对外管脚的值，将采样的值通过所述输入信号管脚传输给所述检测单元。
在一些可选的实施方式中，所述检测单元具有检测输出端，所述检测单元，进一步被配置成通过所述检测输出端输出表示所述对外管脚的状态的输出信号，其中，当所述第一信号值和所述第二信号值分别为0和0时，设置所述输出信号为00，以表示所述对外管脚为低电平；当所述第一信号值和所述第二信号值分别为1和1时，设置所述输出信号为10，以表示所述对外管脚为高电平；当所述第一信号值和所述第二信号值分别为1和0时，设置所述输出信号为01，以表示所述对外管脚当前的状态为悬空。
在一些可选的实施方式中，所述检测单元，进一步被配置成当所述第一信号值和所述第二信号值分别为0和1时，确定所述对外管脚的状态为异常情况。
以上，为了解决现有芯片的IO单元无法检测第三种状态，即，无法根据输入信号管脚（DI）的采样值判断对外管脚（PAD）是否悬空的技术问题，本申请提出了一种三态配置管脚实现方法和芯片中的IO装置，通过在芯片中增加检测单元，与IO单元配合，利用检测单元设置IO单元的上拉使能管脚和下拉使能管脚的值，并相应采样输入信号管脚当前的信号值，以此，可以确定对外管脚的三种状态，除了可以判断对外管脚接高电平或低电平之外，还可以判断对外管脚是否悬空，方便的实现了检测第三种状态的目的。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显。附图仅用于示出具体实施方式的目的，而并不认为是对本发明的限制。在附图中：
图1是根据本申请的芯片中的IO装置的一个实施例的结构示意图；
图2是根据本申请的芯片中的IO装置中的检测单元的工作流程图；
图3是根据本申请的三态配置管脚实现方法的一个实施例的流程图；
图4是现有的一种IO单元的结构示意图。
具体实施方式
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
参考图1，图1是根据本申请的芯片中的IO装置的一个实施例的结构示意图。本申请的芯片中的IO装置可适用于任何一种需要使用配置管脚决定芯片内部初始工作模式的芯片，包括但不限于SRIO（Serial Rapid I/O）交换芯片和FC（Fibre Channel，光纤通道）交换芯片。
如图1所示，本申请的芯片中的IO装置，除了包括通用的IO单元10，还包括一个检测单元20。IO单元10具有对外管脚11（即PAD）、输入信号（DI）管脚12、输出信号（DO）管脚13、输出使能（OE）管脚14、上拉使能（PU）管脚15和下拉使能（PD）管脚16，其中，DI管脚12、PU管脚15和PD管脚16与检测单元20连接。检测单元20可以是一个时序逻辑电路（状态机）。检测单元20还可以包括一个检测输入端21（即Rst_N）和检测输出端22（即di_calue[1:0]）。
这里，IO单元10可以被配置成：采样对外管脚11的值，将采样的值通过DI管脚12传输给检测单元20；
检测单元20可以被配置成：控制IO单元的PU管脚15和PD管脚16，并检测DI管脚12的值，包括：设置PU管脚15的值为1，设置PD管脚16的值为0，然后采样DI管脚12当前的第一信号值；设置PU管脚15的值为0，设置PD管脚16的值为1，然后采样DI管脚12当前的第二信号值；以及，根据第一信号值和第二信号值，确定对外管脚11的状态。这里，对外管脚11的状态可以有三种，即，0、1、Z三个状态，其中Z态代表悬空。
在一些可选的实施方式中，检测单元20可以进一步被配置成：通过检测输出端22输出表示对外管脚11（即PAD）的状态的输出信号。其中，输出信号可以是两个bit的状态信号，例如，可以用00代表PAD低电平，01代表PAD悬空，10代表PAD高电平。
示例性的，当第一信号值和第二信号值分别为0和0时，可以设置输出信号为00，以表示对外管脚11为低电平；当第一信号值和第二信号值分别为1和0时，可以设置输出信号为01，以表示所述对外管脚11当前的状态为悬空；当第一信号值和第二信号值分别为1和1时，可以设置输出信号为10，以表示对外管脚11为高电平。
在一些可选的实施方式中，检测单元20可以进一步被配置成：通过检测输入端21接收复位释放信号。在复位释放后，通过简单的状态机，即检测单元20，来切换PU管脚15和PD管脚16的值，通过采样和判断对应的DI管脚12的值，进而判断对外管脚11的状态。
在一些可选的实施方式中，检测单元20可以进一步被配置成：设置IO单元10的输出使能（OE）管脚的值为0，以此将IO单元10置于输入状态。
在一些可选的实施方式中，检测单元20设置PU管脚15的值为1，设置PD管脚16的值为0之后，可以延迟预设时间，等待输入稳定，然后再采样DI管脚12当前的第一信号值；以及，设置PU管脚15的值为0，设置PD管脚16的值为1之后，可以延迟预设时间，等待输入稳定，然后再采样DI管脚12当前的第二信号值。
在一些可选的实施方式中，检测单元20可以进一步被配置成：当第一信号值和第二信号值分别为0和1时，确定对外管脚11的状态为异常情况，并可以对异常情况进行记录。此时，可以认为对外管脚11损坏。此时，检测输出端22可以可输出00/01/10三个值中的任意一个。
在一些可选的实施方式中，检测单元20对异常情况进行记录可以包括：确定对外管脚11的状态为异常情况之后，在一个异常状态寄存器中写入异常值（例如1），以表示对外管脚11的状态为异常情况。这里，异常状态寄存器可以是芯片中的寄存器，也可以是与芯片的IO装置通信的其它装置/器件中的寄存器。
在一些可选的实施方式中，检测单元20还可以第一信号值和第二信号值分别为0、0或1、1或1、0时，确定对外管脚11的状态为正常情况，并可以对正常情况进行记录。
在一些可选的实施方式中，检测单元20对正常情况进行记录可以包括：在异常状态寄存器中写入正常值（例如0），以表示对外管脚11的状态为正常情况。
接下来参考图2，图2是根据本申请的芯片中的IO装置中的检测单元20的工作流程图。如图2所示，将检测单元20的工作流程可以包括：
步骤s0、复位释放，即，通过检测输入端21（Rst_N）施加释放信号；
步骤s1、设置PU管脚15的值为1，PD管脚16的值为0，此时IO单元10属于内部弱上拉状态；
步骤s2、延迟例如1us，等待输入稳定，采样并记录DI管脚12的值（即上文所述的第一信号值），记为Value0；
步骤s3、设置PU管脚15的值为0，PD管脚16的值为1，此时IO单元10属于内部弱下拉状态；
步骤s4、延迟例如1us，等待输入稳定，采样并记录DI管脚12的值（即上文所述的第一信号值），记为Value1；
步骤s5、采样状态结束，根据Value0和Value1的值，确定对外管脚11（PAD）的状态。
示例性的，Value0和Value1的值和最终输出di_value[1:0]的真值（即上文所述的两个bit的输出信号）的对应关系如表1所示。
表1
其中，对于Value0值为0，Value1为1的状态确定为异常情况，出现时可认为IO单元10或者其对外管脚11损坏。此时，可以对异常状态进行记录，检测单元20的检测输出端22可以输出00/01/10三个值中的任意一个，作为输出信号。
以上，本申请提出了一种芯片中的IO装置，可用来实现芯片中的配置管脚，本申请通过增加配置管脚的检测状态，由两个状态提高到三个状态，进而可以减少配置管教的需求数量，由利于减少芯片，例如ASIC（Application Specific Integrated Circuit，专用集成电路）芯片整体的管脚数量，缩小封装基板的面积。
本申请的芯片中的IO装置，通过增加检测单元20，例如检测单元20操作IO单元10的PU管脚15和PD管脚16，可以判断出IO单元10的对外管脚11（PAD）的悬空状态，进而能够得到三种配置管脚的状态。相对于现有的两种状态的实现方案，本申请可以通过更少的管脚实现更多的配置，减少了芯片管脚的数量。
参考图3，图3是根据本申请的三态配置管脚实现方法的一个实施例的流程图。
本申请的方法可以应用于如图1所示的芯片中的IO装置，该IO装置包括IO单元10和检测单元20，IO单元10具有对外管脚11、输入信号管脚12、上拉使能管脚15和下拉使能管脚16，输入信号管脚12、上拉使能管脚15和下拉使能管脚16与检测单元20连接。
如图3所示，本申请的方法包括如下步骤：
步骤31、检测单元设置上拉使能管脚的值为1，设置下拉使能管脚的值为0，然后采样输入信号管脚当前的第一信号值；
步骤32、检测单元设置上拉使能管脚的值为0，设置下拉使能管脚的值为1，然后采样输入信号管脚当前的第二信号值；
步骤33、检测单元20根据第一信号值和第二信号值，确定对外管脚的状态。
在一些可选的实施方式中，检测单元20具有检测输入端21，在步骤31之前，方法还可以包括：检测单元20通过检测输入端21接收复位释放信号。
在一些可选的实施方式中，步骤31中，采样输入信号管脚当前的第一信号值之前，方法还包括：延迟预设时间，等待输入稳定；步骤32中，采样输入信号管脚当前的第二信号值之前，方法还包括：延迟预设时间，等待输入稳定。
在一些可选的实施方式中，IO单元10还具有输出信号管脚13和输出使能管脚14，在步骤31之前，方法还包括：设置输出使能管脚14的值为0，以此将IO单元10置于输入状态。
在一些可选的实施方式中，检测单元20具有检测输出端22，方法还包括：检测单元20通过检测输出端22输出表示对外管脚11的状态的输出信号，其中，当第一信号值和第二信号值分别为0和0时，设置输出信号为00，以表示对外管脚为低电平；当第一信号值和第二信号值分别为1和1时，设置输出信号为10，以表示对外管脚为高电平；当第一信号值和第二信号值分别为1和0时，设置输出信号为01，以表示对外管脚当前的状态为悬空。
在一些可选的实施方式中，步骤33可以包括：当第一信号值和第二信号值分别为0和1时，检测单元20确定对外管脚11的状态为异常情况。
在一些可选的实施方式中，确定对外管脚11的状态为异常情况之后，方法还包括：在一个异常状态寄存器中写入1，以表示对外管脚11的状态为异常情况。
以上，对本申请的三态配置管脚实现方法进行了介绍，关于该方法的更多说明，可以参考前文如图1和图2所示的装置实施例。
以上所述，仅为本申请的较佳实施例，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (8)
1.一种三态配置管脚实现方法，其特征在于，应用于芯片中的IO装置，所述IO装置包括IO单元和检测单元，所述IO单元具有对外管脚、输入信号管脚、上拉使能管脚和下拉使能管脚，所述输入信号管脚、所述上拉使能管脚和所述下拉使能管脚与所述检测单元连接；
所述方法包括：
所述检测单元设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0，然后采样所述输入信号管脚当前的第一信号值；
所述检测单元设置所述上拉使能管脚的值为0，设置所述下拉使能管脚的值为1，然后采样所述输入信号管脚当前的第二信号值；
所述检测单元根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态；
所述检测单元具有检测输出端，所述方法还包括：通过所述检测输出端输出表示所述对外管脚的状态的输出信号，其中，
当所述第一信号值和所述第二信号值分别为0和0时，设置所述输出信号为00，以表示所述对外管脚为低电平；
当所述第一信号值和所述第二信号值分别为1和1时，设置所述输出信号为10，以表示所述对外管脚为高电平；
当所述第一信号值和所述第二信号值分别为1和0时，设置所述输出信号为01，以表示所述对外管脚当前的状态为悬空。
2.根据权利要求1所述的方法，其特征在于，所述检测单元具有检测输入端，所述设置所述上拉使能管脚的值为1之前，所述方法还包括：所述检测单元通过所述检测输入端接收复位释放信号。
3.根据权利要求1所述的方法，其特征在于，所述采样所述输入信号管脚当前的第一信号值之前，所述方法还包括：延迟预设时间；
所述采样所述输入信号管脚当前的第二信号值之前，所述方法还包括：延迟预设时间。
4.根据权利要求1所述的方法，其特征在于，所述IO单元还具有输出信号管脚和输出使能管脚，所述检测单元设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0之前，所述方法还包括：设置所述输出使能管脚的值为0。
5.根据权利要求1所述的方法，其特征在于，所述根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态，包括：
当所述第一信号值和所述第二信号值分别为0和1时，确定所述对外管脚的状态为异常情况。
6.根据权利要求5所述的方法，其特征在于，所述确定所述对外管脚的状态为异常情况之后，所述方法还包括：在一个异常状态寄存器中写入1，以表示所述对外管脚的状态为异常情况。
7.一种芯片中的IO装置，其特征在于，包括IO单元和检测单元，所述IO单元具有对外管脚、输入信号管脚、上拉使能管脚和下拉使能管脚，所述输入信号管脚、所述上拉使能管脚和所述下拉使能管脚与所述检测单元连接；
所述检测单元，被配置成：设置所述上拉使能管脚的值为1，设置所述下拉使能管脚的值为0，然后采样所述输入信号管脚当前的第一信号值；设置所述上拉使能管脚的值为0，设置所述下拉使能管脚的值为1，然后采样所述输入信号管脚当前的第二信号值；根据所述第一信号值和所述第二信号值，确定所述对外管脚的状态；
所述IO单元，被配置成：采样所述对外管脚的值，将采样的值通过所述输入信号管脚传输给所述检测单元；
所述检测单元具有检测输出端，所述检测单元，进一步被配置成通过所述检测输出端输出表示所述对外管脚的状态的输出信号，其中，
当所述第一信号值和所述第二信号值分别为0和0时，设置所述输出信号为00，以表示所述对外管脚为低电平；
当所述第一信号值和所述第二信号值分别为1和1时，设置所述输出信号为10，以表示所述对外管脚为高电平；
当所述第一信号值和所述第二信号值分别为1和0时，设置所述输出信号为01，以表示所述对外管脚当前的状态为悬空。
8.根据权利要求7所述的装置，其特征在于，
所述检测单元，进一步被配置成当所述第一信号值和所述第二信号值分别为0和1时，确定所述对外管脚的状态为异常情况。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311309112.0A CN117054858B (zh) | 2023-10-11 | 2023-10-11 | 三态配置管脚实现方法和芯片中的io装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311309112.0A CN117054858B (zh) | 2023-10-11 | 2023-10-11 | 三态配置管脚实现方法和芯片中的io装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117054858A CN117054858A (zh) | 2023-11-14 |
| CN117054858B true CN117054858B (zh) | 2024-01-16 |
Family
ID=88661224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311309112.0A Active CN117054858B (zh) | 2023-10-11 | 2023-10-11 | 三态配置管脚实现方法和芯片中的io装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117054858B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604480A (zh) * | 2003-09-29 | 2005-04-06 | 上海芯华微电子有限公司 | 具有可变引线和可变管脚用途的音频数模转换器 |
| CN102064582A (zh) * | 2010-12-28 | 2011-05-18 | 鸿富锦精密工业（深圳）有限公司 | 可对外供电的终端 |
| CN104063296A (zh) * | 2014-06-30 | 2014-09-24 | 华为技术有限公司 | 单板在位状态检测方法及装置 |
| CN105068950A (zh) * | 2015-07-24 | 2015-11-18 | 深圳市微纳集成电路与系统应用研究院 | 一种管脚复用的系统和方法 |
| CN205120913U (zh) * | 2015-10-23 | 2016-03-30 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统 |
| CN108519541A (zh) * | 2018-04-23 | 2018-09-11 | 珠海深圳清华大学研究院创新中心 | 一种检测电路及检测设备 |
| CN110133486A (zh) * | 2019-06-13 | 2019-08-16 | 上海安路信息科技有限公司 | Fpga的管脚桥接短路测试方法 |
| CN113868134A (zh) * | 2021-09-27 | 2021-12-31 | 江苏科大亨芯半导体技术有限公司 | 一种扩展i2c管脚的调试电路 |
| CN216052060U (zh) * | 2021-05-26 | 2022-03-15 | 力神（青岛）新能源有限公司 | 一种三态输入信号的检测电路 |
| CN216646725U (zh) * | 2021-10-11 | 2022-05-31 | 深圳市广通远驰科技有限公司 | 芯片管脚测试系统 |
| CN217360020U (zh) * | 2022-04-18 | 2022-09-02 | 点亮智能科技有限公司 | 一种便携智能fpc排线测试仪 |
| CN217388288U (zh) * | 2022-05-13 | 2022-09-06 | 珠海市魅族科技有限公司 | 一种电子设备接口保护电路及电子设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10784722B2 (en) * | 2018-09-04 | 2020-09-22 | Guangzhou U&I Technology Company Limited | BLUETOOTH headset, charging cabin and charging system thereof |
-
2023
- 2023-10-11 CN CN202311309112.0A patent/CN117054858B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604480A (zh) * | 2003-09-29 | 2005-04-06 | 上海芯华微电子有限公司 | 具有可变引线和可变管脚用途的音频数模转换器 |
| CN102064582A (zh) * | 2010-12-28 | 2011-05-18 | 鸿富锦精密工业（深圳）有限公司 | 可对外供电的终端 |
| CN104063296A (zh) * | 2014-06-30 | 2014-09-24 | 华为技术有限公司 | 单板在位状态检测方法及装置 |
| CN105068950A (zh) * | 2015-07-24 | 2015-11-18 | 深圳市微纳集成电路与系统应用研究院 | 一种管脚复用的系统和方法 |
| CN205120913U (zh) * | 2015-10-23 | 2016-03-30 | 英特格灵芯片(天津)有限公司 | 一种芯片管脚配置系统 |
| CN108519541A (zh) * | 2018-04-23 | 2018-09-11 | 珠海深圳清华大学研究院创新中心 | 一种检测电路及检测设备 |
| CN110133486A (zh) * | 2019-06-13 | 2019-08-16 | 上海安路信息科技有限公司 | Fpga的管脚桥接短路测试方法 |
| CN216052060U (zh) * | 2021-05-26 | 2022-03-15 | 力神（青岛）新能源有限公司 | 一种三态输入信号的检测电路 |
| CN113868134A (zh) * | 2021-09-27 | 2021-12-31 | 江苏科大亨芯半导体技术有限公司 | 一种扩展i2c管脚的调试电路 |
| CN216646725U (zh) * | 2021-10-11 | 2022-05-31 | 深圳市广通远驰科技有限公司 | 芯片管脚测试系统 |
| CN217360020U (zh) * | 2022-04-18 | 2022-09-02 | 点亮智能科技有限公司 | 一种便携智能fpc排线测试仪 |
| CN217388288U (zh) * | 2022-05-13 | 2022-09-06 | 珠海市魅族科技有限公司 | 一种电子设备接口保护电路及电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| 基于EtherCAT的开放式工业机器人控制系统研究;刘志鑫;《中国优秀硕士学位论文全文数据库 信息科技》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117054858A (zh) | 2023-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255239A (en) | Bidirectional first-in-first-out memory device with transparent and user-testable capabilities | |
| US20020135394A1 (en) | Memory modules and methods having a buffer clock that operates at different clock frequencies according to the operating mode | |
| EP0898284A2 (en) | Semiconductor memory having a test circuit | |
| CN102043124A (zh) | 一种具有扫描链的集成电路和芯片测试方法 | |
| CN102135930A (zh) | 计算机系统的侦错装置及其方法 | |
| JP3736701B2 (ja) | 半導体メモリ装置の並列テスト回路 | |
| KR970018600A (ko) | 반도체 기억장치 | |
| WO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
| CN113299326A (zh) | 基于fifo的数据先进后出型存储电路及读写方法 | |
| JP4211010B2 (ja) | 集積回路 | |
| US8020058B2 (en) | Multi-chip digital system having a plurality of controllers with self-identifying signal | |
| CN117054858B (zh) | 三态配置管脚实现方法和芯片中的io装置 | |
| US20230305058A1 (en) | Embedded PHY (EPHY) IP Core for FPGA | |
| US20230161729A1 (en) | Detection System for PCIe CEM Connection Interface of Circuit Board and Method Thereof | |
| US6948020B1 (en) | Method and system for increasing control information from GPIOs | |
| US6874043B2 (en) | Data buffer | |
| CN112595967B (zh) | 一种芯片测试模式的进入方法及系统 | |
| US6510483B1 (en) | Circuit, architecture and method for reading an address counter and/or matching a bus width through one or more synchronous ports | |
| CN104239171A (zh) | 测试装置及其操作方法 | |
| CN114721983A (zh) | 一种ddr4加速读写装置 | |
| CN218974525U (zh) | 芯片测试系统 | |
| CN114489476B (zh) | 一种基于fpga的闪存数据采集装置和采集方法 | |
| CN117520262B (zh) | Jtag接口解耦控制模块、方法和系统 | |
| US8953391B1 (en) | Semiconductor apparatus | |
| Liu | Design of Multi-Serial Port Controller based on PCIe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |