CN102135930A - 计算机系统的侦错装置及其方法 - Google Patents
计算机系统的侦错装置及其方法 Download PDFInfo
- Publication number
- CN102135930A CN102135930A CN2011100653729A CN201110065372A CN102135930A CN 102135930 A CN102135930 A CN 102135930A CN 2011100653729 A CN2011100653729 A CN 2011100653729A CN 201110065372 A CN201110065372 A CN 201110065372A CN 102135930 A CN102135930 A CN 102135930A
- Authority
- CN
- China
- Prior art keywords
- bus
- computer system
- debug
- unit
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000001514 detection method Methods 0.000 claims abstract description 47
- 238000012360 testing method Methods 0.000 claims abstract description 40
- 238000012545 processing Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
Abstract
本发明为一种计算机系统的侦错装置及其方法,其由一侦测单元侦测一侦错单元是否连接至计算机系统,当侦错单元连接计算机系统时,侦测单元产生一侦测信号,侦测信号包括侦错单元所电连接的计算机系统中的一总线的信息,接续利用一选择单元依据侦测信号选择侦错单元所电连接的总线;以及利用一测试单元测试计算机系统并产生一侦错码,以利用所选择的总线输出侦错码至侦错单元。如此,本发明即可选择现今计算机系统所保留的总线输出侦错码至侦错单元,借此方便于检测人员对计算机系统进行侦错。
Description
技术领域
本发明有关于一种侦错装置及其方法,特别是一种计算机系统的侦错装置及其方法。
背景技术
按,一般计算机系统,例如:桌上型计算机、笔记型计算机、嵌入式计算机等系统于启动或重置(reset)时,其基本输入输出系统(Basic Input Output System,BIOS)会针对计算机系统内部的硬件装置及计算机系统所连接的硬件装置进行开机自我测试(power-on self-test,POST)。一般开机自我测试是在计算机系统载入操作系统之前,由基本输入输出系统所执行,其中开机自我测试的测试内容为测试计算机系统的各部份硬件是否正常启动,或者是否有硬件未安装妥当。若计算机系统于开机自我测试期间侦测到异常时,便会产生所谓的侦错码(POST code),而除错人员即可通过侦错码而得知哪一硬件发生异常问题,进而修复该异常问题点。
针对取得侦错码的部分,早期技术为开启计算机系统主机的机壳,再将侦错卡插置于主机板上进行测试,如此相当费时,且相当不便。因此,而后发展出通过系统芯片传送侦错码至总线上,再由连接总线的检测设备解码并显示该侦错码。现今,侦错码大多通过系统芯片传送至低接脚数(Low Pin Count,LPC)接口总线、Print port或是COM port,再通过外部的检测设备解码并显示该侦错码。通过上述接口传送侦错码时,需要在计算机系统的主机板上预留这些接口的连接端口,以提供检测设备连接接口并接收侦错码。由于计算机系统必须预留侦测使用的接口连接端口,因此即必须占用主机板的空间。然而,对于现今计算机系统来说,轻薄化的需求使得计算机系统中的空间变得相当宝贵。因此,为了侦错功能而预留接口连接端口,会占用主机板太多的空间。
针对上述的问题,本发明提出一种计算机系统的侦错装置及其方法,其利用现今计算机系统所保留的总线传送侦错码至侦错单元,而便于检测人员侦错计算机系统,以提高侦错效率。
发明内容
本发明提供一种计算机系统的侦错装置及其方法,其侦测到侦错单元连接计算机系统时,选择侦错单元所电连接的总线输出侦错码至侦错单元,即通过计算机系统仍保留使用的总线输出侦错码至侦错单元,而便于检测人员侦错计算机系统。
本发明提供一种计算机系统的侦错装置,侦错装置包括一测试单元、一侦测单元与一选择单元。测试单元用于测试计算机系统并对应产生一侦错码。侦测单元侦测一侦错单元是否连接至计算机系统,当侦错单元连接计算机系统时,侦测单元产生一侦测信号,且侦测信号包括侦错单元所电连接的计算机系统中的一总线的信息。选择单元依据侦测信号选择侦错单元所电连接的总线,以利用所选择的总线将侦错码输出至侦错单元。
本发明提供一种计算机系统的侦错方法,首先,侦测一侦错单元连接计算机系统且产生一侦测信号,其中侦测信号包括侦错单元所电连接的计算机系统中的一总线的信息。之后,依据侦测信号选择侦错单元所电连接的总线。然后,测试计算机系统并产生一侦错码。接着,通过所选择的总线输出侦错码至侦错单元。
附图说明
图1为本发明的一较佳实施例的方块图;
图2为本发明的一较佳实施例的选择单元的方块图;
图3为本发明的一较佳实施例的流程图;
图4为本发明的另一较佳实施例的流程图。
附图中的符号简单说明如下:
10:计算机系统;102:测试单元;12:芯片组;122:侦测单元;124:选择单元;1242:第一多工器;1244:第二多工器;14:第一总线;142:第一连接端口;16:第二总线;162:第二连接端口;18:中央处理器;19:侦错单元;20:储存单元。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
请参阅图1,其为本发明的一较佳实施例的方块图。如图所示,本发明的侦错装置为应用于一计算机系统10,该计算机系统10包括一芯片组12、多个总线、一中央处理器18与一储存单元20。本发明的计算机系统10为各种类型的计算机系统,并不受限,例如桌上型计算机、笔记型计算机或嵌入式计算机等。本实施例的侦错装置包括一测试单元102、一侦测单元122与一选择单元124,其中测试单元102即为计算机系统10的基本输入输入系统(BIOS),侦测单元122与选择单元124可整合于芯片组12中,因此本实施例的芯片组12包括侦测单元122与选择单元124,但本发明不限于此。此外,芯片组12包括一南/北桥合一的芯片组,或是依照总线的特性所连接的对应的南桥芯片或北桥芯片,而侦测单元122与选择单元124设置于对应的南桥芯片或北桥芯片中。
承接上述,本实施例的多个总线以一第一总线14与一第二总线16举例说明,但本发明不局限于这些总线的类型与数目。本实施例的第一总线14与第二总线16分别对应连接一第一连接端口142与一第二连接端口162,其中本实施例的第一总线14与第二总线16分别可为一PS/2总线与一显示器系统管理总线,二者的类型不同。第一连接端口142与第二连接端口162则分别为一PS/2连接端口与一显示器连接端口,且显示器连接端口可为一视频图形阵列(VGA)连接端口、一数字视频接口(DVI)连接端口或一高清晰度多媒体接口(HDMI)连接端口,但本发明不限于此。芯片组12连接于中央处理器18,而第一总线14、第二总线16与储存单元20连接于芯片组12。此外,在一实施例中,计算机系统可能仅具有单一总线,例如:笔记型计算机仅包括一显示器系统管理总线而无PS/2总线。在此情况下,若计算机系统仅包括单一的显示器系统管理总线,该显示器系统管理总线可连接北桥芯片或南/北桥合一的单一芯片组。在另一实施例中,若计算机系统仅包括单一的总线,该总线为PS/2总线时,此PS/2总线可连接南桥芯片或南/北桥合一的单一芯片组。
测试单元102连接于芯片组12,在计算机系统10启动后,随即由测试单元102进行开机自我测试(Power-On Self Test,POST),当测试单元102于开机自我测试期间测试到异常时,测试单元102即会产生一侦错码至芯片组12,以输出侦错码,在测试单元102完成开机自我测试后,即会将储存单元20所储存的一操作系统载入中央处理器18,如此计算机系统10随即进入操作系统的作业环境中,其中,本实施例所指的储存单元20可为硬盘(hard disk)、快闪盘(flash disk)、存储卡(memory card)等,而本实施例的操作系统可为Windows、Linux或UNIX等,但本发明不限于此。再者,本发明的测试单元102的数据输出格式相容于芯片组12及其所连接的总线,因此测试单元102无须转换侦错码的传输格式即可直接输出至芯片组12,以利于芯片组12直接输出侦错码至第一总线14或第二总线16。
侦测单元122侦测计算机系统10的所述总线,即本实施例的第一总线14与第二总线16,以侦测是否有侦错单元19经由第一总线14或第二总线16连接至计算机系统10,也就是侦测是否有外部的侦错单元19电连接至第一连接端口142或第二连接端口162。侦错单元19具有独立的装置标签数据,所以当侦错单元19经第一连接端口142电连接至第一总线14时,芯片组12即会经由第一总线14接收到侦错单元19的装置标签数据,因此,本发明的侦测单元122即依据该装置标签数据而得知侦错单元19已电连接至第一总线14,所以侦测单元122对应产生一侦测信号,其中此侦测信号包括侦错单元19所电连接的计算机系统10中的总线(如:第一总线14或第二总线16)的信息。
举例来说,若侦错单元19为一侦错卡,且其装置标签数据为ID99,其中本实施例的该侦错卡设有一可程序化芯片(图未示),其可为一现场可编程门阵列(FPGA)、一复杂可编程逻辑器件(CPLD)或一8051芯片。如此,当侦错单元19电连接至第一总线14,侦测单元122即侦测到ID99,而产生该侦测信号,此侦测信号表示侦错单元19电连接在第一总线14;同理,如图1的虚线所示,侦错单元19经第二连接端口162电连接第二总线16,因此芯片组12即会接收到侦错单元19的装置标签数据,侦测单元122即会依据该装置标签数据侦测到侦错单元19电连接在第二总线16,借此产生该侦测信号,而表示侦错单元19电连接在第二总线16。
选择单元124接收到该侦测信号后,随即依据侦测信号选择第一总线14或第二总线16作为传输总线,以传输测试单元102于开机自我测试时所产生的侦错码至侦错单元19。此外,若侦测单元122未侦测到任何总线14或16连接侦错单元19时,则选择单元124不会通过第一总线14或第二总线16传输侦错码。
由上述可知,由于本发明的测试单元102即为计算机系统10的基本输入输出系统,且本发明的侦测单元122与选择单元124可整合于芯片组12中,因此本发明不需另外设计一芯片,专用于设置测试单元102、侦测单元122与选择单元124,进而避免额外占用计算机系统10的电路空间,也就是直接利用计算机系统10既有的基本输入输出系统、芯片组12即可达成本发明的配置,又,本发明选择计算机系统所保留的第一总线14或第二总线16输出测试单元102的侦错码至侦错单元19,故,本发明的侦错装置不会额外占用计算机系统10的电路空间。特别是,上述的第一总线14或第二总线16为常见的PS/2总线或一显示器系统管理总线,不需为了测试而留下已鲜少使用的总线。
请参阅图2,其为本发明的选择单元的一实施例的方块图。如图所示,本发明的选择单元124包括一第一多工器1242与一第二多工器1244。第一多工器1242的一输入端D连接计算机系统10的时脉信号,第一多工器1242的一选择端S连接侦测单元122的一输出端,第一多工器1242的一第一输出端Y1连接第一总线14,第一多工器1242的一第二输出端Y2连接第二总线16。第二多工器1244的一输入端D接收芯片组12所接收的数据,本实施例芯片组12所接收的数据为测试单元102所产生的侦错码,第二多工器1244的一选择端S连接侦测单元122的输出端,第二多工器1244的一第一输出端Y1连接第一总线14,第二多工器1244的一第二输出端Y2连接第二总线16。
再一并参阅图1,当侦测单元122侦测到侦错单元19经第一连接端口142电连接第一总线14时,侦测单元122产生对应的侦测信号至第一多工器1242与第二多工器1244,例如侦测信号为低电平。第一多工器1242与第二多工器1244依据低电平的侦测信号而分别于第一输出端Y1输出时脉信号与侦错码至第一总线14;同理,当侦错单元19经第二连接端口162电连接第二总线16时,侦测单元122产生对应的侦测信号至第一多工器1242与第二多工器1244,例如高电平的侦测信号,以驱使第一多工器1242与第二多工器1244分别于第二输出端Y2输出时脉信号与侦错码至第二总线16。由上述说明可知,侦测单元122侦测侦错单元19电连接于计算机系统10的第一总线14或第二总线16时,即会产生对应的侦测信号,且侦测信号包括侦错单元19所电连接的总线的信息,而让选择单元124依据侦测信号选择输出侦错码至第一总线14或第二总线16,以提供侦错码至侦错单元19。在一实施例中,计算机系统可能仅具有单一总线,例如:笔记型计算机仅包括一显示器系统管理总线而无PS/2总线。在此情况下,侦测单元122仍会侦测是哪一个对应的连接端口电连接到侦错单元19,此时侦测单元122会产生对应的侦测信号至第一多工器1242与第二多工器1244。
请参阅图3,其为本发明的一较佳实施例的流程图。如图所示,本发明的侦错方法于本实施例应用于计算机系统启动时,依据侦错单元连接计算机系统的状态而选择总线输出侦错码。起初如步骤S10所示,当计算机系统的电源被开启后,即执行步骤S20,侦测是否有侦错单元连接计算机系统,此步骤的一实施方式为通过侦测单元侦测是否有侦错单元通过连接端口电连接至总线,当侦测单元的侦测结果为是时,接续执行步骤S50,当侦测单元的侦测结果为否时,接续执行步骤S30,其中本实施例的总线以一第一总线与一第二总线做举例说明,但本发明不限于此。
接续,按步骤S30所示,由于未侦测到任何侦错单元电连接于计算机系统的总线,所以接续由测试单元执行开机自我测试,本实施例的测试单元即为计算机系统中的基本输入输出系统;接续按步骤S40所示,测试单元于结束开机自我测试后,随即将计算机系统的储存单元所储存的操作系统载入中央处理器而执行,其中本实施例所指的操作系统可为Windows、Linux或UNIX等,但本发明不限于此。
承接上述,侦测单元侦测到侦错单元经连接端口电连接第一总线或第二总线后,即按步骤S50所示,侦测单元会接续侦测判断侦错单元所电连接的总线是否为第一总线并对应产生侦测信号,换言之,侦测信号包括侦错单元所电连接的计算机系统中的一总线(如:第一总线或第二总线)的信息。当侦测单元的侦测结果为侦错单元经第一连接端口电连接第一总线时,接续执行步骤S60,当侦测单元的侦测结果为侦错单元并非电连接第一总线而是经第二连接端口电连接第二总线时,接续执行步骤S90。本实施例的第一连接端口与第二连接端口分别为PS/2连接端口与显示器连接端口,而显示器连接端口可为一视频图形阵列(VGA)连接端口或一数字视频接口(DVI)连接端口或一高清晰度多媒体接口(HDMI)连接端口,但本发明不限于此。此外,在某些情况下,整个系统可能仅有一个总线,此时侦测单元仍可侦测是哪一个对应的连接端口电连接到侦错单元,而进行后续的步骤。
接续,按步骤S60所示,选择单元依据侦测信号选择第一总线作为数据传输路径;按步骤S70所示,测试单元执行开机自我测试并经第一总线与第一连接端口输出侦错码至侦错单元之后,按步骤S80所示,测试单元完成开机自我测试后,随即将操作系统载入中央处理器而执行。同理,按步骤S90所示,选择单元依据侦测信号选择第二总线作为数据传输路径;按步骤S100所示,由测试单元执行开机自我测试并经第二连接端口与第二总线输出侦错码至侦错单元;之后,按步骤S110所示,于开机自我测试完成后,载入操作系统至中央处理器而执行。
由上述可知,本发明的侦错方法让计算机系统于侦错时通过计算机系统既有的总线传输侦错码至侦错单元,因而无须另外设计一总线,用于传输侦错码至侦错单元,此外,由于侦错单元于计算机系统外部连接至总线,而无须拆开机壳的操作,因此除错人员利用本发明于进行侦错作业时较为便利。
请参阅图4,其为本发明的一较佳实施例的流程图。其中图3与图4的差异在于图3的实施例为用于计算机系统于开机时的侦错,图4的计算机系统于执行操作系统中发生异常时进行侦错。如图所示,本实施例的计算机系统的侦错方法,还可应用于计算机系统于操作系统的运作过程中发生异常时,依据侦错单元电连接计算机系统的状态而选择总线输出侦错码,如步骤S210所示,当操作系统的一执行程序发生异常,而未有系统回应时;接续按步骤S220所示,侦测是否有侦错单元电连接计算机系统,此步骤的一实施方式为侦测单元侦测是否有外部的侦错单元通过连接端口电连接至总线,当侦测到一侦错单元电连接计算机系统时,接续执行步骤S240,当未侦测到任何侦错单元电连接计算机系统时,接续执行步骤S230;按步骤S230所示,由于未侦测到侦错单元经任何连接端口电连接至计算机系统,因此计算机系统不中断操作系统。
承接上述,按步骤S240所示,由于侦测到一侦错单元经连接端口电连接至第一总线或第二总线,因而接续依据侦错单元的装置标签数据得知侦错单元所连接的连接端口,当得知为侦错单元经第一连接端口电连接第一总线时,接续执行步骤S250,当得知侦错单元经第二连接端口电连接第二总线时,接续执行步骤S280;按步骤S250所示,选择第一总线所连接的第一连接端口作为数据传输路径,以传输数据至侦错单元;按步骤S260所示,由中央处理器载入并执行一侦错服务程序并经第一连接端口输出侦错码至侦错单元;按步骤S270所示,结束该侦错服务程序,并恢复计算机系统至中断前的执行状态,而回到操作系统。
同理,按步骤S280所示,选择第二总线所连接的第二连接端口作为数据传输路径,以传输数据至侦错单元;按步骤S290所示,执行该侦错服务程序并经第二连接端口输出侦错码至侦错单元;按步骤S300所示,结束该侦错服务程序,并恢复计算机系统至中断前的执行状态,而回到操作系统。同样地,在某些情况下,整个计算机系统可能仅有一个总线,此时侦测单元仍可侦测是哪一个对应的连接端口连接到侦错单元,而进行后续的步骤。
由上述可知,本发明由侦测单元侦测是否侦错单元连接计算机系统,以在侦错单元连接计算机系统时产生对应的侦测信号,且侦测信号包括侦错单元所电连接的计算机系统中的一总线的信息,而选择单元依据侦测信号选择侦错单元所电连接的总线,再由计算机系统的测试单元产生侦错码并输出至芯片组,以经由选择单元所选择的总线输出侦错码至侦错单元,又,测试单元所产生的侦错码为相容于芯片组与系统总线的传输格式,且总线即为计算机系统的系统总线,故,本发明于上述实施例中,侦错码于传输过程中无须通过任何转换机制即可提供外部侦错单元直接读取,所以本发明无须执行任何格式转换的步骤。
综上所述,本发明提供一种计算机系统的侦错装置及其方法,该侦错装置包括测试单元、侦测单元与选择单元。该侦测单元在侦测侦错单元是否连接计算机系统,以在侦错单元电连接计算机系统时产生对应的侦测信号,且侦测信号包括侦错单元所电连接的计算机系统中的一总线的信息,因而让该选择单元依据侦测信号选择侦错单元所电连接的计算机系统中的一总线,以输出测试单元所产生的侦错码至该侦错单元,因此本发明可通过选择计算机系统所保留的该总线输出侦错码至侦错单元,此外,由于侦错单元位于计算机系统的外部并经连接端口电连接至总线,因此,本发明无须拆开计算机系统的外壳,即可经选择侦错单元所电连接的的总线而输出侦错码至外部连接的侦错单元,因而增加进行侦错作业时的便利性。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (10)
1.一种计算机系统的侦错装置,其特征在于,其包括:
一测试单元,其测试该计算机系统并产生一侦错码;
一侦测单元,其侦测一侦错单元是否连接该计算机系统,当该侦错单元连接该计算机系统时,该侦测单元产生一侦测信号,且该侦测信号包括该侦错单元所电连接的该计算机系统中的一总线的信息;以及
一选择单元,其依据该侦测信号选择该计算机系统的该总线,而利用该总线输出该侦错码至该侦错单元。
2.根据权利要求1所述的计算机系统的侦错装置,其特征在于,该总线包括一显示器系统管理总线或一PS/2总线。
3.根据权利要求1所述的计算机系统的侦错装置,其特征在于,该侦错单元电连接该计算机系统中的多个总线之一,该侦测单元侦测该总线电连接该侦错单元,且产生该侦测信号,该选择单元依据该侦测信号选择该侦错单元所电连接的该总线,而利用该总线输出该侦错码至该侦错单元。
4.根据权利要求3所述的计算机系统的侦错装置,其特征在于,所述多个总线包括一显示器系统管理总线与一PS/2总线。
5.根据权利要求1所述的计算机系统的侦错装置,其特征在于,该选择单元还包括:
一第一多工器,接收一时脉信号;以及
一第二多工器,接收该侦错码;
其中,该第一多工器与该第二多工器依据该侦测信号,输出该时脉信号与该侦错码至该计算机系统的该总线。
6.根据权利要求1所述的计算机系统的侦错装置,其特征在于,该侦测单元与该选择单元整合于一芯片组。
7.一种计算机系统的侦错方法,其特征在于,包括:
侦测一侦错单元连接该计算机系统且产生一侦测信号,其中该侦测信号包括该侦错单元所电连接的该计算机系统中的一总线的信息;
依据该侦测信号选择该计算机系统中的该总线;
测试该计算机系统并产生一侦错码;以及
通过所选择的该总线输出该侦错码至该侦错单元。
8.根据权利要求7所述的计算机系统的侦错方法,其特征在于,该总线包括一显示器系统管理总线或一PS/2总线。
9.根据权利要求7所述的计算机系统的侦错方法,其特征在于,侦测该侦错单元连接该计算机系统的步骤,还包括:
侦测该计算机系统中的多个总线,以侦测该侦错单元电连接所述多个总线之一,并且产生该侦测信号,以依据该侦测信号选择该侦错单元所电连接的该总线,而利用该总线输出该侦错码至该侦错单元。
10.根据权利要求9所述的计算机系统的侦错方法,其特征在于,所述多个总线包括一显示器系统管理总线与一PS/2总线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099144377 | 2010-12-17 | ||
TW099144377A TWI502336B (zh) | 2010-12-17 | 2010-12-17 | 電腦系統之偵錯裝置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102135930A true CN102135930A (zh) | 2011-07-27 |
Family
ID=44295718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100653729A Pending CN102135930A (zh) | 2010-12-17 | 2011-03-17 | 计算机系统的侦错装置及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8707103B2 (zh) |
CN (1) | CN102135930A (zh) |
TW (1) | TWI502336B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103544994A (zh) * | 2012-07-10 | 2014-01-29 | 慧荣科技股份有限公司 | 快闪存储器控制器、快闪存储器侦错方法 |
CN104182309A (zh) * | 2013-05-23 | 2014-12-03 | 英业达科技有限公司 | 除错装置与除错方法 |
CN104572361A (zh) * | 2013-10-11 | 2015-04-29 | 神讯电脑(昆山)有限公司 | 开机时的装置侦测方法及其计算器装置 |
CN106294228A (zh) * | 2016-08-17 | 2017-01-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106528320A (zh) * | 2016-12-02 | 2017-03-22 | 英业达科技有限公司 | 计算机系统 |
CN108804274A (zh) * | 2017-04-26 | 2018-11-13 | 精英电脑股份有限公司 | 检错装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202177894U (zh) * | 2011-07-14 | 2012-03-28 | 鸿富锦精密工业(深圳)有限公司 | 主板故障诊断卡 |
US9632895B2 (en) * | 2012-06-18 | 2017-04-25 | Intel Corporation | Apparatus, system and method for a common unified debug architecture for integrated circuits and SoCs |
US9043649B2 (en) | 2012-06-18 | 2015-05-26 | Intel Corporation | Method and apparatus for output of high-bandwidth debug data/traces in ICS and SoCs using embedded high speed debug |
TWI599876B (zh) * | 2014-10-09 | 2017-09-21 | 緯創資通股份有限公司 | 開機自我測試中的除錯方法以及使用該方法的裝置 |
TWI615718B (zh) * | 2016-12-19 | 2018-02-21 | 英業達股份有限公司 | 電腦系統 |
WO2019089047A1 (en) * | 2017-11-06 | 2019-05-09 | Hewlett-Packard Development Company, L.P. | Operating system repairs via recovery agents |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1357834A (zh) * | 2000-12-06 | 2002-07-10 | 神达电脑股份有限公司 | Pci总线周期单步中断除错卡装置及其方法 |
CN1432918A (zh) * | 2002-01-18 | 2003-07-30 | 英业达股份有限公司 | 通过通用串行总线连接系统进行除错的方法 |
CN1670712A (zh) * | 2004-03-20 | 2005-09-21 | 鸿富锦精密工业(深圳)有限公司 | 远程计算机bios开机信息监看系统及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850562A (en) * | 1994-06-27 | 1998-12-15 | International Business Machines Corporation | Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code |
KR100517546B1 (ko) * | 1999-07-16 | 2005-09-28 | 삼성전자주식회사 | 엘이디 표시기에 포스트 코드를 표시하는 휴대용 컴퓨터 |
US6862695B2 (en) * | 2001-03-30 | 2005-03-01 | Giga-Byte Technology Co., Ltd. | Method and device for identifying failed devices in computer |
TWI361977B (en) * | 2008-04-10 | 2012-04-11 | Msi Electronic Kun Shan Co Ltd | Device and method for displaying bios post code |
TW201017402A (en) * | 2008-10-17 | 2010-05-01 | Asustek Comp Inc | Computer system and external power on self test device applied to computer system |
-
2010
- 2010-12-17 TW TW099144377A patent/TWI502336B/zh active
-
2011
- 2011-02-09 US US13/023,745 patent/US8707103B2/en active Active
- 2011-03-17 CN CN2011100653729A patent/CN102135930A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1357834A (zh) * | 2000-12-06 | 2002-07-10 | 神达电脑股份有限公司 | Pci总线周期单步中断除错卡装置及其方法 |
CN1432918A (zh) * | 2002-01-18 | 2003-07-30 | 英业达股份有限公司 | 通过通用串行总线连接系统进行除错的方法 |
CN1670712A (zh) * | 2004-03-20 | 2005-09-21 | 鸿富锦精密工业(深圳)有限公司 | 远程计算机bios开机信息监看系统及方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103544994A (zh) * | 2012-07-10 | 2014-01-29 | 慧荣科技股份有限公司 | 快闪存储器控制器、快闪存储器侦错方法 |
CN103544994B (zh) * | 2012-07-10 | 2017-05-03 | 慧荣科技股份有限公司 | 快闪存储器控制器、快闪存储器侦错方法 |
CN104182309A (zh) * | 2013-05-23 | 2014-12-03 | 英业达科技有限公司 | 除错装置与除错方法 |
CN104572361A (zh) * | 2013-10-11 | 2015-04-29 | 神讯电脑(昆山)有限公司 | 开机时的装置侦测方法及其计算器装置 |
CN104572361B (zh) * | 2013-10-11 | 2018-04-17 | 神讯电脑(昆山)有限公司 | 开机时的装置侦测方法及其计算器装置 |
CN106294228A (zh) * | 2016-08-17 | 2017-01-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106294228B (zh) * | 2016-08-17 | 2019-06-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106528320A (zh) * | 2016-12-02 | 2017-03-22 | 英业达科技有限公司 | 计算机系统 |
CN106528320B (zh) * | 2016-12-02 | 2019-07-09 | 英业达科技有限公司 | 计算机系统 |
CN108804274A (zh) * | 2017-04-26 | 2018-11-13 | 精英电脑股份有限公司 | 检错装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201227270A (en) | 2012-07-01 |
US20120159254A1 (en) | 2012-06-21 |
US8707103B2 (en) | 2014-04-22 |
TWI502336B (zh) | 2015-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102135930A (zh) | 计算机系统的侦错装置及其方法 | |
EP3213215B1 (en) | Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems | |
US8171342B2 (en) | Device and method for outputting BIOS POST code | |
US7882395B2 (en) | Debug device for embedded systems and method thereof | |
CN2932488Y (zh) | 故障检测装置 | |
CN104077203A (zh) | 一种可经由usb接口实现计算机硬件诊断的方法及装置 | |
US11474151B2 (en) | Lockstep comparators and related methods | |
WO2010001468A1 (ja) | 試験装置、プログラム、および、記録媒体 | |
CN104572375A (zh) | 一种通过显示器接口实现计算机诊断的方法及装置 | |
US8060733B2 (en) | Apparatus for displaying BIOS POST code and method thereof | |
US20080021695A1 (en) | ROM emulator and ROM testing method using the same | |
US20130017717A1 (en) | Computer power on self test card | |
CN101551766A (zh) | 显示bios检错码的装置与方法 | |
CN103365735A (zh) | 传输介面及判断传输信号的方法 | |
CN110907857B (zh) | 一种基于fpga的连接器自动检测方法 | |
CN208781208U (zh) | Pci总线测试板卡 | |
CN103137211A (zh) | 一种nvm内建自测电路的仿真测试系统 | |
CN102221650B (zh) | 转接元件的测试模块 | |
CN201107774Y (zh) | Spi检测卡 | |
CN112579366A (zh) | 硬盘在位检测系统 | |
CN101118268B (zh) | 外部组件互连延伸插槽的测试系统及方法 | |
CN114443404B (zh) | 一种ocp接口测试用板卡、测试系统及测试方法 | |
CN202067256U (zh) | Debug卡的连接结构 | |
CN101231608A (zh) | 侦错装置及其方法 | |
TW201115331A (en) | Self testing method and system for computing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110727 |