CN103544994B - 快闪存储器控制器、快闪存储器侦错方法 - Google Patents

快闪存储器控制器、快闪存储器侦错方法 Download PDF

Info

Publication number
CN103544994B
CN103544994B CN201210308712.0A CN201210308712A CN103544994B CN 103544994 B CN103544994 B CN 103544994B CN 201210308712 A CN201210308712 A CN 201210308712A CN 103544994 B CN103544994 B CN 103544994B
Authority
CN
China
Prior art keywords
flash memory
data wire
auxiliary unit
write
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210308712.0A
Other languages
English (en)
Other versions
CN103544994A (zh
Inventor
欧旭斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN103544994A publication Critical patent/CN103544994A/zh
Application granted granted Critical
Publication of CN103544994B publication Critical patent/CN103544994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种快闪存储器控制器，包括：一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；一状态单元，用以判断快闪存储器控制器的状态；一处理单元，连接读写单元与状态单元，用以控制读写单元；以及一辅助单元，连接一第一数据线、一第二数据线与处理单元，用以接收并储存来自处理单元的一字串，其中当快闪存储器控制器完成写入数据传输后，辅助单元通过第一数据线与第二数据线输出字串。

Description

快闪存储器控制器、快闪存储器侦错方法
【技术领域】
本发明有关于快闪存储器装置，特别是有关于一种嵌入式快闪存储器装置。
【背景技术】
非挥发快闪存储器(non-volatile memory)被广泛使用在很多应用中，例如固态硬盘(solid-state disk，SSD)、存储卡、数字相机、数字摄影机、多媒体播放器、移动电话、电脑和许多其他电子装置。
然而，当储存在快闪存储器中的处理数据(例如韧体firmware)遗失或受损时(亦或者设计错误)，会导致快闪存储器控制器的处理单元无法正常操作，使得使用者无法读取快闪存储器中的内容。因此，亟需要一种快闪存储器控制器，使得当储存在快闪存储器中的处理数据有错误(bug)时，可分析快闪存储器的数据并确认错误所在。
【发明内容】
有鉴于此，本申请一种快闪存储器控制器，包括：一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；一状态单元，用以判断快闪存储器控制器的状态；一处理单元，连接读写单元与状态单元，用以控制读写单元；以及一辅助单元，连接一第一数据线、一第二数据线与处理单元，用以接收并储存来自处理单元的一字串，其中当快闪存储器控制器完成写入数据传输后，辅助单元通过第一数据线与第二数据线输出字串。
本申请亦提供一种快闪存储器侦错方法，适用于具有一读写单元、一状态单元和一处理单元的一快闪存储器控制器与一快闪存储器，包括：通过快闪存储器控制器的一辅助单元接收并储存来自处理单元的一字串；通过状态单元判断快闪存储器控制器的状态；以及当快闪存储器控制器完成写入数据传输后，通过辅助单元通过一第一数据线与一第二数据线输出字串。
本申请亦提供一种快闪存储器控制器，包括：一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；一状态单元，系用以判断快闪存储器控制器的状态；一处理单元，连接读写单元与状态单元，并且用以控制读写单元；以及一辅助单元，连接一第一数据线、一第二数据线、与处理单元，辅助单元系用以接收并储存来自处理单元的一字串，其中当快闪存储器控制器启动读取数据传输前，辅助单元通过第一数据线与第二数据线输出字串。
本申请亦提供一种快闪存储器侦错方法，适用于具有一读写单元、一状态单元和一处理单元的一快闪存储器控制器与一快闪存储器，包括：通过快闪存储器控制器的一辅助单元接收并储存来自处理单元的一字串；通过状态单元判断快闪存储器控制器的状态；以及当快闪存储器控制器启动读取数据传输前，通过辅助单元通过一第一数据线与一第二数据线输出字串。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：
【附图说明】
图1是本申请的快闪存储器控制器190的一示意图；
图2是本申请的快闪存储器系统200的一示意图；
图3是本申请的嵌入式快闪存储器状态机的一读取时序图；
图4是本申请的嵌入式快闪存储器状态机的一写入时序图；
图5是本申请的安全数字存储卡状态机的一写入时序图；
图6是本申请的快闪存储器侦错方法的一流程图；以及
图7是本申请的快闪存储器侦错方法的另一流程图。
【主要元件符号说明】
190、290：快闪存储器控制器；
110、210：读写单元；
120、220：状态单元；
130、230：处理单元；
140、240：辅助单元；
150、250：快闪存储器；
160、260：传输通道；
270：主控装置；
280：侦错装置；
281：侦测单元；
282：接收单元；
190、290：快闪存储器控制器；
111、211：快闪存储器存取状态机；
112、212：静态随机存取存储器；
CLK：时钟信号线；
CMD：命令信号线；
DM1、DM2：侦错消息；
ES：致能信号；
PD：处理数据；
DAT0～DAT3：数据线；
200：快闪存储器系统；
P1～P3：周期。
【具体实施方式】
前文已对本发明做各特征的摘要，请参考本文及附图，于此将做更详细的描述。本发明配合附图做详细的描述，然而非用以限制本发明。相反的，在不脱离后附的申请专利范围中所界定的范围及精神，本发明当可做所有型式的更动及润饰。
图1是本申请的快闪存储器控制器190的一示意图。如图1所示，快闪存储器控制器190包括一读写单元(read/write unit)110、一状态单元(state machine)120、一处理单元130和一辅助单元(auxiliary unit)140。读写单元110连接一快闪存储器150，并用以执行一写入指令或一读取指令。处理单元130控制读写单元110的操作包含处理单元130指示读写单元110执行写入指令和读取指令。
详细而言，读写单元110包括一快闪存储器存取状态机(flash access statemachine)111和一静态随机存取存储器(static random access memory,SRAM)112。快闪存储器存取状态机111耦接于处理单元130和快闪存储器150之间，用以执行一写入指令或一读取指令。快闪存储器150可以是反及栅型(NAND)快闪存储器(flash memory)或反或栅型(NOR)快闪存储器。
另外，快闪存储器存取状态机111输出存取信号至快闪存储器150，存取信号可包括晶片致能信号(CE#)、命令锁存(latch)致能信号(CLE)、位址锁存致能信号(ALE)、写入致能信号(WE#)、读取致能信号(RE#)及待命∕忙碌信号(R/B#)。静态随机存取存储器112耦接至快闪存储器存取状态机111、状态单元120和处理单元130，用以储存任何来自于状态单元120或处理单元130的数据。
状态单元120耦接于处理单元130与主控装置(host)(如图2的主控装置270)之间，并且状态单元120通过符合嵌入式快闪存储器规范的一传输通道160与主控装置170进行通信。换言之，主控装置170为嵌入式快闪存储器主控装置。状态单元120为一嵌入式快闪存储器状态机(embeded multi media card state machine,EMMC state machine)及/或一安全数字存储卡状态机(secure digital memory card state machine,SD state machine)
状态单元120用以判断快闪存储器控制器190的状态。处理单元130连接读写单元110与状态单元120，用以控制读写单元110。辅助单元140连接数据线DAT1、DAT2与处理单元130，用以接收并储存来自处理单元130的侦错消息DM1，其中侦错消息DM1包含字串(string)ST。当辅助单元140收到一休眠信号时，辅助单元140暂停运作。需说明的是，当状态单元120为安全数字存储卡状态机时，传输通道160包括一时钟信号线CLK、一命令信号线CMD和多个数据线DAT0～DAT3。当状态单元120为嵌入式快闪存储器状态机时，传输通道160包括时钟信号线CLK、命令信号线CMD和多个数据线DAT0～DAT7。
当快闪存储器控制器190完成写入数据传输后(例如忙碌状态(busy status)周期或循环冗余核对状态(Cyclical Redundancy Check status，CRC status))，状态单元120输出一启动信号ES给辅助单元140，辅助单元140通过数据线DAT1与DAT2输出侦错消息DM2(含有字串ST)至一侦错装置(如图2的侦错装置280)。更进一步来说，完成写入数据传输系指完成在数据线DAT1与DAT2的写入数据传输。在某些实施例中，辅助单元140亦可连接数据线DAT0，并且根据数据线DAT0的信号来判断在数据线DAT1与DAT2的写入数据传输是否完成。
在某些实施例中，在快闪存储器控制器190启动读取数据传输前(例如在存取延迟时间(access time delay))，状态单元120输出启动信号ES给辅助单元140，辅助单元140通过数据线DAT1与DAT2输出字串ST。进一步来说，启动读取数据传输系指启动在数据线DAT1与DAT2的读取数据传输。在某些实施例中，辅助单元140亦可连接数据线DAT0，并且根据数据线DAT0的信号来判断在数据线DAT1与DAT2的读取数据传输是否被启动。
图2是本申请的快闪存储器系统200的一示意图。如图2所示，快闪存储器系统200包括快闪存储器250、快闪存储器控制器290和侦错装置280。快闪存储器250与快闪存储器150相同，快闪存储器控制器290(即读写单元210、状态单元220、处理单元230和辅助单元240)与快闪存储器控制器190(即读写单元110、状态单元120、处理单元130和辅助单元140)相同，因此就不再赘述。快闪存储器250和快闪存储器控制器290的组合为嵌入式快闪存储器装置(embedded multi media card,EMMC)，耦接至主控装置270，换言之，快闪存储器250、快闪存储器控制器290与主控装置270皆设置在同一电路板上。
需说明的是，侦错装置280包括侦测单元281和接收单元282。详细而言，侦测单元281以反相信号核对方法(differential signal check method)、同位核对方法(paritycheck method)和波特速率核对方法(baud rate check method)来判断数据线DAT1和DAT2所输出的信号是否为侦错消息DM2，以避免将主控装置270与状态单元220之间的写入信号(write signal)或读取信号(real signal)误认为侦错消息DM2。
详细而言，在反相信号核对方法中，当数据线DAT1和DAT2所输出的信号分别为信号TX+和信号TX-(或信号TX-和信号TX+)时，侦测单元281才会认为数据线DAT1和DAT2所输出的信号为侦错消息DM2，并且侦测单元281将侦错信号DM2输出至接收单元282。另外，侦测单元281可同时使用同位核对方法判断数据线DAT1和DAT2所输出的信号是否为侦错消息DM2。当数据线DAT1和DAT2所输出的信号符合同位核对时，则侦测单元281判定反相信号为侦错信号DM2，并且将侦错信号DM2输出至接收单元282。
在波特速率核对方法中，侦错装置280和辅助单元240会设定一预设波特速率，并且辅助单元240以相异于嵌入式快闪存储器传输速度(例如9600bps)的一预设波特速率(例如19200bps或38400bps)输出侦错消息DM2至侦错装置280。换言之，侦测单元281仅会将在预设波特速率范围内所接收的消息传递给接收单元282，以避免接收单元282误动作。侦错装置280和辅助单元240同时使用反相信号核对方法、同位核对方法和波特速率核对方法可以避免将主控装置270与状态单元220之间的写入信号(write signal)或读取信号(realsignal)误认为侦错消息DM2，增加侦错装置280的正确率。
由此可知，当处理数据PD为函数f(g(h(x))))时，处理单元230可将字串ST(例如字串ST1、ST2和ST3)写入每个函数(例如f(x)、g(x)和h(x))中，使得当处理单元230执行函数f(x)时，处理单元230将字串ST1(例如侦错消息DM1)传送至辅助单元240，并且辅助单元240在适当的时机(例如在快闪存储器控制器为读取数据传输前，或在快闪存储器控制器为完成写入数据传输后)传送包含字串ST1的侦错消息DM2至侦错装置280。当函数h(x)有误时，侦错装置280只会接收到字串ST1和ST2，而不会接收到字串ST3的侦错消息DM2，因此侦错装置280可根据侦错消息DM2确认函数h(x)有错误。在某些实施例中，侦错装置280可通过某些装置(例如屏幕)显示对应于侦错消息DM2的符号，使得程式设计者可根据符号修改函数h(x)，因此让快闪存储器控制器290得以正常工作。
图3是本申请的嵌入式快闪存储器状态机的一读取时序图。如图3所示，当状态单元120为嵌入式快闪存储器状态机时，在快闪存储器控制器190启动读取数据传输前(例如存取延迟时间(access time delay)或周期P1)，辅助单元140可通过数据线DAT1与DAT2输出字串ST至侦错装置280。此外，当状态单元120为安全数字存储卡状态机时，辅助单元140可在快闪存储器控制器190启动读取数据传输前(类似周期P1)，通过数据线DAT1与DAT2将字串ST输出至侦错装置280。
图4是本申请的嵌入式快闪存储器状态机的一写入时序图。如图4所示，当状态单元220为嵌入式快闪存储器状态机时，辅助单元240可在快闪存储器控制器290完成写入数据传输后(例如周期P2)，通过数据线DAT1与DAT2输出字串ST。其中周期P2由忙碌状态(busystatus)周期和循环冗余核对状态(Cyclical Redundancy Check status，CRC status)周期所构成。
图5是本申请的安全数字存储卡状态机的一写入时序图。如图5所示，当状态单元220为安全数字存储卡状态机时，辅助单元240可在快闪存储器控制器290完成写入数据传输后(例如周期P3)，通过数据线DAT1与DAT2输出字串ST。其中周期P3由忙碌状态(busystatus)周期和循环冗余核对状态(Cyclical Redundancy Check status，CRC status)周期所构成。
图6是本申请的快闪存储器侦错方法的一流程图，如图6所示，快闪存储器侦错方法包括下列步骤。
于步骤S61，通过快闪存储器控制器290的辅助单元240接收并储存来自处理单元230的一字串ST。于步骤S62，通过状态单元220判断快闪存储器控制器290的状态。于步骤S63，当快闪存储器控制器290完成写入数据传输后，通过辅助单元240通过数据线DAT1与DAT2输出字串ST。
图7是本申请的快闪存储器侦错方法的另一流程图，步骤S71与S72与步骤S61与S62相同，差别在于步骤S73，当快闪存储器控制器290启动读取数据传输前，通过辅助单元240通过数据线DAT1与DAT2输出字串ST。
综上所述，由于本申请的快闪存储器系统200可将处理数据PD中的侦错字串(debug string)输出至至侦错装置280，因此侦错装置280可确认处理单元230已执行处理数据PD的哪些部分，使得处理数据PD的错误内容可以迅速地被找出。再加上本申请的快闪存储器侦错方法使用反相信号核对方法、同位核对方法和波特速率核对方法，因此侦错装置280更能够精确地接收到侦错消息DM2，而不会将状态单元220与主控装置270之间的信号误判断为第二侦错消息DM2。
以上叙述许多实施例的特征，使所属技术领域中具有通常知识者能够清楚理解本说明书的形态。所属技术领域中具有通常知识者能够理解其可利用本发明揭示内容为基础以设计或更动其他制程及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中具有通常知识者亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (60)

1.一种快闪存储器控制器，包括：
一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；
一状态单元，用以判断该快闪存储器控制器的状态；
一处理单元，连接该读写单元与该状态单元，用以控制该读写单元；以及
一辅助单元，连接一第一数据线、一第二数据线与该处理单元，用以接收并储存来自该处理单元输出的夹带一字串的第一侦错消息，其中当该快闪存储器控制器完成写入数据传输后，该辅助单元通过该第一数据线与该第二数据线输出夹带该字串的一第二侦错消息至一侦错装置，其中该侦错装置判断该第一数据线以及该第二数据线所输出的信号是否为一该第二侦错消息。
2.根据权利要求1所述的快闪存储器控制器，其特征在于，当该快闪存储器控制器处于忙碌状态时，该状态单元输出一启动信号给该辅助单元。
3.根据权利要求1所述的快闪存储器控制器，其特征在于，当该辅助单元收到一休眠信号时，该辅助单元暂停运作。
4.根据权利要求1所述的快闪存储器控制器，其特征在于，该处理单元控制该读写单元的操作包含该处理单元指示该读写单元执行该写入指令。
5.根据权利要求1所述的快闪存储器控制器，其特征在于，该处理单元控制该读写单元的操作包含该处理单元指示该读写单元执行该读取指令。
6.根据权利要求1所述的快闪存储器控制器，其特征在于，该侦错装置包括一侦测单元以及一接收单元，该侦错装置连接至该第一数据线与该第二数据线。
7.根据权利要求6所述的快闪存储器控制器，其特征在于，当该侦测单元判断该第一数据线以及该第二数据线所输出的信号为该第二侦错消息时，该接收单元系用以接收该信号。
8.根据权利要求1所述的快闪存储器控制器，其特征在于，该辅助单元通过该第一数据线与该第二数据线以符合通用非同步接收发送器规范的方式输出该字串。
9.根据权利要求1所述的快闪存储器控制器，其特征在于，该辅助单元系以反相信号通过该第一数据线与该第二数据线输出该字串。
10.根据权利要求1所述的快闪存储器控制器，其特征在于，该辅助单元在该字串中加入同位核对码。
11.根据权利要求1所述的快闪存储器控制器，其特征在于，该辅助单元以一预设波特速率输出该第二侦错消息至一侦错装置，并且该预设波特速率相异于该状态单元与一主控装置之间的传输速度。
12.根据权利要求1所述的快闪存储器控制器，其特征在于，该读写单元包括：
一快闪存储器存取状态机，用以从该快闪存储器读取一处理数据；以及
一静态随机存取存储器，用以储存该处理数据。
13.根据权利要求1所述的快闪存储器控制器，其特征在于，该完成写入数据传输系指完成在该第一数据线与该第二数据线的写入数据传输。
14.根据权利要求1所述的快闪存储器控制器，其特征在于，该第一数据线为DAT1，且该第二数据线为DAT2。
15.根据权利要求1所述的快闪存储器控制器，其特征在于，该辅助单元更连接一第三数据线，且该辅助单元根据该第三数据线判断在该第一数据线与该第二数据线的写入数据传输是否完成。
16.根据权利要求15所述的快闪存储器控制器，其特征在于，该第三数据线为DAT0。
17.一种快闪存储器侦错方法，适用于具有一读写单元、一状态单元和一处理单元的一快闪存储器控制器与一快闪存储器，包括：
通过该快闪存储器控制器的一辅助单元接收并储存来自该处理单元输出的夹带一字串的第一侦错消息；
通过该状态单元判断该快闪存储器控制器的状态；
当该快闪存储器控制器完成写入数据传输后，通过该辅助单元通过一第一数据线与一第二数据线输出夹带该字串的一第二侦错消息至一侦错装置；以及
利用该侦错装置判断该第一数据线以及该第二数据线所输出的信号是否为该第二侦错消息。
18.根据权利要求17所述的快闪存储器侦错方法，其特征在于，更包括：
当该快闪存储器控制器处于忙碌状态时，从该状态单元输出一启动信号给该辅助单元。
19.根据权利要求17所述的快闪存储器侦错方法，其特征在于，更包括：
当该辅助单元收到一休眠信号时，暂停该辅助单元的运作。
20.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该处理单元指示该读写单元执行该写入指令。
21.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该处理单元指示该读写单元执行该读取指令。
22.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该字串由该处理单元输出至该辅助单元。
23.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该辅助单元通过该第一数据线与该第二数据线以符合通用非同步接收发送器规范的方式输出该字串。
24.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该辅助单元系以反相信号通过该第一数据线与该第二数据线输出该字串。
25.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该辅助单元在该字串中加入同位核对码。
26.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该辅助单元以一预设波特速率输出该第二侦错消息至一侦错装置，并且该预设波特速率相异于该状态单元与一主控装置之间的传输速度。
27.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该完成写入数据传输系指完成在该第一数据线与该第二数据线的写入数据传输。
28.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该第一数据线为DAT1，且该第二数据线为DAT2。
29.根据权利要求17所述的快闪存储器侦错方法，其特征在于，该辅助单元更连接一第三数据线，且该辅助单元根据该第三数据线判断在该第一数据线与该第二数据线的写入数据传输是否完成。
30.根据权利要求29所述的快闪存储器侦错方法，其特征在于，该第三数据线为DAT0。
31.一种快闪存储器控制器，包括：
一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；
一状态单元，系用以判断该快闪存储器控制器的状态；
一处理单元，连接该读写单元与该状态单元，并且用以控制该读写单元；以及
一辅助单元，连接一第一数据线、一第二数据线、与该处理单元，该辅助单元系用以接收并储存来自该处理单元输出的夹带一字串的第一侦错消息，其中当该快闪存储器控制器启动读取数据传输前，该辅助单元通过该第一数据线与该第二数据线输出夹带该字串的一第二侦错消息至一侦错装置，其中该侦错装置判断该第一数据线以及该第二数据线所输出的信号是否为该第二侦错消息。
32.根据权利要求31所述的快闪存储器控制器，其特征在于，当该快闪存储器控制器处于存取延迟时间时，该状态单元输出一启动信号给该辅助单元。
33.根据权利要求31所述的快闪存储器控制器，其特征在于，当该辅助单元收到一休眠信号时，该辅助单元暂停运作。
34.根据权利要求31所述的快闪存储器控制器，其特征在于，该处理单元控制该读写单元的操作包含该处理单元指示该读写单元执行该写入指令。
35.根据权利要求31所述的快闪存储器控制器，其特征在于，该处理单元控制该读写单元的操作包含该处理单元指示该读写单元执行该读取指令。
36.根据权利要求31所述的快闪存储器控制器，其特征在于，该侦错装置包括一侦测单元以及一接收单元，该侦错装置系连接该第一数据线与该第二数据线。
37.根据权利要求36所述的快闪存储器控制器，其特征在于，当该侦测单元判断该第一数据线以及该第二数据线所输出的信号为该第二侦错消息时，该接收单元系用以接收该信号。
38.根据权利要求31所述的快闪存储器控制器，其特征在于，该辅助单元通过该第一数据线与该第二数据线以符合通用非同步接收发送器规范的方式输出该字串。
39.根据权利要求31所述的快闪存储器控制器，其特征在于，该辅助单元系以反相信号通过该第一数据线与该第二数据线输出该字串。
40.根据权利要求31所述的快闪存储器控制器，其特征在于，该辅助单元在该字串中加入同位核对码。
41.根据权利要求31所述的快闪存储器控制器，其特征在于，该辅助单元以一预设波特速率输出该第二侦错消息至一侦错装置，并且该预设波特速率相异于该状态单元与一主控装置之间的传输速度。
42.根据权利要求31所述的快闪存储器控制器，其特征在于，该读写单元包括：
一快闪存储器存取状态机，用以从该快闪存储器读取该处理数据；以及
一静态随机存取存储器，用以储存该处理数据。
43.根据权利要求31所述的快闪存储器控制器，其特征在于，该启动读取数据传输系指启动在该第一数据线与该第二数据线的读取数据传输。
44.根据权利要求31所述的快闪存储器控制器，其特征在于，该第一数据线为DAT1，且该第二数据线为DAT2。
45.根据权利要求31所述的快闪存储器控制器，其特征在于，该辅助单元更连接一第三数据线，且该辅助单元根据该第三数据线判断在该第一数据线与该第二数据线的读取数据传输是否被启动。
46.根据权利要求45所述的快闪存储器控制器，其特征在于，该第三数据线为DAT0。
47.一种快闪存储器侦错方法，适用于具有一读写单元、一状态单元和一处理单元的一快闪存储器控制器与一快闪存储器，包括：
通过该快闪存储器控制器的一辅助单元接收并储存来自该处理单元输出的夹带一字串的第一侦错消息；
通过该状态单元判断该快闪存储器控制器的状态；
当该快闪存储器控制器启动读取数据传输前，通过该辅助单元通过一第一数据线与一第二数据线输出夹带该字串的一第二侦错消息至一侦错装置；以及
利用该侦错装置判断该第一数据线以及该第二数据线所输出的信号是否为一该第二侦错消息。
48.根据权利要求47所述的快闪存储器侦错方法，其特征在于，更包括：
当该快闪存储器控制器处于存取延迟时间时，从该状态单元输出一启动信号给该辅助单元。
49.根据权利要求47所述的快闪存储器侦错方法，其特征在于，更包括：
当该辅助单元收到一休眠信号时，暂停该辅助单元的运作。
50.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该处理单元指示该读写单元执行该写入指令。
51.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该处理单元指示该读写单元执行该读取指令。
52.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该字串由该处理单元输出至该辅助单元。
53.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该辅助单元通过该第一数据线与该第二数据线以符合通用非同步接收发送器规范的方式输出该字串。
54.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该辅助单元系以反相信号通过该第一数据线与该第二数据线输出该字串。
55.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该辅助单元在该字串中加入同位核对码。
56.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该辅助单元以一预设波特速率输出第二侦错消息至一侦错装置，并且该预设波特速率相异于该状态单元与一主控装置之间的传输速度。
57.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该启动读取数据传输系指启动在该第一数据线与该第二数据线的读取数据传输。
58.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该第一数据线为DAT1，且该第二数据线为DAT2。
59.根据权利要求47所述的快闪存储器侦错方法，其特征在于，该辅助单元更连接一第三数据线，且该辅助单元根据该第三数据线判断在该第一数据线与该第二数据线的读取数据传输是否被启动。
60.根据权利要求59所述的快闪存储器侦错方法，其特征在于，该第三数据线为DAT0。
CN201210308712.0A 2012-07-10 2012-08-27 快闪存储器控制器、快闪存储器侦错方法 Active CN103544994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101124724 2012-07-10
TW101124724A TWI497515B (zh) 2012-07-10 2012-07-10 快閃記憶體控制器、快閃記憶體偵錯方法

Publications (2)

Publication Number Publication Date
CN103544994A CN103544994A (zh) 2014-01-29
CN103544994B true CN103544994B (zh) 2017-05-03

Family

ID=49914993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210308712.0A Active CN103544994B (zh) 2012-07-10 2012-08-27 快闪存储器控制器、快闪存储器侦错方法

Country Status (3)

Country Link
US (1) US9026895B2 (zh)
CN (1) CN103544994B (zh)
TW (1) TWI497515B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824550B (zh) * 2014-02-24 2016-04-13 华南理工大学 一种基于分时复用技术的液晶屏显示系统及方法
TWI569279B (zh) 2015-10-15 2017-02-01 財團法人工業技術研究院 記憶體保護裝置與方法
US10474366B2 (en) * 2016-12-28 2019-11-12 Sandisk Technologies Llc Non-volatile storage system with in-drive data analytics
TWI646546B (zh) * 2017-08-11 2019-01-01 慧榮科技股份有限公司 資料儲存裝置以及記憶體讀取方法
US10948970B2 (en) * 2018-03-30 2021-03-16 Dialog Semiconductor B.V. Low power microcontroller
CN111679792B (zh) * 2020-06-04 2023-04-07 四川九州电子科技股份有限公司 一种嵌入式设备NandFlash I/O数据监测系统及方法
US11714576B2 (en) * 2020-10-29 2023-08-01 Micron Technology, Inc. Memory bus drive defect detection
TWI822145B (zh) * 2022-06-28 2023-11-11 英屬開曼群島商臉萌有限公司 儲存電路、晶片、資料處理方法和電子設備

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030449A (zh) * 2006-03-03 2007-09-05 华邦电子股份有限公司 闪存数据存取控制器与方法
CN102135930A (zh) * 2010-12-17 2011-07-27 威盛电子股份有限公司 计算机系统的侦错装置及其方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
TW231343B (zh) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
KR100493884B1 (ko) * 2003-01-09 2005-06-10 삼성전자주식회사 시리얼 플래시 메모리에서의 현지 실행을 위한 제어 장치및 그 방법, 이를 이용한 플래시 메모리 칩
US7660938B1 (en) * 2004-10-01 2010-02-09 Super Talent Electronics, Inc. Flash card reader and data exchanger utilizing low power extended USB protocol without polling
US8504897B2 (en) * 2007-06-21 2013-08-06 Megachips Corporation Memory controller
KR101575248B1 (ko) * 2009-04-30 2015-12-07 삼성전자주식회사 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템
US20110041005A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Providing Read Status and Spare Block Management Information in a Flash Memory System
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
JP2012113466A (ja) * 2010-11-24 2012-06-14 Fujitsu Ltd メモリコントローラ及び情報処理システム
KR20120090194A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 데이터 처리 장치 및 이를 포함하는 데이터 처리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030449A (zh) * 2006-03-03 2007-09-05 华邦电子股份有限公司 闪存数据存取控制器与方法
CN102135930A (zh) * 2010-12-17 2011-07-27 威盛电子股份有限公司 计算机系统的侦错装置及其方法

Also Published As

Publication number Publication date
TWI497515B (zh) 2015-08-21
TW201403614A (zh) 2014-01-16
US9026895B2 (en) 2015-05-05
CN103544994A (zh) 2014-01-29
US20140019671A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
CN103544994B (zh) 快闪存储器控制器、快闪存储器侦错方法
CN104699576B (zh) 串行通信测试装置、包括该装置的系统及其方法
KR101988260B1 (ko) 임베디드 멀티미디어 카드, 및 이의 동작 방법
KR101412524B1 (ko) 메모리 장치, 메모리 카드 시스템 및 그것의 카드 인식방법
US8392794B2 (en) Non-volatile memory device and data processing method thereof
US9552279B2 (en) Data bus network interface module and method therefor
CN110059032B (zh) 存储器接口及具有存储器接口的存储器控制器
US8984250B2 (en) Memory controller, memory device and method for determining type of memory device
US20230289308A1 (en) Nand switch
CN103631534B (zh) 数据存储系统以及其管理方法
US9473273B2 (en) Memory system capable of increasing data transfer efficiency
CN104184454B (zh) 适用多种类型存储的sfp芯片电路连接及其检测方法
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN103680638B (zh) 快闪存储器控制器和快闪存储器控制方法
CN106649187B (zh) 一种芯片自动化外设协议选择的方法
WO2014027223A1 (en) Data bus network interface module and method therefor
CN111338994B (zh) 智能车辆系统
US9633718B1 (en) Nonvolatile memory device
CN104064221A (zh) 错误修正方法以及存储器装置
JP2024507964A (ja) フラッシュメモリチップの最適化方法および関連装置
CN104598410A (zh) 一种免写驱动程序的计算机板卡及其开发方法
CN103970480A (zh) 汽车电脑诊断仪sd卡flash刷屏

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant