CN104064221A - 错误修正方法以及存储器装置 - Google Patents

错误修正方法以及存储器装置 Download PDF

Info

Publication number
CN104064221A
CN104064221A CN201310135930.3A CN201310135930A CN104064221A CN 104064221 A CN104064221 A CN 104064221A CN 201310135930 A CN201310135930 A CN 201310135930A CN 104064221 A CN104064221 A CN 104064221A
Authority
CN
China
Prior art keywords
mentioned
data
error correction
page
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310135930.3A
Other languages
English (en)
Other versions
CN104064221B (zh
Inventor
王端杰
官启智
陈俊谕
乔梦麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN201710845570.4A priority Critical patent/CN107608819B/zh
Publication of CN104064221A publication Critical patent/CN104064221A/zh
Application granted granted Critical
Publication of CN104064221B publication Critical patent/CN104064221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种错误修正方法，适用于一存储器装置，其中存储器装置包括多个页面。错误修正方法包括根据一第一读取命令，依序读取页面中的一第一页面的多个第一扇区的数据；当读取第一页面时，借由一错误修正模块，对已读取的第一扇区的数据，进行一第一错误修正；当第一页面的所有第一扇区的数据读取完毕时，产生一第二读取命令；以及根据一第二读取命令，接续于第一页面的所有第一扇区的数据读取完毕后，依序读取页面中的一第二页面的多个第二扇区的数据。

Description

错误修正方法以及存储器装置
技术领域
本发明关于一种适用于存储器装置的错误修正方法；特别关于一种可以连续读取页面的数据的错误修正方法。
背景技术
非挥发快闪存储器(non-volatile memory)被广泛使用在很多应用中，例如固态硬盘(solid-state disk，SSD)、存储卡、数码相机、数码摄影机、多媒体播放器、移动电话、电脑和许多其他电子装置。
然而，当储存在快闪存储器中的处理数据(例如固件firmware)遗失或受损时(亦或者设计错误)，会导致快闪存储器控制器的处理单元无法正常操作，使得使用者无法读取快闪存储器中的内容。因此，亟需要一种快闪存储器控制器，使得当储存在快闪存储器中的处理数据有错误(bug)时，可分析快闪存储器的数据并确认错误所在。
然而，一般的错误修正程序与页面读取动作是同时进行的，装置需要等到上一页的错误修正程序以及页面读取动作皆结束后，方能对下一页面进行读取以及错误修正。因此，加长了系统等待的时间，无法有效率地读取存储器中的数据。
发明内容
本发明提供一种错误修正方法，适用于一存储器装置，其中存储器装置包括多个页面。错误修正方法包括根据一第一读取命令，依序读取页面中的一第一页面的多个第一扇区的数据；当读取第一页面时，借由一错误修正模块，对已读取的第一扇区的数据，进行一第一错误修正；当第一页面的所有第一扇区的数据读取完毕时，产生一第二读取命令；以及根据一第二读取命令，接续于第一页面的所有第一扇区的数据读取完毕后，依序读取页面中的一第二页面的多个第二扇区的数据。
本发明亦提供一种错误修正方法，适用于一存储器装置，其中存储器装置包括多个页面。错误修正方法包括根据一第一读取命令，依序读取页面中的一第一页面的多个第一扇区的数据；当读取第一页面时，借由一错误修正模块，对已读取的第一扇区的数据，进行一第一错误修正；当第一页面的所有第一扇区的数据读取完毕并且第一错误修正未执行完毕时，产生一第二读取命令；以及根据一第二读取命令，依序读取页面中的一第二页面的多个第二扇区的数据。
本发明更提供一种存储器装置。存储器装置包括一快闪存储器、一存储器控制器以及一处理器。快闪存储器具有多个页面。存储器控制器用以根据一第一读取命令，依序读取页面中的一第一页面的多个第一扇区的数据，以及根据一第二读取命令，接续于第一页面的所有第一扇区的数据读取完毕后，依序读取页面中的一第二页面的多个第二扇区的数据。存储器控制器更包括一错误修正模块，用以当存储器控制器读取第一页面时，对存储器控制器已读取的第一扇区的数据，进行一第一错误修正。处理器用以产生第一读取命令，并且当存储器控制器将第一页面的所有第一扇区的数据读取完毕时，产生第二读取命令。
附图说明
图1为本发明存储器装置的方块图。
图2为本发明存储器装置的讯号流的示意图。
图3为本发明错误修正方法的流程图。
【符号说明】
100 存储器装置
110 快闪存储器
120 存储器控制器
130 处理器
122 暂存器
124 错误修正模块
CMD1-CMDN 读取命令
META1-METAN 中介数据
DAP1-DAPN 页面的扇区的数据
202 第一错误修正
204 第二错误修正
具体实施方式
以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
图1为本发明存储器装置的方块图。存储器装置100包括一快闪存储器110、一存储器控制器120以及一处理器130。快闪存储器110具有多个页面(page)，其中每一页面具有多个扇区(sector)，用以储存数据。存储器控制器120用以分别根据处理器130所产生的多个读取命令CMD1-CMDN，依序读取相应的多个页面中的扇区的数据DAP1-DAPN。值得注意的是，第一页面的多个扇区可称为第一扇区，第二页面的多个扇区可称为第二扇区，依此类推。举例而言，存储器控制器120根据一第一读取命令CMD1，依序读取一第一页面中的所有扇区的数据DAP1。接着，接续于第一页面的所有扇区的数据DAP1读取完毕后，存储器控制器120根据一第二读取命令CMD2，依序读取一第二页面中的所有扇区的数据DAP2，依此类推。值得注意的是，存储器控制器120更包括一暂存器122以及一错误修正模块124。
暂存器122用以储存读取命令CMD1-CMDN中的中介数据META1-META2。举例而言，当存储器控制器120自处理器130接收到第一读取命令CMD1后，存储器控制器120将第一读取命令CMD1中的一第一中介数据META1储存于暂存器122。当错误修正模块124执行相应于第一页面的一第一错误修正时，存储器控制器120更用以将第一中介数据META1提供至错误修正模块124。接着，当存储器控制器120自处理器130接收到第二读取命令CMD2后，存储器控制器12将第二读取命令CMD2中的一第二中介数据META2储存于暂存器122中。当错误修正模块124执行相应于第二页面的一第二错误修正时，存储器控制器120更用以将第二中介数据META2提供至错误修正模块124，依此类推。
错误修正模块124用以当存储器控制器120读取相应于所接收的读取命令的页面时，对已被存储器控制器120读取的扇区的数据进行错误修正。举例而言，当存储器控制器120读取第一页面时，错误修正模块124对已被存储器控制器120读取的扇区的数据DAP1，进行一第一错误修正。值得注意的是，错误修正模块124更用以当存储器控制器120读取第二页面并且第一错误修正未执行完毕时，根据存储器控制器120已读取的扇区的数据DAP1，继续进行第一错误修正，并且当读取第二页面并且第一错误修正执行完毕时，对已读取的扇区的数据DAP2，进行一第二错误修正，依此类推。在本发明的另一实施例中，错误修正模块124更用以当进行第一错误修正时，撷取第一中介数据META1。错误修正模块124更用以当进行第二错误修正时，撷取第二中介数据META2，依此类推。因此，当错误修正模块124发现一错误时，错误修正模块124可根据所撷取的中介数据，判断错误为哪一扇区的数据。举例而言，当错误修正模块124发现一错误时，错误修正模块124可根据所撷取的第二中介数据META2，判断错误为第二页面扇区的数据，以修正所发现的错误。
换言之，错误修正模块124用以依序地对已被存储器控制器120读取的页面的数据进行错误修正。存储器控制器120用以依序地对多个页面进行读取，就算错误修正模块124尚未完成上一页面所有扇区的数据的错误修正，存储器控制器120仍会继续读取下一页面的扇区的数据。因此，在本发明中，存储器控制器120不受错误修正影响，而连续地对快闪存储器110中的多个页面进行读取。因此，在某些实施例中，当存储器控制器120在读取一页面的数据时，错误修正模块124仍在进行上一页面的错误修正。
处理器130用以产生读取命令CMD1-CMDN。举例而言，处理器130首先产生第一读取命令CMD1，并将第一读取命令CMD1传送至存储器控制器120，使得存储器控制器120依序地读取第一页面的扇区的数据DAP1。接着，当存储器控制器120将第一页面的所有扇区的数据DAP1读取完毕时，处理器130产生第二读取命令CMD2，并将第二读取命令CMD2传送至存储器控制器120，使得存储器控制器120依序地读取第二页面的扇区的数据DAP2，依此类推。值得注意的是，每一读取命令CMD1-CMDN分别包括一中介数据META1-METAN，每一中介数据META1-METAN分别包括一页面的逻辑位址、物理位址及/或直接存储器存取（Direct Memory Access，DMA）信息，本发明不限于此。值得注意的是，在某些实施例中，处理器130是当第一页面的所有扇区的数据DAP1读取完毕且第一错误修正未执行完毕时，产生第二读取命令CMD2。
图2为本发明存储器装置的讯号流的示意图。当处理器130产生包括第一中介数据META1的第一读取命令CMD1时，存储器控制器120开始依序地读取的第一页面的扇区的数据DAP1。接着，错误修正模块124依序地对已读取的第一页面的扇区的数据DAP1进行第一错误修正202。当存储器控制器12读取完所有第一页面的扇区的数据DAP1时，处理器130无须等待第一页面的扇区的数据DAP1是否可以正确将错误修正即产生包括第二中介数据META2的第二读取命令CMD2，并且存储器控制器120开始依序地读取第二页面的扇区的数据DAP2。此时，由于第一错误修正202尚未执行完毕，因此存储器控制器120读取的第二页面的扇区的数据DAP2的时间与第一错误修正202的时间是重叠的，直到第一错误修正202执行完毕。当第一错误修正202执行完毕时，错误修正模块124方可依序地对已读取的第二页面的扇区的数据DAP2进行第二错误修正204，依此类推。值得注意的是，在其他实施例中，存储器控制器120读取的第二页面的扇区的数据DAP2的时间与第一错误修正202的时间亦可能不会重叠，但本发明不限于此。
举例而言，快闪存储器110中的每一页面皆具有8个扇区，每一扇区皆具有1K位元，但本发明不限于此。存储器控制器120根据第一读取命令CMD1依序地读取快闪存储器110中的第一页面的8个扇区，并且错误修正模块124依序地对已读取的第一页面的扇区的数据DAP1进行错误修正。当存储器控制器120读取完第一页面的第1至第8个扇区时，处理器130产生第二读取命令CMD2。因此，存储器控制器120于读取完第一页面的第8个扇区后，紧接着根据第二读取命令CMD2，依序读取第二页面的第1至第8个扇区。在一实施例中，当存储器控制器120读取完第一页面的第1至第8个扇区时，错误修正模块124依序地对已读取的扇区进行错误修正至第一页面的第6个扇区。换言之，当存储器控制器120读取完第一页面的第1至第8个扇区时，错误修正模块124尚未完成第一页面的第一错误修正。此时，存储器控制器120已开始依序读取第二页面的扇区。然而在本实施例中，错误修正模块124仍继续对第一页面剩下的第7以及第8个扇区的数据进行错误修正，直到错误修正模块124对第一页面的第8个扇区的数据进行完错误修正为止。当错误修正模块124对第一页面的第8个扇区的进行完错误修正，错误修正模块124方可开始对存储器控制器120已读取的第二页面的扇区的数据DAP2进行错误修正。
图3为本发明错误修正方法的流程图，其中错误修正方法适用于图1所示的存储器装置100。流程开始于步骤S302。
在步骤S302中，存储器控制器120根据处理器130所产生的第一读取命令CMD1，开始依序读取一第一页面中的所有扇区的数据DAP1。值得注意的事，在某些实施例中，第一读取命令CMD1更包括一第一中介数据META1。存储器控制器120更用以将第一中介数据META1储存于暂存器122中。
接着，在步骤S304中，当存储器控制器120读取第一页面时，借由一错误修正模块124，对已读取的扇区的数据DAP1，开始进行一第一错误修正。值得注意的事，在某些实施例中，当错误修正模块124进行第一错误修正时，错误修正模块124更用以撷取暂存器122中的第一中介数据META1。当错误修正模块124发现一错误时，错误修正模块124可根据所撷取的第一中介数据META1，判断错误为扇区的数据DAP1。
接着，在步骤S306中，处理器130判断存储器控制器120是否已将第一页面中的所有扇区的数据DAP1读取完毕。当存储器控制器12已将第一页面中的所有扇区的数据DAP1读取完毕时，流程进行至步骤S308；否则，处理器130继续判断存储器控制器120是否已将第一页面中的所有扇区的数据DAP1读取完毕。
在步骤308中，处理器130产生一第二读取命令CMD2，存储器控制器120根据第二读取命令CMD2，接续于第一页面的所有扇区的数据DAP1读取完毕后，开始依序读取页面中的一第二页面的多个扇区的数据DAP2。值得注意的事，在某些实施例中，第二读取命令CMD2更包括一第二中介数据META2。存储器控制器120更用以将第二中介数据META2储存于暂存器122中。
接着，在步骤310中，错误修正模块124判断第一错误修正是否完成。当第一错误修正完成时，流程进行至步骤S312。当第一错误修正未完成时，流程进行至步骤S314。
在步骤S312中，当读取第二页面并且第一错误修正执行完毕时，错误修正模块124，错误修正模块124开始对已读取第二页面的扇区的数据DAP2，进行一第二错误修正。值得注意的事，在某些实施例中，当错误修正模块124进行第二错误修正时，错误修正模块124更用以撷取暂存器122中的第二中介数据META2。当错误修正模块124发现一错误时，错误修正模块124可根据所撷取的第二中介数据META2，判断错误为第二页面的扇区的数据DAP2。流程结束于步骤S312，但本发明不限于此。在其他实施例中，处理器130继续产生相应于第三页面、第四页面等的读取命令。接着，存储器控制器120以及错误修正模块124的操作步骤相似于步骤S302-S318，请参考上述说明，在此不再赘述。
在步骤S314中，当读取第二页面并且第一错误修正未执行完毕时，错误修正模块124对已读取的扇区的数据DAP1，继续进行第一错误修正。值得注意的事，在本实施例中，处理器130是当第一页面的所有扇区的数据DAP1读取完毕且第一错误修正未执行完毕时，产生第二读取命令CMD2的。
接着，在步骤S316中，错误修正模块124判断第一错误修正是否完成。当第一错误修正完成时，流程进行至步骤S318，否则，错误修正模块124继续判断第一错误修正是否完成。
在步骤S318中，当读取第二页面并且第一错误修正执行完毕时，错误修正模块124对已读取的扇区的数据DAP2，开始进行一第二错误修正。值得注意的事，在某些实施例中，当错误修正模块124进行第二错误修正时，错误修正模块124更用以撷取暂存器122中的第二中介数据META2。当错误修正模块124发现一错误时，错误修正模块124可根据所撷取的第二中介数据META2，判断错误为扇区的数据DAP2。流程结束于步骤S318，但本发明不限于此。在其他实施例中，处理器130继续产生相应于第三页面、第四页面等的读取命令。接着，存储器控制器120以及错误修正模块124的操作步骤相似于步骤S302-S318，请参考上述说明，在此不再赘述。
本发明的方法，或特定型态或其部份，可以以程序码的型态存在。程序码可储存于实体媒体，如软盘、光盘片、硬盘、或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器变成用以参与本发明的装置。程序码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所公开的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (15)

1.一种错误修正方法，适用于一存储器装置，其中上述存储器装置包括多个页面，上述错误修正方法包括：
根据一第一读取命令，依序读取上述页面中的一第一页面的多个第一扇区的数据；
当读取上述第一页面时，借由一错误修正模块，对已读取的上述第一扇区的数据，进行一第一错误修正；
当上述第一页面的所有上述第一扇区的数据读取完毕时，产生一第二读取命令；以及
根据上述第二读取命令，接续于上述第一页面的所有上述第一扇区的数据读取完毕后，依序读取上述页面中的一第二页面的多个第二扇区的数据。
2.根据权利要求1所述的错误修正方法，其特征在于，上述第二读取命令是当上述第一页面的所有上述第一扇区的数据读取完毕且上述第一错误修正未执行完毕时产生的。
3.根据权利要求1所述的错误修正方法，其特征在于，更包括：
当读取上述第二页面并且上述第一错误修正未执行完毕时，对已读取的上述第一扇区的数据，继续进行上述第一错误修正；以及
当读取上述第二页面并且上述第一错误修正执行完毕时，借由上述错误修正模块，对已读取的上述第二扇区的数据，进行一第二错误修正。
4.根据权利要求3所述的错误修正方法，其特征在于，上述第一读取命令以及上述第二读取命令更分别包括一第一中介数据以及一第二中介数据。
5.根据权利要求4所述的错误修正方法，其特征在于，更包括：
当进行上述第一错误修正时，借由上述错误修正模块撷取上述第一中介数据；
当进行上述第二错误修正时，借由上述错误修正模块撷取上述第二中介数据；以及
当上述错误修正模块发现一错误时，根据所撷取的上述第一中介数据或者上述第二中介数据，判断上述错误为上述第一扇区的数据或者上述第二扇区的数据。
6.一种错误修正方法，适用于一存储器装置，其中上述存储器装置包括多个页面，上述错误修正方法包括：
根据一第一读取命令，依序读取上述页面中的一第一页面的多个第一扇区的数据；
当读取上述第一页面时，借由一错误修正模块，对已读取的上述第一扇区的数据，进行一第一错误修正；
当上述第一页面的所有上述第一扇区的数据读取完毕并且上述第一错误修正未执行完毕时，产生一第二读取命令；以及
根据上述第二读取命令，依序读取上述页面中的一第二页面的多个第二扇区的数据。
7.根据权利要求1所述的错误修正方法，其特征在于，依序读取上述第二页面的上述第二扇区的数据的步骤是接续于上述第一页面的所有上述第一扇区的数据读取完毕后执行的。
8.根据权利要求6所述的错误修正方法，其特征在于，更包括：
当读取上述第二页面并且上述第一错误修正未执行完毕时，对已读取的上述第一扇区的数据，继续进行上述第一错误修正；以及
当读取上述第二页面并且上述第一错误修正执行完毕时，借由上述错误修正模块，对已读取的上述第二扇区的数据，进行一第二错误修正。
9.根据权利要求8所述的错误修正方法，其特征在于，上述第一读取命令以及上述第二读取命令更分别包括一第一中介数据以及一第二中介数据。
10.根据权利要求9所述的错误修正方法，其特征在于，更包括：
当进行上述第一错误修正时，借由上述错误修正模块撷取上述第一中介数据；
当进行上述第二错误修正时，借由上述错误修正模块撷取上述第二中介数据；以及
当上述错误修正模块发现一错误时，根据所撷取的上述第一中介数据或者上述第二中介数据，判断上述错误为上述第一扇区的数据或者上述第二扇区的数据。
11.一种存储器装置，包括：
一快闪存储器，具有多个页面；
一存储器控制器，用以根据一第一读取命令，依序读取上述页面中的一第一页面的多个第一扇区的数据，以及根据一第二读取命令，接续于上述第一页面的所有上述第一扇区的数据读取完毕后，依序读取上述页面中的一第二页面的多个第二扇区的数据，其中上述存储器控制器更包括一错误修正模块，用以当上述存储器控制器读取上述第一页面时，对上述存储器控制器已读取的上述第一扇区的数据，进行一第一错误修正；以及
一处理器，用以产生上述第一读取命令，并且当上述存储器控制器将上述第一页面的所有上述第一扇区的数据读取完毕时，产生上述第二读取命令。
12.根据权利要求11所述的存储器装置，其特征在于，上述处理器是当上述第一页面的所有上述第一扇区的数据读取完毕且上述第一错误修正未执行完毕时，产生上述第二读取命令。
13.根据权利要求11所述的存储器装置，其特征在于，上述错误修正模块更用以当读取上述第二页面并且上述第一错误修正未执行完毕时，对已读取的上述第一扇区的数据，继续进行上述第一错误修正，并且当读取上述第二页面并且上述第一错误修正执行完毕时，对已读取的上述第二扇区的数据，进行一第二错误修正。
14.根据权利要求13所述的存储器装置，其特征在于，上述存储器控制器更包括一暂存器，用以储存上述第一读取命令中的一第一中介数据以及上述第二读取命令中的一第二中介数据。
15.根据权利要求14所述的存储器装置，其特征在于，上述错误修正模块更用以当进行上述第一错误修正时，撷取上述第一中介数据，以及当进行上述第二错误修正时，撷取上述第二中介数据，其中当上述错误修正模块发现一错误时，上述错误修正模块更用以根据所撷取的上述第一中介数据或者上述第二中介数据，判断上述错误为上述第一扇区的数据或者上述第二扇区的数据。
CN201310135930.3A 2013-03-18 2013-04-18 错误修正方法以及存储器装置 Active CN104064221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710845570.4A CN107608819B (zh) 2013-03-18 2013-04-18 错误修正方法以及存储器装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102109427 2013-03-18
TW102109427A TWI533316B (zh) 2013-03-18 2013-03-18 錯誤修正方法以及記憶體裝置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710845570.4A Division CN107608819B (zh) 2013-03-18 2013-04-18 错误修正方法以及存储器装置

Publications (2)

Publication Number Publication Date
CN104064221A true CN104064221A (zh) 2014-09-24
CN104064221B CN104064221B (zh) 2017-10-24

Family

ID=51534261

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310135930.3A Active CN104064221B (zh) 2013-03-18 2013-04-18 错误修正方法以及存储器装置
CN201710845570.4A Active CN107608819B (zh) 2013-03-18 2013-04-18 错误修正方法以及存储器装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710845570.4A Active CN107608819B (zh) 2013-03-18 2013-04-18 错误修正方法以及存储器装置

Country Status (3)

Country Link
US (1) US9678831B2 (zh)
CN (2) CN104064221B (zh)
TW (1) TWI533316B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513638A (zh) * 2014-10-14 2016-04-20 慧荣科技股份有限公司 数据储存装置及其数据存取方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613691B2 (en) * 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662334B1 (en) * 1999-02-25 2003-12-09 Adaptec, Inc. Method and device for performing error correction on ECC data sectors
JP3574078B2 (ja) 2001-03-16 2004-10-06 東京エレクトロンデバイス株式会社 記憶装置と記憶装置制御方法
TWI227395B (en) * 2003-06-02 2005-02-01 Genesys Logic Inc Method for parallel processing of memory data and error correction code and related device thereof
JP4504138B2 (ja) * 2004-09-03 2010-07-14 株式会社東芝 記憶システム及びそのデータコピー方法
US7681109B2 (en) * 2005-10-13 2010-03-16 Ramot At Tel Aviv University Ltd. Method of error correction in MBC flash memory
KR100813630B1 (ko) * 2007-02-07 2008-03-14 삼성전자주식회사 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법
CN101752010B (zh) 2008-12-01 2013-01-09 创惟科技股份有限公司 闪存控制器及设定闪存的错误修正码容量的方法
CN101908376B (zh) 2009-06-04 2014-05-21 威刚科技（苏州）有限公司 非挥发性存储装置及其控制方法
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
EP2299362A3 (en) * 2009-08-18 2011-05-04 ViaSat, Inc. Forward error correction for memories
US8413015B2 (en) * 2009-09-21 2013-04-02 Sandisk Technologies Inc. Nonvolatile memory controller with scalable pipelined error correction
US8631304B2 (en) * 2010-01-28 2014-01-14 Sandisk Il Ltd. Overlapping error correction operations
CN102473141B (zh) * 2010-03-26 2015-08-05 松下电器产业株式会社 非易失性存储装置以及存储控制器
CN102208212B (zh) * 2010-03-30 2014-10-22 群联电子股份有限公司 错误校正方法、存储器控制器与存储器储存系统
CN102479119A (zh) * 2010-11-29 2012-05-30 英业达股份有限公司 动态切换存储器模式以保护受损记忆胞数据的方法
JP2012128778A (ja) * 2010-12-17 2012-07-05 Sony Corp データ転送装置、メモリ制御装置、およびメモリシステム
US8665650B2 (en) 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
CN102693758B (zh) * 2011-03-22 2015-05-06 群联电子股份有限公司 数据读取方法、存储器储存装置及其存储器控制器
TWI446160B (zh) * 2011-07-21 2014-07-21 Silicon Motion Inc 快閃記憶體控制器及資料讀取方法
CN102609224B (zh) * 2012-02-16 2015-03-11 浪潮(北京)电子信息产业有限公司 一种独立冗余磁盘阵列系统及其初始化方法
JP5667143B2 (ja) * 2012-10-11 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US9324450B2 (en) * 2013-03-13 2016-04-26 Winbond Electronics Corporation NAND flash memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513638A (zh) * 2014-10-14 2016-04-20 慧荣科技股份有限公司 数据储存装置及其数据存取方法
US10283216B2 (en) 2014-10-14 2019-05-07 Silicon Motion, Inc. Data storage device and data maintenance method thereof
CN105513638B (zh) * 2014-10-14 2020-05-15 慧荣科技股份有限公司 数据储存装置及其数据存取方法

Also Published As

Publication number Publication date
US9678831B2 (en) 2017-06-13
TW201438018A (zh) 2014-10-01
CN107608819B (zh) 2020-10-30
CN104064221B (zh) 2017-10-24
US20140281826A1 (en) 2014-09-18
CN107608819A (zh) 2018-01-19
TWI533316B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
US7743292B2 (en) Apparatus and method for memory card testing
CN101763895B (zh) 具有随机化器/去随机化器的数据存储系统和设备
CN110059032B (zh) 存储器接口及具有存储器接口的存储器控制器
CN109390019B (zh) 存储系统及其操作方法
US9026895B2 (en) Flash memory controllers and error detection methods
CN104699622A (zh) 数据储存装置以及其数据抹除方法
US8775760B2 (en) Modifying a host interface setting for a non-volatile memory module
CN109493910B (zh) 微控制器及其操作方法以及具有该微控制器的存储系统
CN104699417A (zh) 数据储存装置以及其数据存取方法
CN102955751A (zh) 存储器储存装置、存储器控制器与数据写入方法
CN109213703B (zh) 一种数据检测方法及数据检测装置
EP2960777A1 (en) Data protection method, apparatus and device
US9575885B2 (en) Data storage apparatus for scrambled data and management method thereof
CN104281413A (zh) 命令队列管理方法、存储器控制器及存储器储存装置
US8856422B2 (en) Memory card controller, memory card adaptor and memory card drive
CN106155572B (zh) 数据储存装置以及数据存取方法
US20100153622A1 (en) Data Access Controller and Data Accessing Method
WO2015006242A1 (en) Buffer management techniques
CN104064221A (zh) 错误修正方法以及存储器装置
CN110058954A (zh) 用于错误测试的存储器系统
US10705738B2 (en) Method, apparatus, storage medium, and terminal for optimizing memory card performance
CN111143898A (zh) 可插拔存储器装置数据保护方法
US9632805B2 (en) Data storage device and error correction method thereof
CN106155916B (zh) 数据储存装置以及数据读取方法
US10042753B2 (en) Data storage device for storing data storage information of data and method for operating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant