CN106649187B - 一种芯片自动化外设协议选择的方法 - Google Patents

一种芯片自动化外设协议选择的方法 Download PDF

Info

Publication number
CN106649187B
CN106649187B CN201611233078.3A CN201611233078A CN106649187B CN 106649187 B CN106649187 B CN 106649187B CN 201611233078 A CN201611233078 A CN 201611233078A CN 106649187 B CN106649187 B CN 106649187B
Authority
CN
China
Prior art keywords
spi
interface
sdio
signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611233078.3A
Other languages
English (en)
Other versions
CN106649187A (zh
Inventor
王雷
尉志伟
吴斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201611233078.3A priority Critical patent/CN106649187B/zh
Publication of CN106649187A publication Critical patent/CN106649187A/zh
Application granted granted Critical
Publication of CN106649187B publication Critical patent/CN106649187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种芯片自动化外设协议选择的方法。该方法包括：根据SDIO信号和SPI信号与初始传输方向选择管脚复用的搭配，确保在初始化时不出现信号重复驱动的问题；制定一种SPI的传输协议，使其既能够兼容于通用的SPI HOST，又不会与所有的SDIO命令相混淆，确保在初始化时能够正确判断HOST接口的类型；指定一组芯片初始化后的SDIO接口和SPI接口的初始化序列，用于表明向芯片外部的HOST端是SDIO接口还是SPI接口；在芯片数字电路中增加一个状态机，用于记录收到的初始化序列，并根据所述初始序列判断接口类型，然后关闭没有启用的接口。

Description

一种芯片自动化外设协议选择的方法
技术领域
本发明涉及芯片外设接口设计，特别涉及一种芯片外设接口自动化选择方法。
背景技术
在当前的芯片设计中，中低速的数据传输协议主要有SDIO和SPI。其中SPI(SerialParallel Interface)协议是一种同步串行通信协议，最早由摩托罗拉公司开发，该协议最少只需要4根信号管脚，包括一根使能信号(SPI_CSN)，一根时钟信号(SPI_CLK)，一根主输出从输入信号(SPI_MOSI)，一根主输入从输出信号(SPI_MISO)。在某些需要中断应用的场景里也会加上中断信号(SPI_INT)。目前SPI接口协议在中低速数据通信、芯片控制信号传输领域得到了广泛的应用。SPI接口的信号连接图如图1所示。
SDIO接口协议由SD卡协会制定，有着较为严格的传输协议，因此不同器件之间的兼容性有保障，同样广泛应用在芯片间通信。SDIO2.0/3.0接口协议上共有6根信号线，包括一根命令传输线，一根时钟信号线，4根数据传输线。除了时钟线由SDIO HOST驱动，其余5根信号线均为双向信号线。SDIO接口的信号连接图如图2所示。
由于SDIO与SPI通信协议的广泛应用，目前的芯片设计中，有不少芯片同时采用了这两种外设通信协议，但在具体应用中往往只需要采用一种接口，因此如果采用不同芯片管脚分别用于SDIO和SPI接口的方式会造成芯片管脚数量增加，进而导致封装和系统板成本增加。目前不少芯片虽然将SDIO及SPI接口进行了复用，但还需要通过其它配置管脚或者其它外设通讯接口来进行接口选择，无法根据外部实际连接端口自动选择接口协议。
发明内容
为解决上述存在的技术问题而提出了本发明。本发明提出了一种芯片外设接口自动化选择方法，包括：
S1：根据SDIO信号和SPI信号与初始传输方向选择管脚复用的搭配，确保在初始化时不出现信号重复驱动的问题；
S2：制定一种SPI的传输协议，使其既能够兼容于通用的SPI HOST，又不会与所有的SDIO命令相混淆，确保在初始化时能够正确判断HOST接口的类型；
S3：对SDIO接口和SPI接口各指定一组芯片初始化后的初始化序列，用于表明向芯片外部的HOST端是SDIO接口还是SPI接口；
S4：在芯片数字电路中增加一个状态机，用于记录收到的初始化序列，并根据所述初始序列判断接口类型，然后关闭没有启用的接口。
优选地，所述SDIO接口初始序列为SDIO协议规定HOST发出的第一个命令CMD0；
优选地，所述SPI接口的初始化序列为SPI协议规定HOST发出的第一个命令，所述第一个命令为2B12；
优选地，所述SPI的传输协议包括：
<1>当SPI接口的SPI_CSN信号为低时表示进行SPI传输；
<2>SPI主设备和从设备均在时钟上升沿进行采数；
<3>所有传输均由SPI主设备发起，主设备通过SPI_MOSI线发出的前4bit数据为SPI命令字，当命令字为“1100”时表示主设备读数据，为“1001”时表示主设备写数据；为“1000”时表示同时进行读写数据操作；
<4>完成传输后在SPI_MOSI或者SPI_MISO上开始传输应用数据。
优选地，所述SPI的传输协议的每次传输前2比特与所述SDIO协议的每次传输前2比特均不相同；
优选地，所述SPI传输在第一次出现0后下一比特依然为0，这样使SPI传输与SDIO传输区分开。
本发明提供了一种芯片外设接口自动化选择方法，通过合理地分配信号管脚的复用，定制SPI接口通信协议与初始化序列，最终通过软/硬件的状态机根据外部HOST类型来选择合适的接口协议。采用本方法可以大大减小芯片为了兼容SDIO/SPI接口所带来的多余管脚以及其他软硬件代价，提升芯片的竞争力。
附图说明
图1是本发明芯片外设接口自动化选择方法的流程图；
图2是本发明芯片外设接口自动化选择方法中SPI模式下接口连接图；
图3是本发明芯片外设接口自动化选择方法中SDIO模式下接口连接图；
图4是本发明芯片外设接口自动化选择方法的SPI传输协议波形图；
图5是本发明芯片外设接口自动化选择方法的外设接口开启状态机状态转换图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
本发明提出了一种芯片外设接口自动化选择的方法，如图1的流程图所示，包括：
S1：根据SDIO信号和SPI信号与初始传输方向选择管脚复用的搭配，确保在初始化时不出现信号重复驱动的问题。
表1列举了SDIO接口与SPI接口各个信号管脚及其在芯片初始化后的驱动方向。
*：初始化后先由HOST输出命令给SDIO device，随后再由device回复，因此开始阶段由HOST驱动。
**：数据传输方向由HOST发出的命令决定，因此开始阶段数据线上无信号驱动，由上拉电阻进行弱上拉。
根据表1中各个端口的驱动方向设计了一组特定的端口复用配置，如表2所示。
接口 PAD0 PAD1 PAD2 PAD3 PAD4 PAD5
SDIO CLK CMD DAT[0] DAT[1] DAT[2] DAT[3]
SPI SPI_CLK SPI_MOSI SPI_CSN SPI_INT SPI_MISO
在本发明实施例中，PAD0分别用于SDIO和SPI接口的时钟输入，均由外部接口HOST端来驱动。这样不但可以避免出现驱动方向的问题，还有利于芯片设计过程中的时钟树生成，防止由于时钟信号与数据信号混用而导致的时序检查问题。PAD1分别用于SDIO接口的CMD信号与SPI接口的MOSI信号，在芯片初始化后，这两个信号均先由外部HOST设备驱动，并且负责传输出初始化序列。PAD2分别用于SDIO接口的DAT[0]信号和SPI接口的CSN信号，在芯片初始化后，SDIO的DAT[0]信号暂时不会有端口驱动，只有在接收完CMD信号并启动数据传输后才会有驱动，而SPI的CSN端口在传输启动序列时HOST端会将该信号拉低，但也不会引起SDIO模块产生误处理。PAD3用于SDIO接口的DAT[1]信号和SPI接口的SPI_INT信号，这两个信号在启动序列时均不会有驱动，因此不会引发驱动冲突，由于DAT[1]信号在SDIO单比特传输时是作为中断信号线的，因此将其与SPI接口的中断线复用。PAD4用于SDIO接口的DAT[2]信号和SPI接口的SPI_MISO信号，这两个信号在启动序列时均不会有驱动，因此不会引发驱动冲突。PAD5用于SDIO接口的DAT[3]信号，因为SPI接口的端口数量小于SDIO接口，因此该信号不需要与SPI接口信号复用。从说明中可以看到，端口复用中PAD0，PAD1与PAD2上的复用配置是最为关键的，不可以随意改变；而PAD3，PAD4，PAD5上的复用配置相对不重要，可以根据实际需求进行替换。如可以将配置改为PAD3用于SDIO的DAT[1]，PAD4用于SDIO的DAT[2]与SPI接口的SPI_INT信号，PAD4用于SDIO的DTA[3]与SPI接口的SPI_MISO信号。
S2：制定一种SPI的传输协议，使其既能够兼容于通用的SPI HOST，又不会与所有的SDIO命令相混淆，确保在初始化时能够正确判断HOST接口的类型；
在本发明实施例中，对于SPI从设备而言，需要主设备端(HOST端)通过MOSI端给予一个命令后再进行相应操作，命令的格式不同的设备可以有不同的定义。在本发明中，由于MOSI信号要同SDIO接口的CMD信号复用，因此定义的命令格式不可以让SDIO接口模块将其认为是SDIO命令，防止产生误操作而SDIO接口的命令格式均根据SDIO接口协议的定义而来，SDIO 3.0协议定义的SDIO CMD格式为：
S bit D bit CMD Index CMD data CRC7 E bit
1 1 6 32 7 1
在本发明实施例中，S bit为起始位，固定为0；D bit为方向值，对于SDIO命令而言固定为1；CMD index为命令的二进制值；CMD data为CMD的配置值，如读取/写入操作的地址信息等，不同的CMD不同的情况下会有不同的值；CRC7为该命令的CRC校验值，防止命令传输中出现错误；E bit为结束位，固定为1。
根据SDIO命令的特点，将SPI传输的协议定义如下，波形图如图3所示：
<1>当SPI接口的SPI_CSN信号为低时表示进行SPI传输；
<2>SPI主设备和从设备均在时钟上升沿进行采数；
<3>所有传输均由SPI主设备发起，主设备通过SPI_MOSI线发出的前4bit数据为SPI命令字，当命令字为“1100”时表示主设备读数据，为“1001”时表示主设备写数据；为“1000”时表示同时进行读写数据操作；
<4>完成命令传输后在SPI_MOSI或者SPI_MISO上开始传输应用数据。
在本发明实施例中，SPI每次传输的前2比特与SDIO的CMD前2比特均不相同；另外在SDIO模块中，由于缺乏传输使能线(CS)，实际上是由SDIO_CMD线拉低来表示传输的开始，而在本发明中，所有SPI传输在第一次出现“0”后下一比特依然为“0”，保证了该传输不会被误认为是SDIO传输。
S3：指定一组芯片初始化后的SDIO接口和SPI接口的初始化序列，用于表明向芯片外部的HOST端是SDIO接口还是SPI接口，优选地，SDIO接口序列为协议规定HOST发出的第一个命令CMD0。
在本发明实施例中，根据SDIO协议，SDIO接口需要初始化后才能与HOST端通信，而接口初始化的第一个命令是CMD0(使SDIO进入IDLE状态)，因此当芯片SDIO模块收到CMD0后芯片便可判定外部接口为SDIO，并关闭SPI模块，防止出现错误通信或者误操作。
在本发明实施例中，对于SPI接口，我们定义HOST在使用片上SPI模块前需要先输入一个16进制值为“2B12”，二进制值为“0010101100010010”的串行数据。选用该值的原因有：
(a)该值前4比特为“0010”，根据上文定义的SPI协议，普通SPI操作的前4比特只可能为“1100”、“1001”及“1000”，不包括“0010”，因此不会触发SPI模块进行数据传输操作。
(b)该值前2比特为00，而所有的SDIO命令前2比特均为“01”，因此与SDIO命令操作的前2比特不同，不会与SDIO命令相混淆。
(c)如果开始传输的第2比特受干扰由“0”成为“1”，前2比特就与SDIO传输命令相同，但随后的6比特数据“101011”与目前合法的SDIO命令均不重合，保证不会被误认为是SDIO命令。
(d)在传输的前面8比特数据能够保证不会被SDIO模块误操作后，本发明还在SPI初始化序列中添加了后8比特数据“00010010”，主要是为了保证该序列确实由HOST端有意发出，并非无意触发。防止HOST端有其他外设与SPI共用管脚时发生误操作。
S4：在芯片数字电路中增加一个状态机，用于记录收到的初始化序列，并根据所述初始序列判断接口类型，然后关闭没有启用的接口。
图4是本发明芯片外设接口自动化选择方法的外设接口开启状态机状态转换图。如图4所示，该状态机的功能较为单一，但这也保证了外设接口选择不会因为其他意外情况而出现问题。当芯片上电或者复位后进入初始态，初始态中SDIO接口和SPI接口均打开，用于检测初始化序列；当检测到SDIO命令或者SPI初始化序列后，状态机跳转到对应状态(SPI启用态或者SDIO启用态)，同时关闭不启用的外设接口，跳入SPI启用态或者SDIO启用态状态机便不会再跳转，只有复位后才能再次进入初始态。如果在初始态时检测到了错误信号，状态机跳入出错态，关闭SPI和SDIO接口，防止出现传输冲突。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种芯片自动化外设协议选择的方法，包括：
S1：根据SDIO信号和SPI信号与初始传输方向选择管脚复用的搭配，确保在初始化时不出现信号重复驱动的问题；
S2：制定一种SPI的传输协议，使其既能够兼容于通用的SPI HOST，又不会与所有的SDIO命令相混淆，确保在初始化时能够正确判断HOST接口的类型；
S3：对SDIO接口和SPI接口各指定一组芯片初始化后的初始化序列，用于表明向芯片外部的HOST端是SDIO接口还是SPI接口；
S4：在芯片数字电路中增加一个状态机，用于记录收到的初始化序列，并根据所述初始序列判断接口类型，然后关闭没有启用的接口。
2.根据权利要求1所述的方法，其特征在于，所述管脚复用是指SDIO接口的时钟信号要与SPI接口的时钟信号进行管脚复用，SDIO接口的CMD信号要与SPI接口的MOSI信号进行管脚复用，SDIO接口的DAT[0]信号要与SPI接口的CSN进行管脚复用。
3.根据权利要求1所述的芯片自动化外设协议选择的方法，其特征在于，所述SDIO接口初始序列为SDIO协议规定HOST发出的第一个命令CMD0。
4.根据权利要求1所述的芯片自动化外设协议选择的方法，其特征在于，所述SPI接口的初始化序列为SPI协议规定HOST发出的第一个命令，所述第一个命令为2B12。
5.根据权利要求1所述的芯片自动化外设协议选择的方法，其特征在于，所述SPI的传输协议包括：
<1>当SPI接口的SPI_CSN信号为低时表示进行SPI传输；
<2>SPI主设备和从设备均在时钟上升沿进行采数；
<3>所有传输均由SPI主设备发起，主设备通过SPI_MOSI线发出的前4bit数据为SPI命令字，当命令字为“1100”时表示主设备读数据，为“1001”时表示主设备写数据；为“1000”时表示同时进行读写数据操作；
<4>完成命令传输后在SPI_MOSI或者SPI_MISO上开始传输应用数据。
6.根据权利要求5所述的芯片自动化外设协议选择的方法，其特征在于，所述SPI的传输协议的每次传输前2比特与所述SDIO协议的每次传输前2比特均不相同。
7.根据权利要求5所述的芯片自动化外设协议选择的方法，其特征在于，所述SPI传输在第一次出现0后下一比特依然为0，这样使SPI传输与SDIO传输区分开。
CN201611233078.3A 2016-12-28 2016-12-28 一种芯片自动化外设协议选择的方法 Active CN106649187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611233078.3A CN106649187B (zh) 2016-12-28 2016-12-28 一种芯片自动化外设协议选择的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611233078.3A CN106649187B (zh) 2016-12-28 2016-12-28 一种芯片自动化外设协议选择的方法

Publications (2)

Publication Number Publication Date
CN106649187A CN106649187A (zh) 2017-05-10
CN106649187B true CN106649187B (zh) 2019-02-26

Family

ID=58832444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611233078.3A Active CN106649187B (zh) 2016-12-28 2016-12-28 一种芯片自动化外设协议选择的方法

Country Status (1)

Country Link
CN (1) CN106649187B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107741915B (zh) * 2017-10-25 2019-12-24 武汉精测电子集团股份有限公司 一种基于sdio接口的fpga板级通信装置及通信方法
CN110008151B (zh) * 2019-03-27 2020-12-18 联想(北京)有限公司 电子设备、数据传输装置和数据传输方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100570591C (zh) * 2007-09-29 2009-12-16 中兴通讯股份有限公司 终端芯片管脚复用装置
US8982746B2 (en) * 2012-06-30 2015-03-17 Intel Corporation Clock-less half-duplex repeater
CN205563555U (zh) * 2016-04-07 2016-09-07 成都华日通讯技术有限公司 基于fpga的自定义可变位宽spi总线协议的实现系统

Also Published As

Publication number Publication date
CN106649187A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
US8898358B2 (en) Multi-protocol communication on an I2C bus
US7979597B2 (en) Programming parallel I2C slave devices from a single I2C data stream
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US6842806B2 (en) Method and apparatus for interconnecting wired-AND buses
US9081705B2 (en) Methods and apparatus for reliable detection and enumeration of devices
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
CN106462516A (zh) 由多协议设备共享的可动态地调节的多线总线
CN107145430A (zh) 一种基于I2C接口通过CPLD来实现NVMe SSD点灯的方法
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
CN110765058A (zh) Gpio实现spi从机功能方法、系统、设备及介质
CN102193888B (zh) 数据传输系统与可编程串行外围设备接口控制器
CN110795369B (zh) 基于gpio管脚实现mdio从机功能的方法及终端
CN106649187B (zh) 一种芯片自动化外设协议选择的方法
CN113132198B (zh) 一种多主一从的spi安全通信装置及通信方法
CN204270290U (zh) 通过串口调试的iic总线实验装置
CN101685433B (zh) 由主装置指定地址的串联总线装置
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
KR100801759B1 (ko) 슬레이브의 디버깅 방법 및 시스템
TW446884B (en) Automatic configuration of primary and secondary peripheral devices for a computer
US20070131767A1 (en) System and method for media card communication
CN112732511B (zh) 一种基于hdlc协议高性能高速同步422仿真器板卡
CN102662902B (zh) 一种防止i2c总线锁定的方法、装置及系统
WO2021042836A1 (zh) 一种去除毛刺的方法、装置及状态机
CN110765038B (zh) 处理器与lpc设备的通信方法、装置和存储介质
CN105550151A (zh) 一种高效串行总线控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant