CN101685433B - 由主装置指定地址的串联总线装置 - Google Patents
由主装置指定地址的串联总线装置 Download PDFInfo
- Publication number
- CN101685433B CN101685433B CN2008101613619A CN200810161361A CN101685433B CN 101685433 B CN101685433 B CN 101685433B CN 2008101613619 A CN2008101613619 A CN 2008101613619A CN 200810161361 A CN200810161361 A CN 200810161361A CN 101685433 B CN101685433 B CN 101685433B
- Authority
- CN
- China
- Prior art keywords
- data
- control signal
- stage control
- unit address
- tandem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
本发明提供一种互联的串联总线系统，为建立总线，从装置(slavedevice)具有一个第一数据传输端自其上端连接的装置传输串联数据，一个第二数据传输端自其下端连接的装置传输串联数据。最上端的从装置连接至主装置(master device)。于每一个从装置中，由第一数据传输端输入的数据被转送给第二数据传输端的数据输入闸。每一个从装置有一个控制记录器以控制第二数据传输端的数据输入闸。总线装置启动后，仅有连接至主装置的从装置能自主装置接收数据，如此主装置可指定连接至其上的从装置的第一装置地址(device address)，然后主装置可指定连接至第一从装置的次一从装置的第二装置地址。以此方式，主装置可一个一个指定每一个连接至总线的从装置的装置地址。
Description
技术领域
本发明有关于一种串联总线系统，特别是有关于一种从装置(slavedevice)自主装置(master device)在互联的串联总线接收指定的装置识别地址。
背景技术
在各种不同装置连接于一个串联总线的通信系统中，每一个装置需指定装置识别地址，使信息可自源装置(source device)送给一个目标装置。施乐(Xerox)公司的以太(Ethernet)网络为一种用于局部网络(localarea network)的通用串联总线网络系统。通常一个惟一的48-bit地址预先指定给每一个以太接口转接器装置。以太架构的数据封包(packed data)包括目标地址(destination address)部分及源地址(source address)部分。
苹果计算机公司发展的局部沟通(Local Talk)为一种连接计算机及计算机外设装置如键盘、鼠标及打印机的串联总线接口。局部沟通利用一个机动装置识别地址指定技术使一个装置连接于总线后经由依次询问程序选择它自己的有效的地址。
USB(universal Series Bus)为一种支持计算机主机及广泛的可同时进入的外围装置的数据交换。此技术用于授予Knoll等人的美国专利第5,623,610号案。分线盒(root hub)提供主机(Host Controller)与一或多个USB端(port)的连接。USB端使分线盒或功能装置与USB主机连接。当USB装置连于USB端，装置地址即经由装置配置程序由USB主机指 定。
由Phillips Semiconductor定义的IIC(Inter-Integrated Circuit)串联总线接口为一种有数据线及时钟线的两线串联总线。IIC为常用的串联总线接口系统，用于各种集成电路系统间传送数据。数据传送的操作是由总线上的主装置及每一从装置控制而须有预先指定的唯一装置地址。
授予Godefroy等人的美国专利第5,710,869号案教导一种互联的串联连接至二个相邻的神经电路(neuron circuit)以区别神经电路的两种可能状态。
授予Bormmann等人的美国专利第6,799,235号案教导一种串联数据传输，一个装置判定若数据字符串的地址指定给有地址的第一装置即给第一装置，若数据字符串的地址不指定给第一装置，则给第二装置。
授予Chambers的美国专利第7,013,355B2号案教导一种渐增或一位一位(bit by bit)地址译码系统，使每一在串联总线上的每一装置决定其是否由主装置指定地址。
串联总线装置于生产时预先指定地址或由使用者设定，在装设时没有弹性。因此需要更多硬件及软件成本以取得自动设定装置地址，且仅限于双向通信架构系统。
发明内容
本发明的目的在于提供一种简单而低廉的串联总线系统，其中从装置(slave device)的地址是由主装置(master device)在总线系统运作起动后指定。
本发明的另一目的在于提供一种串联总线系统，由主装置指定地址以在总线系统内容易安装装置。
为达成上述目的及其它目的，本发明的第一观点教导一种经由互联(daisy chain connected)串联总线连接装置，至少包含：一个控制记录器，供储存第一两级控制信号，此两级控制信号最初被置于第一级状态；一个匹配记录器，供储存第二两级控制信号，此两级控制信号最初被置于第一级状态；一个第一数据传输端口，连接至串联总线的第一外线总线以接收在第一外线总线上传输的串联数据，串联数据包括一个控制数据、一个装置地址及一个装置数据；一个第二数据传输端口，连接至串联总线的第二外线总线，若该第一两级控制信号在第二级状态，则在第二外线总线上传送由该第一数据传输端口的输出端送出的串联数据；一个装置地址检查器，具有一个装置地址取出器，一个装置地址记录器，一个装置地址比较器；该装置地址记录器储存辨识装置的装置地址于该装置；该装置地址比较器比较由该第一数据传输端口的输出端送出的串联数据中的装置地址与储存在装置地址记录器的装置地址，若侦测到匹配信号，则将该第二两级控制信号置于第二级状态，若未侦测到匹配信号，则将该第二两级控制信号置于第一级状态；一个控制数据译码器，响应于由该第一数据传输端口的输出端送出的串联数据中的第一控制数据以储存在该串联数据内的装置地址于该装置地址检查器，若该第一两级控制信号在第一级状态，并且该第一控制数据为“设定地址”码时，将该第一两级控制信号置于第二级状态；其中该控制数据译码器进一步响应于由该第一数据传输端口的输出端送出的串联数据中的第二控制数据，若该第一两级控制信号在第二级状态，并且该第二控制数据为“清除地址”码时，将该第一两级控制信号置于第一级状态；一个装置数据接收器，若该第二两级控制信号在第二级状态，则接收自该第一数据传输端口的输出端送出的串联数据中的装置数据以提供该装置作进一步处理。
本发明的第二观点教导一种经由互联(daisy chain connected)串联总线连接装置，至少包含：一个第一控制记录器，供储存第一两级控制信 号，此两级控制信号最初被置于第一级状态；一个匹配记录器，供储存第二两级控制信号，此两级控制信号最初被置于第一级状态；一个第二控制记录器，供储存第三两级控制信号，该第三两级控制信号最初被置于第一级状态；一个多任务器，包含第一输入端、第二输入端及一个输出端，若该第二两级控制信号在第二级状态，则自该第一输入端输入的串联数据被送至输出端，若该第二两级控制信号在第一级状态，则自该第二输入端输入的串联数据被送至输出端；一个第一数据传输端口，连接至串联总线的第一外线总线以接收在第一外线总线上传输的串联数据，串联数据包括一个控制数据、一个装置地址及一个装置数据，若该第三两级控制信号在第二级状态，则将自该多任务器输出端送出的串联数据送至第一外线总线；
一个第二数据传输端口，连接至串联总线的第二外线总线，以接收在第二外线总线传送的串联数据并输出至多任务器的第二输入端，若该第一两级控制信号在第二级状态，且第三两级控制信号在第一级状态，则在第二外线总线上传送由该第一数据传输端口的输出端送出的串联数据；一个装置地址检查器，具有一个装置地址取出器，一个装置地址记录器，一个装置地址比较器；该装置地址记录器储存辨识装置的装置地址于该装置；该装置地址比较器比较由该第一数据传输端口的输出端送出的串联数据中的装置地址与储存在装置地址记录器的装置地址，若侦测到匹配信号，则将该第二两级控制信号置于第二级状态，若未侦测到匹配信号，则将该第二两级控制信号置于第一级状态；一个控制数据译码器，响应于由该第一数据传输端口的输出端送出的串联数据中的第一控制数据以储存在该串联数据内的装置地址于该装置地址检查器，若该第一两级控制信号在第一级状态，并且该第一控制数据为“设定地址”码时，将该第一两级控制信号置于第二级状态；该控制数据译码器进一步响应于由该第一数据传输端口的输出端送出的串联数据中的第二控制 数据，并且该第二控制数据为“设定地址”码时，将第三两级控制信号置于第二级状态，及响应于由该第一数据传输端口的输出端送出的串联数据中的第三控制数据，并且该第三控制数据为“装置信号”时，将第三两级控制信号置于第一级状态；其中该控制数据译码器进一步响应于由该第一数据传输端口的输出端送出的串联数据中的第四控制数据，若该第一两级控制信号在第二级状态，并且该第四控制数据为“清除地址”码时，将该第一两级控制信号置于第一级状态。一个装置数据接收器，若该第二两级控制信号在第二级状态，则接收自该第一数据传输端口的输出端送出的串联数据中的装置数据以提供该装置作进一步处理；一个装置数据传输器，若该第二两级控制信号在第二级状态，且第三两级控制信号在第二级状态，则将装置数据传送给多任务器的第一输入端。
附图说明
图1显示本发明的互联(daisy chain)的串联数据总线结构图。
图2为串联数据包封101为串联数据总线上数据传输常会用的数据包封格式的一个范例。
图3显示本发明的一实施例的单向数据总线接口方块图(20)。
图4为单向数据总线接口的装置地址检查器205的方块图。
图5为单向数据总线接口的第一数据传输端口201的方块图。
图6为单向数据总线接口的第二数据传输端口202的方块图。
图7显示本发明的另一实施例的双向数据总线接口方块图(30)。
图8为双向数据总线接口的装置地址检查器305的方块图。
图9为双向数据总线接口的第一数据传输端口301的方块图。
图10为双向数据总线接口的第二数据传输端口302的方块图。
主要组件符号说明
10 主装置 11 第一从装置
12 第二从装置 13 第三从装置
18 第N从装置 20 单向数据总线接口方块图
101 串联数据包封 201 第一数据传输端口
202 第二数据传输端口 203 数据解调器
204 控制数据译码器 205 装置地址检查器
206 装置数据接收器 210 第一外线总线
211 数据整理器 212 数据缓冲器
213 串联数据 221 数据输入闸
222 数据驱动器 227 第二外线总线
233 解调数据 241 控制记录器
243 控制信号 247 地址设定信号
250 地址取出器 251 装置地址记录器
252 地址比较器 253 比较结果
254 匹配记录器 255 装置地址
256 装置地址 257 匹配信号
263 数据通路 30 双向数据总线接口方块图
301 第一数据传输端口 302 第二数据传输端口
303 数据解调器 304 控制数据译码器
305 装置地址检查器 306 装置数据接收器
307 装置数据传输器 308 数据调变器
309 多任务器 310 第一外线总线
311 数据整理器 312 数据缓冲器
313 串联数据 315 数据驱动器
321 数据输入闸 322 数据驱动器
323 数据线 325 数据缓冲器
326 反相器 328 数据整理器
327 第二外线总线 333 解调数据
341 第一控制记录器 342 第二控制记录器
343 控制信号 347 地址设定信号
349 上传(UP)信号 350 地址取出器
351 地址记录器 352 地址比较器
353 比较结果 354 匹配记录器
355 装置地址 356 装置地址
357 匹配信号 363 数据通路
370 数据通路 373 装置信号
383 调变信号 393 信号
具体实施方式
本发明的以上及其它目的及优点参考以下的参照图示及较佳实施例的说明而更易完全了解。
图1显示本发明的互联(daisy chain)的串联数据总线结构图。主装置10有一个数据传输端口线连接至第一从装置11的第一数据传输端口。第一从装置11的第二数据传输端口线连接至第二从装置12的第一数据传输端口。第二从装置12的第二数据传输端口线连接至第三从装置13的第一数据传输端口。第三从装置13的第二数据传输端口线连接至第三从装置13后的从装置(未图标)的第一数据传输端口。第N从装置18为串联数据总线上的最后装置。第N从装置18的第一数据传输端口线连接至第N—1从装置的第二数据传输端口而第N从装置18的第二数据传输端口使其开路。显示于图2串联数据包封101为串联数据总线上数据传输常会用的数据包封格式的一个范例。数据包封包括一个控制数据部 分、一个装置地址数据部分及一个装置数据部分。
图3显示本发明的一实施例的单向数据总线接口方块图20。此单向数据总线接口20建构在从装置内以在主装置及从装置间传输数据。第一数据传输端口201连接第一外线总线210，接收输入的串联数据并由数据整理器211(见图5)重整。然后重整过的串联数据213被传输到第二数据传输端口202(见图6)的数据输入闸221及经由数据缓冲器212(见图5)被传输到数据解调器203的输入。数据解调器203根据输入数据调变格式解调输入数据回原数据(raw data)233。自数据解调器203输出的解调数据233被送至控制数据译码器204、装置地址检查器205及装置数据接收器206以进一步处理。
在总线系统开始操作的起始状态，在数据总线接口20内的控制记录器241被置于低逻辑(logic low)，控制记录器241的输出，地址设定信号247为低逻辑。因控制记录器241的输出是连接至第二数据传输端口202的数据输入闸221(见图6)的能线接脚(enable pin)，因此没有数据自第二数据传输端口202的数据驱动器222(见图6)送出，而仅有第一从装置11能接收由主装置10送出的数据。主装置10在数据包封的控制数据部分送出“设定地址”(set address)码，在装置地址数据部分内指定特定装置的地址给第一从装置11。“设定地址”码被控制数据译码器204感测后，为控制数据译码器204输出的控制信号243所控制，自装置地址检查器205内的地址取出器250(见图4)取出的装置地址255被储存入装置地址检查器205内的地址记录器251(见图4)而“地址设定”信号247改为高逻辑(logic high)状态。当“地址设定”信号247为高逻辑状态，第二数据传输端口202的数据输入闸221(见图6)为能线(enable)而由输入来的串联数据可自第二数据传输端口202送至连到第 二从装置12的第二外线总线227。因而第二从装置12的第一数据传输端口201可直接自主装置10经由第一从装置11接收串联数据包封。当主装置10以第二装置地址数据送出第二个“设定地址”码，第一从装置11内的控制数据译码器204将以控制“地址设定”信号247于高逻辑状态跳过此第二“设定地址”码，而无地址能再存入第一从装置11的装置地址记录器251(见图4)。同时，第二个“设定地址”码为第二从装置12的控制数据译码器204所感测，第二个装置地址被存入第二从装置12的装置地址记录器251(见图4)，第二从装置12的控制记录器241被置于高逻辑状态。现在，由主装置10送来的串联数据包封可越过第一从装置11及第二从装置12到第三从装置13的第一数据传输端口201。按照前述的步骤，主装置10以同样方法可以一个一个指定每一互联于串联数据总线其余部分的从装置的装置地址而在总线上的主装置10与从装置间建立数据连接路线。于主装置10建立数据连接路线后，每一从装置开始检查每一个由主装置10置于总线上的串联数据包封。自串联数据包封取出的装置地址255(见图4)与储存于装置地址记录器251的装置地址256(见图4)由地址比较器252加以比较，自地址比较器252输出的比较结果253被储存于匹配记录器254。若地址匹配结果被侦测，匹配记录器254输出的匹配信号257将被置于高逻辑状态，而当地址不匹配结果被侦测，则置于低逻辑状态。串联数据包内的装置数据被装置数据接收器206取出，若匹配信号257在高逻辑状态，由数据通路263送至此从装置的内部线路由此目标从装置作进一步处理。
有时候，主装置10可于串联数据包封的控制数据部分送出“清除地址”码以清除目标从装置的装置地址并为目标从装置重新指定一个新装置地址。当“清除地址”码被目标从装置的控制数据译码器204侦测到， 目标从装置的控制记录器241被重置于低逻辑状态而目标从装置的地址设定信号247被改为低逻辑状态。当含有“设定地址”码的串联数据包封为主装置10置于总线上，只有以前为地址设定信号247置于低逻辑状态的目标从装置可以接收此新装置地址并储存此新装置地址于其装置地址记录器251(见图4)。
图7显示本发明的另一实施例的双向数据总线接口方块图30。此双向数据总线接口30建构在从装置内以在主装置及从装置间传输数据。第一数据传输端口301自连接的第一外线总线310接收输入的串联数据并由数据整理器311(见图9)重整。然后重整过的串联数据313被传输到第二数据传输端口302(见图10)的数据输入闸321及经由数据缓冲器312(见图9)被传输到数据解调器303的输入。数据解调器303根据输入数据调变格式解调输入数据回原数据(raw data)333。自数据解调器303输出的解调数据333被送至控制数据译码器304、装置地址检查器305及装置数据接收器306以进一步处理。
在总线系统开始操作的起始状态，在数据总线接口30内的第一控制记录器341及第二控制记录器342被置于低逻辑(logic low)状态，第一控制记录器341的输出，地址设定信号347及第二控制记录器342的输出，上传(UP)信号349皆为低逻辑。因第一控制记录器341的输出是连接至第二数据传输端口302的数据输入闸321(见图10)的能线接脚(enable pin)，因此没有数据自第二数据传输端口302的数据驱动器322(见图10)送出，且第一数据传输端口301的数据驱动器315(见图9)为不能(disable)，因上传(UP)信号349为低逻辑，而仅有第一从装置11能接收由主装置10送出的数据。主装置10在数据包封的控制数据部分送出“设定地址”(set address)码，在装置地址数据部分内指定特 定装置的地址给第一从装置11。“设定地址”码被控制数据译码器304感测后，为控制数据译码器304输出的控制信号343所控制，自装置地址检查器305内的地址取出器350(见图8)取出的装置地址355被储存入装置地址检查器305内的地址记录器351(见图8)而“地址设定”信号347及上传(UP)信号349改为高逻辑(logic high)状态。装置地址被储存后，匹配记录器354的输出，匹配信号357被置于高逻辑状态。然后，响应于“设定地址”码，装置信号373自装置数据传输器307送出。装置信号373为数据调变器308所调变(modulated)。调变信号383被送到多任务器309的第一输入端。当匹配信号357于高逻辑状态，自多任务器309输出的信号393选择第一输入端为信号源。由于当上传(UP)信号349置于高逻辑状态，数据驱动器315(见图9)为能线(enable)，由第一从装置11来的装置信号被第一数据传输端口301送到主装置10。然后上传(UP)信号349重置于低逻辑状态，而数据驱动器322(见图10)经由控制第二数据传输端口302的反相器326(见图10)的输出成为能线(enable)，当“地址设定”信号347为高逻辑状态，第二数据传输端口302的数据输入闸321(见图10)为能线(enable)而由输入端来的串联数据可自第二数据传输端口302送至连到第二从装置12的第二外线总线327。因而第二从装置12的第一数据传输端口301可直接自主装置10经由第一从装置11接收串联数据包封。当主装置10以第二装置地址数据送出第二个“设定地址”码，第一从装置11内的控制数据译码器304将以控制“地址设定”信号347于高逻辑状态跳过此第二“设定地址”码，而无地址能再存入第一从装置11的地址记录器351(见图8)。而第一从装置11的匹配信号357为低逻辑状态，因此自多任务器309输出的信号393选择第二输入端为其信号源。同时，第二个“设定地址”码 为第二从装置12的控制数据译码器304所感测，第二个装置地址被存入第二从装置12的地址记录器351(见图4)，第二从装置12的控制记录器341被置于高逻辑状态。当由第二从装置12的装置信号被其第一数据传输端口301送至第一从装置11的第二数据传输端口302，信号被数据整理器328重整并由数据缓冲器325(见图10)经由数据线323送出至第一从装置11内的多任务器309的第二输入端。最后，由第二从装置12送来的装置信号经由第一从装置11的第一数据传输端口301送给主装置10。现在，由主装置10送来的串联数据包封可越过第一从装置11及第二从装置12到第三从装置13的第一数据传输端口301。按照前述的步骤，主装置10以同样方法可以一个一个指定每一互联于串联数据总线其余部分的从装置的装置地址而在总线上的主装置10与从装置间建立数据连接路线。于主装置10建立数据连接路线后，每一从装置开始检查每一个由主装置10置于总线上的串联数据包封。自串联数据包封取出的装置地址355(见图8)与储存于地址记录器351的装置地址356(见图8)由装置地址检查器305内的地址比较器352(见图8)加以比较，自地址比较器352输出的比较结果353被储存于匹配记录器354。若地址匹配结果被侦测，匹配记录器354输出的匹配信号357将被置于高逻辑状态，而当地址不匹配结果被侦测，则置于低逻辑状态。串联数据包内的装置数据被装置数据接收器306取出，若匹配信号357在高逻辑状态，由数据通路363送至此从装置的内部线路由此目标从装置作进一步处理。而自从装置内部电路产生的装置数据经由数据通路370送至主装置10。
有时候，主装置10可于串联数据包封的控制数据部分送出“清除地址”码以清除目标从装置的装置地址并为目标从装置重新指定一个新装置地址。当“清除地址”码被目标从装置的控制数据译码器304侦测到， 目标从装置的控制记录器341被重置于低逻辑状态而目标从装置的地址设定信号347被改为低逻辑状态。当含有“设定地址”码的串联数据包封为主装置10置于总线上，只有以前为地址设定信号347置于低逻辑状态的目标从装置可以接收此新装置地址并储存此新装置地址于其地址记录器351(见图8)。
藉由以上较佳的具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实例来对本发明的范畴加以限制。相反的，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范畴内。
Claims (4)
1.一种经由互联(daisy chain connected)串联总线连接装置，至少包含：
一个控制记录器，供储存第一两级控制信号，此两级控制信号最初被置于第一级状态；
一个匹配记录器，供储存第二两级控制信号，此两级控制信号最初被置于第一级状态；
一个第一数据传输端口，连接至串联总线的第一外线总线以接收在第一外线总线上传输的串联数据，串联数据包括一个控制数据、一个装置地址及一个装置数据；
一个第二数据传输端口，连接至串联总线的第二外线总线，若该第一两级控制信号在第二级状态，则在第二外线总线上传送由该第一数据传输端口的输出端送出的串联数据；
一个装置地址检查器，具有一个装置地址取出器，一个装置地址记录器，一个装置地址比较器；
该装置地址记录器储存辨识装置的装置地址于该装置；
该装置地址比较器比较由该第一数据传输端口的输出端送出的串联数据中的装置地址与储存在该装置地址记录器的装置地址，若侦测到匹配信号，则将该第二两级控制信号置于第二级状态，若未侦测到匹配信号，则将该第二两级控制信号置于第一级状态；
一个控制数据译码器，响应于由该第一数据传输端口的输出端送出的串联数据中的第一控制数据以储存在该串联数据内的装置地址于该装置地址检查器，若该第一两级控制信号在第一级状态，并且该第一控制数据为“设定地址”码时，将该第一两级控制信号置于第二级状态；
一个装置数据接收器，若该第二两级控制信号在第二级状态，则接收自该第一数据传输端口的输出端送出的串联数据中的装置数据以提供该装置作进一步处理。
2.如权利要求1所述的装置，其特征在于：该控制数据译码器进一步响应于由该第一数据传输端口的输出端送出的串联数据中的第二控制数据，若该第一两级控制信号在第二级状态，并且该第二控制数据为“清除地址”码时，将该第一两级控制信号置于第一级状态。
3.一种经由互联(daisy chain connected)串联总线连接装置，至少包含：
一个第一控制记录器，供储存第一两级控制信号，此两级控制信号最初被置于第一级状态；
一个匹配记录器，供储存第二两级控制信号，此两级控制信号最初被置于第一级状态；
一个第二控制记录器，供储存第三两级控制信号，该第三两级控制信号最初被置于第一级状态；
一个多任务器，包含第一输入端、第二输入端及一个输出端，若该第二两级控制信号在第二级状态，则自该第一输入端输入的串联数据被送至输出端，若该第二两级控制信号在第一级状态，则自该第二输入端输入的串联数据被送至输出端；
一个第一数据传输端口，连接至串联总线的第一外线总线以接收在第一外线总线上传输的串联数据，串联数据包括一个控制数据、一个装置地址及一个装置数据，若该第三两级控制信号在第二级状态，则将自该多任务器输出端送出的串联数据送至第一外线总线；
一个第二数据传输端口，连接至串联总线的第二外线总线，以接收在第二外线总线传送的串联数据并输出至多任务器的第二输入端，若该第一两级控制信号在第二级状态，且第三两级控制信号在第一级状态，则在第二外线总线上传送由该第一数据传输端口的输出端送出的串联数据；
一个装置地址检查器，具有一个装置地址取出器，一个装置地址记录器，一个装置地址比较器；
该装置地址记录器储存辨识装置的装置地址于该装置；
该装置地址比较器比较由该第一数据传输端口的输出端送出的串联数据中的装置地址与储存在该装置地址记录器的装置地址，若侦测到匹配信号，则将该第二两级控制信号置于第二级状态，若未侦测到匹配信号，则将该第二两级控制信号置于第一级状态；
一个控制数据译码器，响应于由该第一数据传输端口的输出端送出的串联数据中的第一控制数据以储存在该串联数据内的装置地址于该装置地址检查器，若该第一两级控制信号在第一级状态，并且该第一控制数据为“设定地址”码时，将该第一两级控制信号置于第二级状态；
该控制数据译码器进一步响应于由该第一数据传输端口的输出端送出的串联数据中的第二控制数据，并且该第二控制数据为“设定地址”码时，将第三两级控制信号置于第二级状态，及响应于由该第一数据传输端口的输出端送出的串联数据中的第三控制数据，并且该第三控制数据为“装置信号”时，将第三两级控制信号置于第一级状态；
一个装置数据接收器，若该第二两级控制信号在第二级状态，则接收自该第一数据传输端口的输出端送出的串联数据中的装置数据以提供该装置作进一步处理；
一个装置数据传输器，若该第二两级控制信号在第二级状态，且第三两级控制信号在第二级状态，则将装置数据传送给多任务器的第一输入端。
4.如权利要求3所述的装置，其特征在于：该控制数据译码器进一步响应于由该第一数据传输端口的输出端送出的串联数据中的第四控制数据，若该第一两级控制信号在第二级状态，并且该第四控制数据为“清除地址”码时，将该第一两级控制信号置于第一级状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101613619A CN101685433B (zh) | 2008-09-23 | 2008-09-23 | 由主装置指定地址的串联总线装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101613619A CN101685433B (zh) | 2008-09-23 | 2008-09-23 | 由主装置指定地址的串联总线装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101685433A CN101685433A (zh) | 2010-03-31 |
| CN101685433B true CN101685433B (zh) | 2011-10-05 |
Family
ID=42048597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101613619A Expired - Fee Related CN101685433B (zh) | 2008-09-23 | 2008-09-23 | 由主装置指定地址的串联总线装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101685433B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010063797A1 (de) | 2010-12-21 | 2012-06-21 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur seriellen Datenübertragung mit zusätzlich eingefügten Daten |
| CN107472054A (zh) * | 2017-07-07 | 2017-12-15 | 浙江吉利新能源商用车有限公司 | 一种可阶梯利用的电池系统 |
| CN110085163B (zh) * | 2019-04-25 | 2021-03-02 | 深圳市洲明科技股份有限公司 | Led显示级联控制电路及led显示屏 |
| CN110471877A (zh) * | 2019-07-05 | 2019-11-19 | 深圳鹏申科技有限公司 | 菊花链通信结构及通信方法 |
| CN110515885A (zh) * | 2019-08-20 | 2019-11-29 | 杭州嘉楠耘智信息科技有限公司 | 计算系统 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6799235B2 (en) * | 2002-01-02 | 2004-09-28 | Intel Corporation | Daisy chain latency reduction |
| CN1610896A (zh) * | 2001-12-28 | 2005-04-27 | 皇家飞利浦电子股份有限公司 | 通信系统 |
| CN1617119A (zh) * | 2003-11-10 | 2005-05-18 | 鸿富锦精密工业（深圳）有限公司 | 总线电路装置及系统 |
| US6928501B2 (en) * | 2001-10-15 | 2005-08-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
| CN1783045A (zh) * | 2004-12-04 | 2006-06-07 | 鸿富锦精密工业（深圳）有限公司 | 动态分配集成电路总线上的设备地址的系统及方法 |
| CN101140553A (zh) * | 2007-08-29 | 2008-03-12 | 银庆宇 | 一种主从式串行通信中的从机地址检测方法 |
| CN101146088A (zh) * | 2007-10-25 | 2008-03-19 | 中山市晶威电子科技有限公司 | 一种数据总线结构及应用该结构的数据传输方法 |
-
2008
- 2008-09-23 CN CN2008101613619A patent/CN101685433B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928501B2 (en) * | 2001-10-15 | 2005-08-09 | Silicon Laboratories, Inc. | Serial device daisy chaining method and apparatus |
| CN1610896A (zh) * | 2001-12-28 | 2005-04-27 | 皇家飞利浦电子股份有限公司 | 通信系统 |
| US6799235B2 (en) * | 2002-01-02 | 2004-09-28 | Intel Corporation | Daisy chain latency reduction |
| CN1617119A (zh) * | 2003-11-10 | 2005-05-18 | 鸿富锦精密工业（深圳）有限公司 | 总线电路装置及系统 |
| CN1783045A (zh) * | 2004-12-04 | 2006-06-07 | 鸿富锦精密工业（深圳）有限公司 | 动态分配集成电路总线上的设备地址的系统及方法 |
| CN101140553A (zh) * | 2007-08-29 | 2008-03-12 | 银庆宇 | 一种主从式串行通信中的从机地址检测方法 |
| CN101146088A (zh) * | 2007-10-25 | 2008-03-19 | 中山市晶威电子科技有限公司 | 一种数据总线结构及应用该结构的数据传输方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101685433A (zh) | 2010-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7565470B2 (en) | Serial bus device with address assignment by master device | |
| US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
| US8433838B2 (en) | Remote multiplexing devices on a serial peripheral interface bus | |
| EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| US10102177B2 (en) | Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses | |
| US20100122003A1 (en) | Ring-based high speed bus interface | |
| CN107066746B (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
| JP6517243B2 (ja) | リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース | |
| CN100386754C (zh) | 对usb接口设备进行操作的装置及方法 | |
| CN101685433B (zh) | 由主装置指定地址的串联总线装置 | |
| CN102339267A (zh) | I2c地址转换 | |
| CN101592934A (zh) | 可编程逻辑控制器与扩展模块的通信方法 | |
| CN105279130A (zh) | 一种对同地址的多个i2c器件进行操作的方法 | |
| JPH1083375A (ja) | Ｓｃｓｉシステム | |
| US20090271557A1 (en) | Non-volatile memory storage device with high transmission rate | |
| CN104199796A (zh) | Iic通信方法以及实现iic通信的嵌入式系统 | |
| CN100504831C (zh) | 一种i2c总线被从器件锁定后的恢复方法及装置 | |
| CN105320624A (zh) | 采用数据输入输出管理控制的电子装置 | |
| US10474604B2 (en) | Transmitting universal serial bus (USB) data over alternate mode connection | |
| CN102073611A (zh) | 一种i2c总线控制系统及方法 | |
| CN105068955A (zh) | 一种局部总线结构及数据交互方法 | |
| US9197394B2 (en) | Clock for serial communication device | |
| KR20070005386A (ko) | 집적회로 상호 통신을 이용한 차량의 네트워크 시스템 및그 제어방법 | |
| CN106649187B (zh) | 一种芯片自动化外设协议选择的方法 | |
| CN111913904B (zh) | 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20180923 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |