CN201107774Y - Spi检测卡 - Google Patents

Spi检测卡 Download PDF

Info

Publication number
CN201107774Y
CN201107774Y CNU2007200575790U CN200720057579U CN201107774Y CN 201107774 Y CN201107774 Y CN 201107774Y CN U2007200575790 U CNU2007200575790 U CN U2007200575790U CN 200720057579 U CN200720057579 U CN 200720057579U CN 201107774 Y CN201107774 Y CN 201107774Y
Authority
CN
China
Prior art keywords
programmable logic
spi
unit
logic cells
test card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU2007200575790U
Other languages
English (en)
Inventor
梁伊麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shunda Computer Factory Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CNU2007200575790U priority Critical patent/CN201107774Y/zh
Application granted granted Critical
Publication of CN201107774Y publication Critical patent/CN201107774Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本实用新型提供了一种SPI检测卡，其主要包括一集成电路模块、一存储模块以及一显示模块。其中，所述集成电路模块主要包括一可编程逻辑单元；一连接SPI接口的接口单元，其与可编程逻辑单元相连接；一频率输送单元，连接于可编程逻辑单元，以提供工作频率；一检测单元，其与可编程逻辑单元相连接，引导主板BIOS进行错误检测；一重置单元，其与可编程逻辑单元相连接。另外，所述存储模块与该可编程逻辑单元连接；再者，所述显示模块，连接于该可编程逻辑单元。本实用新型可替代Port80工具监测加载BIOS的功能，且当主板BIOS无法进行动作时，可利用该SPI检测卡进行BIOS的加载，达到开机期间BIOS的实时监测功能。

Description

SPI检测卡
技术领域
本实用新型涉及一种计算机检测卡，尤其涉及一种替代port80工具监测加载BIOS功能的计算机检测卡。
背景技术
一般的计算机架构均有支持Port80的接口，而早期由PCI作为传输接口，但后来由于一些芯片组不能正常支持，随后演变成LPG接口来作为Port80的传输接口，而当前的BIOS传输接口又进展成SPI接口，因此，造成LPC接口的Port80无法针对SPI接口来进行除错等测试。
发明内容
鉴于上述问题，本实用新型提供了一种SPI检测卡，尤其涉及一种替代port80工具监测加载BIOS功能的SPI检测卡。
为了达到上述目的，本实用新型采用了如下的技术方案：一种SPI检测卡，所述检测卡主要包括一集成电路模块、一存储模块以及一显示模块。
其中，所述集成电路模块主要包括一可编程逻辑单元；一连接SPI接口的接口单元，其与可编程逻辑单元相连接，提供可编程逻辑单元与SPI接口的连接；一频率输送单元，其与可编程逻辑单元相连接，提供可编程逻辑单元的工作频率；一检测单元，其与可编程逻辑单元相连接，引导主板BIOS进行错误检测；一重置单元，其与可编程逻辑单元相连接，可重置该可编程逻辑单元。
另外，所述存储模块，其连接于该可编程逻辑单元，此模块设置有与被检测主板BIOS相同的SPI BIOS单元以及一数据比对单元；
再者，所述显示模块，连接于该可编程逻辑单元，其设置有若干显示经该可编程逻辑单元输出的数据比对单元的比对结果的显示单元。
较佳的，本实用新型提供了一种SPI检测卡，其中，所述检测单元包括一错误检测组件、一代码回写组件以及一选择执行组件。
较佳的，本实用新型提供了一种SPI检测卡，其中，所述可编程逻辑单元可为一复杂可编程逻辑器件。
较佳的，本实用新型提供了一种SPI检测卡，其中，所述接口单元可为一SPI接口。
较佳的，本实用新型提供了一种SPI检测卡，其中，所述频率输送单元为一外部振荡器。
较佳的，本实用新型提供了一种SPI检测卡，其中，所述重置单元可重置IC。
较佳的，本实用新型提供了一种SPI检测卡，其中，所述显示单元为一电子显示屏。
相较于先前技术，本实用新型所述之SPI检测卡利用简单的可编程逻辑器件及闪存制成，替代Port80工具监测加载BIOS的功能，省去Port80工具，当主板的SPI Flash Rom无法进行动作时，可利用该SPI检测卡进行BIOS的加载工作，达到开机期间BIOS code的实时监测功能。
附图说明
图1为本实用新型的方框示意图
图2为本实用新型检测单元的示意图
具体实施方式
请参照图1所示，为本实用新型所述之SPI检测卡的方框示意图。如图所示的SPI检测卡主要包括一显示模块10、一存储模块20以及一集成电路模块30。所述集成电路模块30上设置有一复杂可编程逻辑器件301(CPLD，ComplexProgrammable Logic Device)，该复杂可编程逻辑器件301分别与一频率输送单元302、一重置单元303、一检测单元304以及一接口单元305电性连接。
其中，所述接口单元305为一SPI接口，可连接至主板上的SPI接口，并使得集成电路模块30与主板的BIOS连接通讯。
而所述频率输送单元302可为一外部振荡器，其与复杂可编程逻辑器件301电性连接，为该复杂可编程逻辑器件301提供40MHZ的工作频率。
另外，所述重置单元303为一重置IC，可在任意时刻对该复杂可编程逻辑器件301进行重置动作。
又，所述检测单元304，可根据主板BIOS的需要选择检测方式，引导主板BIOS进行错误检测。
此外，所述存储模块20，其与该复杂可编程逻辑器件301连接，且该存储模块20设置有一SPI BIOS单元201，该SPI BIOS单元201与主板BIOS相同，以提供一比对样本；以及一数据比对单元202，利用XNOR的方式进行比对，当所有的数据(DATA)均相同为1，有任何不同则会有0产生。
再者，所述显示模块10连接至该复杂可编程逻辑器件301，该显示模块10内设置有若干个电子显示屏，以显示数据比对单元202经该复杂可编程逻辑器件301输出的比对结果。
再请参照图2所示，为本实用新型检测单元的示意图。如图所示，所述检测单元304设置有一错误检测组件3042，在主板BIOS执行过程中，引导主板BIOS进行错误检测；一代码回写组件3043，当主板BIOS无法正确执行时，将上述存储模块20中的SPI BIOS单元201回写至主板，以正常开机；以及一选择执行组件3041，根据主板BIOS的需要选择上述二组件之一执行。
本实用新型所述的SPI检测卡上设有的复杂可编程逻辑器件301，透过SPI接口与主板的BIOS处于同一总线上，在主板BIOS无法正确执行时，所述检测单元304上的选择执行组件3041选择执行代码回写组件3043，将存储模块20中的SPIBIOS单元201经由复杂可编程逻辑器件301回写至主板的BIOS，以取代主板BIOS；当主板BIOS开始执行时，选择执行组件3041选择执行错误检测组件3042，可检测总线上主板BIOS的执行信号，所述复杂可编程逻辑器件301将总线的数据信息和地址信息读入，并将地址信息传送至存储模块20以取得对应的数据信息，且该数据比对单元202将总线的数据与存储模块20上取得的数据进行比较，若有错误，则将错误码输出至显示模块10上的电子显示屏显示，同时执行代码回写组件3043修复错误码，若无错误，则继续进行下一笔数据比较，直至主板BIOS执行完毕，此时，电子显示屏显示ok。

Claims (8)

1.一种SPI检测卡，其特征在于，所述检测卡主要包括：
一集成电路模块，其主要包括：
一可编程逻辑单元；
一连接SPI接口的接口单元，其与可编程逻辑单元相连接，提供可编程逻辑单元与SPI接口连接；
一频率输送单元，其与可编程逻辑单元相连接，提供可编程逻辑单元的工作频率；
一检测单元，其与可编程逻辑单元相连接，引导主板BIOS进行错误检测；
一重置单元，其与可编程逻辑单元相连接，可重置该可编程逻辑单元；
一存储模块，其连接于该可编程逻辑单元，此模块设置有与被检测主板BIOS相同的SPI BIOS单元以及一数据比对单元；
一显示模块，连接于该可编程逻辑单元，其设置有若干显示经该可编程逻辑单元输出的数据比对单元的比对结果的显示单元。
2.根据权利要求1所述的SPI检测卡，其特征在于，该检测单元包括一错误检测组件和一代码回写组件。
3.根据权利要求2所述的SPI检测卡，其特征在于，该检测单元还包括一选择执行组件。
4.根据权利要求1所述的SPI检测卡，其特征在于，该可编程逻辑单元可为一复杂可编程逻辑器件。
5.根据权利要求1所述的SPI检测卡，其特征在于，该接口单元为一SPI接口。
6.根据权利要求1所述的SPI检测卡，其特征在于，该频率输送单元为一外部振荡器。
7.根据权利要求1所述的SPI检测卡，其特征在于，该重置单元为重置IC。
8.根据权利要求1所述的SPI检测卡，其特征在于，该显示单元为一电子显示屏。
CNU2007200575790U 2007-09-28 2007-09-28 Spi检测卡 Expired - Fee Related CN201107774Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2007200575790U CN201107774Y (zh) 2007-09-28 2007-09-28 Spi检测卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2007200575790U CN201107774Y (zh) 2007-09-28 2007-09-28 Spi检测卡

Publications (1)

Publication Number Publication Date
CN201107774Y true CN201107774Y (zh) 2008-08-27

Family

ID=39959587

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2007200575790U Expired - Fee Related CN201107774Y (zh) 2007-09-28 2007-09-28 Spi检测卡

Country Status (1)

Country Link
CN (1) CN201107774Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110470971A (zh) * 2019-07-19 2019-11-19 苏州浪潮智能科技有限公司 一种spi量测治具及量测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110470971A (zh) * 2019-07-19 2019-11-19 苏州浪潮智能科技有限公司 一种spi量测治具及量测方法

Similar Documents

Publication Publication Date Title
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
US7797584B2 (en) SATA interface tester and testing method
CN102135930A (zh) 计算机系统的侦错装置及其方法
US20060136794A1 (en) Computer peripheral connecting interface system configuration debugging method and system
CN103154906A (zh) 使用机内自测试的基于调试器的存储器转储
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
CN110321292A (zh) 芯片测试方法、装置、电子设备及计算机可读存储介质
CN109656756B (zh) 多核cpu板卡调试方法及装置、移动存储介质
US20140149815A1 (en) System and method for programming chips on circuit board through boundary scan technology
CN112542199A (zh) 检测flash存储出错的方法、电路、存储介质和终端
CN101446913B (zh) 设备故障的检测方法和装置
US20110161737A1 (en) Post code monitoring system and method
CN112034330A (zh) 一种soc芯片自动化qc方法及装置
CN201107774Y (zh) Spi检测卡
CN115422091B (zh) 一种固件调试方法及装置、电子设备、存储介质
CN113160875B (zh) 芯片测试系统和测试方法
CN110570897A (zh) 存储器检测系统、存储器检测方法及错误映射表建立方法
US11068369B2 (en) Computer device and testing method for basic input/output system
US8990624B2 (en) Emulator verification system, emulator verification method
JP4359327B2 (ja) 半導体集積回路装置、ｉｃカードおよび検査装置
CN115691632A (zh) 测试控制系统和方法
CN201117004Y (zh) 韧体检测卡
CN112182586B (zh) 一种mcu读写保护的测试方法、装置及系统
US10811115B1 (en) Test method for built-in memory in computer device

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827

Termination date: 20120928