CN110570897A - 存储器检测系统、存储器检测方法及错误映射表建立方法 - Google Patents
存储器检测系统、存储器检测方法及错误映射表建立方法 Download PDFInfo
- Publication number
- CN110570897A CN110570897A CN201910262803.7A CN201910262803A CN110570897A CN 110570897 A CN110570897 A CN 110570897A CN 201910262803 A CN201910262803 A CN 201910262803A CN 110570897 A CN110570897 A CN 110570897A
- Authority
- CN
- China
- Prior art keywords
- memory
- address
- test
- control unit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 212
- 238000013507 mapping Methods 0.000 title claims abstract description 151
- 238000001514 detection method Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000012360 testing method Methods 0.000 claims description 208
- 239000000523 sample Substances 0.000 claims description 36
- 238000012545 processing Methods 0.000 claims description 20
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 9
- 238000010998 test method Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 4
- 238000011990 functional testing Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种存储器检测系统、存储器检测方法以及错误映射表建立方法。存储器检测方法包含:通过控制单元读取对应待测装置的错误映射表。错误映射表包括一组映射位址数据及一组数据线数据,其中,该组映射位址数据包括存储器的多个映射位址,该组数据线数据包括存储器的多个数据线名称,每一数据线名称在错误映射表中分别映射于每一映射位址的每一位元;以控制单元对所读取的每一映射位址写入一检查位元组;以控制单元读取每一映射位址因应检查位元组的一位址值;以及以控制单元判断每一位址值的每一位元的位元值与检查位元组中相对应的位元的位元值是否相同。
Description
技术领域
本发明涉及一种检测系统及方法,尤其是涉及一种存储器检测系统、存储器检测方法以及用于存储器检测的错误映射表建立方法。
背景技术
一般而言,嵌入式系统的存储器设计为直接焊在主机板上,因此,不若一般模块形态存储器在出厂时就已完成测试,嵌入式系统的存储器测试是与主板的搭配测试一起完成。
一般用以测试组装电路主板的方式主要分成电性测试(In-Circuit Test,ICT)、功能测试(Function Verification Test,FVT)、自动光学检测(Automatic OpticalInspection,AOI)等。电性测试的实施方式为设计一探针治具,其上的每一探针分别对应到待测主板上预先设置的零件测试点。实际测试时,将探针与单独零件或多个零件通过测试点连接,而以各区域电路的等效电阻、电容、电感及电压等测量值作为依据来判断待测主板是否存在焊接不良、缺件、电性相反等工艺错误情形。电性测试(In-Circuit Test,ICT)不需将主板开机即能测试,且不需要经由专业电路设计人员来执行测试,因此可提高测试速度并降低成本。然而,探针治具成本高昂,且需要定期维护与更换。此外,以电性测试的方式需要在CPU与存储器之间额外增加测试点,对信号品质造成影响,同时也降低了主板布线利用率。并且,在主板配备多个存储器的情况下,这种测试方式终将拉长整体测试时间。
功能测试的实现方式为:将待测主板开机,并判读开机程序(Bootloader,或Bootcode)的开机输出信息。然而,开机程序的输出信息需要专业人员来判读,因此成本将提高。且当主板有加密机制的需求时,主板上的中央处理器(CPU)需要支援加密机制外,相关开机信息也会被预设为关闭,提高了判读难度。
发明内容
承上述,本发明所要解决的技术问题在于,针对现有技术的不足提供一种存储器检测系统、存储器检测方法以及用于存储器检测的错误映射表建立方法,用以检验存储器特定位址被写入检查位元组后的位址值是否与该检查位元组相同,并在不相同时对于错误映射表进行查表,借此判断存储器的故障情形。
为了达到上述目的,本发明所采用的其中一技术方案是提供一种存储器检测方法,以检测一待测装置的存储器,其中,存储器检测方法包含:读取对应该待测装置的一错误映射表,其中,该错误映射表包括:一组映射位址数据以及一组数据线数据,该组映射位址数据包括该存储器的多个映射位址,且该组数据线数据包括该存储器的多个数据线的多个数据线名称,其中,每一该数据线名称在该错误映射表中分别映射于每一该映射位址的每一位元;对所读取的每一该映射位址写入一检查位元组;读取每一该映射位址因应该检查位元组的一位址值;判断每一该位址值的每一位元的位元值与该检查位元组中相对应的位元的位元值是否相同;以及若判断至少一映射位址因应该检查位元组的该位址值的至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,判断该存储器为故障。
为了达到上述目的,本发明所采用的另一技术方案是提供一种错误映射表建立方法,用以检测一待测装置的一存储器,该错误映射表建立方法包含:提供一无故障待测装置,该无故障待测装置包括一无故障存储器;提供一测试治具,该测试治具包括:一测试探针模块;一开关模块;以及一微控制单元,其中,该开关模块连接于该测试探针模块与该微控制单元之间;将该测试探针模块连接于该无故障待测装置的该无故障存储器的其中之一数据线;通过该微控制单元控制该开关模块,以使该无故障存储器的该其中之一数据线、该测试探针模块与该开关模块之间形成短路;通过该微控制单元以对该无故障存储器的一测试位址区间内的所有位址的写入一全1位元组;通过该微控制单元以判断该测试位址区间内的所有位址因应该全1位元组的位址值是否为全1位元组;以及若该测试位址区间内的其中之一位址的位址值不为全1位元组,该微控制单元建立对应于该待测装置的一错误映射表,将该其中之一位址、该其中之一位址的位址值以及该经短路处理的其中之一数据线的数据线名称存储于该错误映射表,且在该错误映射表中建立该其中之一位址、该其中之一位址的位址值以及该经短路处理的其中之一数据线的数据线名称之间的映射关系。
为了达到上述目的,本发明所采用的另一技术方案是提供一种存储器检测系统,包含一待测装置以及一电子装置。该待测装置包括一存储器。该电子装置包括一控制单元,该待测装置连接于该电子装置,其中,该电子装置存储有对应该待测装置的一错误映射表,该错误映射表包括一组映射位址数据以及一组数据线数据,该组映射位址数据包括该存储器的多个映射位址一组数据线数据,该组数据线数据包括该存储器的多个数据线的名称,每一该数据线名称在该错误映射表中分别映射于每一该映射位址的每一位元。该控制单元用以读取该错误映射表,并根据该错误映射表的该组映射位址数据而对该存储器的该多个映射位址写入一检查位元组,并判断每一该映射位址因应该检查位元组的一位址值的每一位元的位元值与该检查位元组中相对应的位元的位元值是否相同,其中,若该位址值中至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,该控制单元根据该错误映射表判断映射于该至少一位元的至少一该数据线为故障。
为使能更进一步了解本发明的映射及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明第一实施例的存储器检测方法的功能方框图。
图2为本发明第一实施例的存储器检测系统的流程图。
图3为本发明第二实施例的存储器检测系统的功能方框图。
图4为本发明第二实施例的存储器检测系统的示意图。
图5为本发明第二实施例的存储器检测方法的流程图。
图6为本发明第二实施例的存储器检测方法的一变化实施例流程图。
附图标记说明:
存储器测试系统 U、U’、U”
待测装置 1
中央处理器 10、10’
存储器 11
电子装置 2
输入单元 20
控制单元 21
输出单元 22
无故障待测装置 1’
无故障存储器 11’
走线 111
测试点 P
测试治具 3
测试探针模块 30
顶针 301
开关模块 31
微控制单元 32
具体实施方式
以下通过特定的具体实施例并配合图1至图6以说明本发明所公开存储器检测系统、存储器检测方法以及错误映射表建立方法的实施方式,本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。然而,以下所公开的内容并非用以限制本发明的保护范围,在不悖离本发明构思精神的原则下,本领域技术人员可基于不同观点与应用以其他不同实施例实现本发明。另外,需事先声明的是,本发明的附图仅为示意说明,并非依实际尺寸的描绘。此外,虽本文中可能使用第一、第二、第三等用语来描述各种元件,但该些元件不应受该些用语的限制。这些用语主要是用以区分元件。
第一实施例
请参阅图1及图2,本发明第一实施例提供一种如图1所示的存储器检测系统U,以及如图2所示的使用存储器检测系统U的存储器检测方法。首先,将依据图1介绍本实施例存储器检测系统U的组成元件。本实施例的存储器检测方法将配合图2说明一并公开。
如图1所示,本实施例的存储器检测系统U包括待测装置1以及电子装置2。待测装置1具有中央处理器10以及存储器11。电子装置2具有输入单元20、控制单元21以及输出单元22。明确而言,本实施例中,待测装置1可为待检测的电脑主机板,电子装置2可为台式电脑或笔记本电脑,其具有控制单元21以实施上述存储器检测方法,并利用输出单元22(例如:屏幕)供检测人员监督检测情况。然而,本发明不限于上述。此外,在本实施例中,存储器11数量为二,然而,本发明不限制存储器11数量。在其他实施例中,待测装置1可以仅安装有一个存储器11或装有两个以上的存储器11。
本实施例是以内嵌式的存储器11(embedded memory)作为示例来描述本发明,然而,本发明不对此加以限制。在其他实施例中,本发明可使用外接式存储器或内接式存储器的待测装置。此外,本发明亦不限制待测装置1与电子装置2之间的连接方式,待测装置1与电子装置2之间可视待测装置1的接口种类而决定适用的转接器连接。例如,若待测装置1为使用SPI接口的主机板,则可使用SPI-USB转接器来连接待测装置1与电子装置2;本发明不限于上述举例,在其他实施例中,待测装置1也可使用USB、I2C等接口。
请参阅图2,本实施例的存储器检测方法包括步骤S100:控制单元21接收待测装置信息,以使控制单元21根据待测装置信息读取对应于待测装置1的错误映射表;步骤S102:通过控制单元21读取对应待测装置1的一错误映射表,其中,错误映射表包括一组映射位址数据以及一组数据线数据,映射位址数据包括存储器11的多个映射位址,数据线数据包括存储器11的多个数据线(Data line)的多个数据线名称。错误映射表中,每一数据线名称分别映射于每一映射位址的每一位元。
本实施例中,待测装置信息可例如为待测装置1的型号,例如,可通过使用电子装置2的维修人员操作输入单元20(例如:键盘)而输入待测装置信息,接着,控制单元21根据该待测装置信息提取对应该型号的错误映射表。然而,本发明不限于此。在其他实施例中,例如当电子装置2预设为用以检测特定型号的待测装置1,则可省略步骤S100。
错误映射表内至少包括每一存储器11的映射位址及数据线名称。在本实施例中,映射位址为存储器11中任一条数据线损坏时,内容值的存取将会受到影响的位址。错误映射表内还存储有每一存储器11的每一条数据线名称,明确来说,数据线名称为存储器数据线的指定符。此外,本实施例中,错误映射表还具有待测装置1的每一存储器11在电路中的零件名称(Component Reference Designator),然而,本发明不限于此。
错误映射表内的每一该数据线名称在该错误映射表中分别映射于每一该映射位址的每一位元。详细来说,由于每一数据线对应一位元的数据,错误映射表记录了每一存储器11的每一数据线对应于每一映射位址中的何位元。以下将以表一来说明本发明的错误映射表的其中一实施方式。
表一
如表一所示,本实施例的错误映射表存储有待测装置1每一存储器11的零件名称(U2001、U2002),每一存储器11对应的映射位址(0x80000001至0x80000015、0x80000002至0x8000002A)、每一存储器11的每一数据线名称(1D0至1D7、2D0至2D7)以及每一存储器11中数据线名称与位元编号的对应关系。举例而言,由表一中可看出,零件名称为U2001的存储器11其数据线1D7对应到映射位址0x80000001至0x80000015的第0位元。又例如,零件名称为U2002的存储器其数据线2D5对应到映射位址0x80000002至0x8000002A的第3位元。
明确来说,U2001、U2002、1D0至1D7以及2D0至2D7为通过控制单元21给予各存储器11及其各条数据线的零件名称。在本实施例中,1D0代表存储器U2001的第0个数据线,2D3代表存储器U2002的第3个数据线。然而,本发明不以此为限,例如,存储器或数据线的零件名称可依实际上待测装置1的电路图中所给予零件的名称而设定相同或相对应的名称,且由于不同实施例中,待测装置1电路图中的零件名称设定方式可能不同,故不以本实施例为限;存储器及其数据线在错误映射表中的零件名称设定方式优选以维修人员可依照电路图判别错误为主。此外,在其他实施方式中,错误映射表可经由表格的排列方式以及数据线指定符的设定方式来分隔不同存储器11的映射位址以及数据线名称,如此,错误映射表内可不须包括存储器指定符。
接着,请参阅图2,本实施例的存储器检测方法执行步骤S104:以控制单元21读取映射位址数据;步骤S106:以控制单元21对所读取的每一映射位址写入一检查位元组;步骤S108:以控制单元21读取每一映射位址因应检查位元组的一位址值;步骤S110:以控制单元21判断每一位址值的每一位元的位元值与检查位元组中相对应的位元的位元值是否相同;以及步骤S112:控制单元21根据错误映射表判断映射于至少一位元的至少一数据线为故障。
以表一的错误映射表为例,步骤S106中,控制单元21读取表一中所有映射位址后,分别对所有映射位址写入一检查位元组。本实施例中,检查位元组为全1位元组或全0位元组,即11111111或00000000。存储器的数据线故障情形可概分为两种,即开路与短路。当一数据线形成开路,对其所影响的位址而言,写入0或1的动作都将失效,并且位址值恒为1。换言之,当一数据线开路,即使对其所影响的位址写入0,当回读位址值,得到的返回值仍将为1。因此,当使用全0的检查位元组而写入映射位址,可判断数据线是否有开路的情形。相反地,当一数据线形成短路,对于其所影响的位址来说,写入0或1的动作都将失效,并且位址值恒为0。亦即当一数据线短路,即使对其所影响的位址写入1,当回读位址值,得到的返回值仍将为0。因此使用全1的检查位元组可以判别数据线是否存在短路。
因此,执行步骤S108及步骤S110之后,若得到待测装置1回传的位址值与写入的检查位元组不符,控制单元21会判断不符合期望值的位元对应的数据线为短路或开路(步骤112)。以下以表二进一步举例说明。
表二
请参阅表二,当控制单元21对指定符为U2001的存储器11的映射位址0x80000009写入全0位元组,控制单元21对该映射位址的期望值会是全0位元组,换言之,当控制单元21读取映射位址对应检查位元组的位址值,会预期读回的位址值为全0。期望值设为与检查位元组相同的原因在于,若存储器U2001的数据线没有故障,映射位址0x80000009在写入全0位元组之后的位址值应为全0。此时,若控制单元21读取映射位址0x80000009被写入全0位元组之后的位址值,而得到的回传值为00100000,则可判断存储器U2001的第5位元对应的数据线为开路。接着,控制单元21会对错误映射表进行查表。而由表一可知,存储器U2001的第5位元对应到存储器U2001的第6个数据线,则控制单元21会判断存储器U2001的第6个数据线为开路。
复请参阅表二。同样地,当控制单元21对指定符为U2002的存储器11的映射位址0x8000000A写入全1位元组,控制单元21对该映射位址的位址值期望值会是全1。而当控制单元21对该映射位址读取到的回传值是11110111,则可判断存储器U2002的第3位元对应的数据线为短路。此时控制单元21对错误映射表进行查表,而由表一可知,存储器U2002的第3位元对应的数据线为存储器U2002的第5个数据线,则控制单元21会判断存储器U2002的第5个数据线为短路。
本实施例中,控制单元21可对错误映射表内的所有映射位址先写入全1位元组,判断待测装置1的存储器11有无短路情形之后,再对所有映射位址写入全0位元组,判断待测装置1的存储器11有无开路情形。然而,本发明不限于此。例如,在只需判断短路的情况下,可仅对映射位址写入全1位元组。
进一步来说,如图2所示,本实施例在步骤S112之后还可进一步包括步骤S114:控制单元21通过输出单元22显示至少一位元所对应的至少一数据线的一故障状态。步骤S114之后,存储器测试结束。举例而言,输出单元22可为屏幕,而控制单元21利用该屏幕显示存储器检测结果,其中检测结果包括:存储器U2001的第6个数据线为开路,存储器U2002的第5个数据线为短路。本发明不限于上述。在其他实施例中,也可经由他种方式提供维修人员测试结果。
如图2所示,本实施例中,若控制单元21判断每一位址值的每一位元的位元值与检查位元组中相对应的位元的位元值相同,例如,对映射位址的预期值与回传值相同,则控制单元21判断存储器11无故障并执行步骤S116:控制单元21通过输出单元22显示存储器11无故障,存储器测试结束。
值得一提的是,在本发明其他实施例中,本实施例的存储器检测方法可与待测装置1的开机文件整合,在此实施例中,待测装置1可设置于电子装置2内,且步骤S100可省略。当待测装置1开机时遇到错误情形,电子装置2的控制单元21直接从步骤S102开始进行存储器11的检测。
此外,本实施例以电子装置2的控制单元21执行错误映射表的读取、检查位元组的写入动作以及位址值的判断,然而,本发明亦不限于此。在其他实施例中,也可例如但不限于由待测装置1内建的微控制单元执行上述步骤,或由待测装置1内建的微控制单元及电子装置2的控制单元共同完成。
另外,需要说明的是,表二中以一条数据线故障为例来说明控制单元21依据位址值判断数据线故障情形的方式,然而,本发明不限于此。例如,在表一的实施例中,当存储器U2001的映射位址0x80000001在写入全1位元组之后的回传值是10111110,则对表一查表后可判断存储器U2001的第四条数据线及第七条数据线同时短路。
此外,应理解的是,表一及表二仅为本发明的存储器检测方法及系统U的实施示例,存储器11实际的映射位址、映射位址数量以及数据线与位元的对应关系不以表中为限。此外,本实施例以具有八条数据线的存储器为例,然而,本发明亦不以此为限。在其他实施例中,本发明的存储器测试方法及存储器测试系统也可适用于具有例如16条数据线的存储器。换言之,本发明的存储器测试方法及存储器测试系统不限制待测装置1的存储器11的数据宽度。
通过上述技术方案,本实施例的存储器测试方法及存储器检测系统U与现有技术的存储器电性测试相比,不须使用成本高昂的探针治具,也不须在主板上另增测试点,仅需使用计算装置连接主机板,并执行上述存储器测试方法,因此可降低了存储器测试的成本并提高了测试效率。此外,本发明的存储器测试方法可直接将出现故障的数据线以及故障情形(例如:开路或短路)经由输出单元22呈现给维修人员,因此,相较于现有技术的存储器功能测试方法,本发明的存储器测试方法不需研发端人员来对测试结果进行判读,进一步降低了人事成本。
第二实施例
以下将配合图3至图6说明本发明第二实施例。图3及图4显示本发明第二实施例提供的存储器测试系统U’,图5显示本实施例提供的错误映射表建立方法。首先将配合图3及图4说明本实施例的组成元件,而使用该些组成元件执行的错误映射表建立方法将配合图5公开。
图3显示本实施例的存储器测试系统U’的功能方框图。如图所示,本实施例的存储器测试系统U’包括无故障待测装置1’、测试治具3以及电子装置2。无故障待测装置1’包括中央处理器10’以及无故障存储器11’。电子装置2的实施方式与第一实施例相同,于此不再赘述。无故障待测装置1’的中央处理器10’与待测装置1的中央处理器10相同,亦即,无故障待测装置1’具有与待测装置1相同的处理电路。此外,无故障存储器11’与存储器11具有相同的数据宽度,且本实施例中,无故障存储器11’的数量与第一实施例中的存储器11数量相同。明确而言,待测装置1与无故障待测装置1’为同一制造商所生产的同一型号的产品,而无故障待测装置1’是经过测试的已知良品。
图4中所示的存储器检测系统U”为图3的存储器检测系统U’的变化实施例。如图4所示,无故障存储器11’的各数据线以走线110连接于测试点P。测试治具3具有测试探针模块30、开关模块31以及微控制单元32。测试探针模块30具有至少一顶针301,且测试探针模块30通过顶针301连接于无故障存储器11’的其中一数据线。本实施例中,测试探针模块30具有两个顶针301,各对应于每一无故障存储器11’。然而,本发明不限于此。在其他实施例中,测试探针模块30的顶针301数量可等于无故障存储器11’的数据线数量总和,且每一顶针301分别通过一测试点P及一走线110而连接于每一数据线。
本实施例中,开关模块31为数字或模拟开关,连接于测试探针模块30与微控制单元32之间。然而,本发明不限于此;在其他实施例中,开关模块31也可例如以单刀多掷开关实现。本实施例中,微控制单元32是微控制器(microcontroller)。由于微控制器可独立运行,并可完成本实施例的错误映射表建立方法,因此在本变化实施例中,存储器测试系统U’仅具有无故障待测装置1’以及测试治具3,不包括电子装置2。电子装置2在第二实施例中主要用以显示测试结果给操作人员,并提供操作人员进行其他测试相关操作。
请参阅图5,本实施例的错误映射表建立方法包括步骤S200:提供无故障待测装置1’,无故障待测装置1’包括无故障存储器11’,在步骤S200中,无故障待测装置1’与待测装置1具有相同的中央处理器10,无故障存储器11’与存储器11具有相同的数据宽度,且无故障存储器11’数量与存储器11数量相同;步骤S202:提供测试治具,其包括:测试探针模块30、开关模块31以及微控制单元32,其中,开关模块31连接于测试探针模块30与微控制单元32之间;步骤S204:将测试探针模块30连接于无故障待测装置1’的无故障存储器11’的其中之一数据线;步骤S206:通过微控制单元32控制开关模块31,以使无故障存储器11’的其中之一数据线、测试探针模块30与开关模块31之间形成短路;步骤S208:通过微控制单元32以对无故障存储器11’的一测试位址区间内的所有位址的写入一全1位元;以及步骤S210:通过微控制单元32以判断测试位址区间内的所有位址因应全1位元的位址值是否为全1位元。
步骤S206作用在于模拟其中之一数据线形成短路时的情形。当数据线形成短路,步骤S208中写入全1位元的动作将无法对经短路处理的数据线所影响的位址中的位元写入1值,且只要经短路处理的数据线还处于短路状态,该位元的位元值将恒为0。因此,当微控制单元32执行步骤S210,微控制单元32会判断该测试位址区间内,被经短路处理的数据线所影响的位址的位址值不为全1。换言之,步骤S210的作用在于找出第一实施例所述的映射位址,即数据线故障时受影响的位址。
接着,如图5所示,本实施例的错误映射表建立方法还包括步骤S212:若测试位址区间内的其中之一位址的位址值不为全1位元,微控制单元32建立对应待测装置1的错误映射表,并将其中之一位址以及经短路处理的其中之一数据线的数据线名称存储于错误映射表,且在错误映射表中建立该其中之一位址、该其中之一位址的位址值中不为1的位元以及经短路处理的其中之一数据线的数据线名称之间的映射关系。
详细而言,步骤S212中,微控制单元32通过比对位址值而识别出映射位址,并建立一错误映射表,此错误映射表可存储在微控制单元32内或图3的电子装置2中,供后续待测装置1出现开机错误等故障情形时作检测之用(图2中步骤S100至S116)。接着,微控制单元32将步骤S210中所有被判断不为全1的位址(即映射位址)以及经短路处理的数据线名称存储于错误映射表,并建立两者之间的映射关系。更进一步来说,本步骤中,微控制单元32会同时将经短路处理的数据线映射于不为全1的位址中位址值不为1的位元。以下将配合表三及表四更进一步描述步骤S204至步骤S212。
表三
请配合参阅表三。表三显示无故障存储器11’的一测试位址区间。为方便说明,本实施例使用与第一实施例相对应的指定符来说明本实施例的无故障存储器11’及其数据线。举例而言,在步骤S204中,测试探针模块30以顶针301连接于无故障存储器U2001第四个数据线1D4,步骤S206中,通过微控制单元32而控制开关模块31,而将第四个数据线1D4形成短路。接着,步骤S208中,通过微控制单元32对表三中的所有位址写入全1位元组,以十六进位表示即为FF。步骤S210中,微控制单元32读取测试位址区间的所有位址值,而得到如表三所示的结果,其中,有部分位址的位址值不为全1(表三中,以粗体斜线表示不为全1的位址值),如0x000000211的位址值为7F。表三中所有位址值不为全1的位址即为对应于数据线1D4的映射位址。表三中映射位址的位址值皆为7F,以二进位表示则为01111111,表示无故障存储器U2001的数据线1D4对应表三中所有映射位址的第7位元。
表四
接着,请见表四,在步骤S212中,微控制单元32建立如表四的错误映射表,并将所有测试位址区间位址值不为全1的位址(即表三中的位址值为7F的位址)以及数据线1D4存入表四,其中,数据线1D4存储到第7位元对应的栏位,至此,步骤S212完成。
请见图5,本实施例的错误映射表建立方法在步骤S212后还进一步包括步骤S214:判断无故障存储器11’的所有数据线是否皆已完成测试。此处的“测试”意指对数据线执行步骤S204至步骤S210。若否,则回到步骤204,对尚未完成测试的数据线执行步骤S204至S210,直至零件名称U2001的无故障存储器11’的其余每一数据线(1D0、1D2、1D3、1D5、1D6、1D7)以及零件名称为U2002的无故障存储器11’的每一数据线(2D0至2D7)皆完成测试为止,而完成形式如表五的待测装置1的错误映射表。为方便说明,表五中仅列举部分映射位址作为示意。应当理解的是,实际映射位址、实际映射位址的数目以及数据线与位元编号的对应关系视实际应用时所使用的待测装置、待测装置的存储器而定,不以表中所示为限。
表五
值得一提的是,在本发明另一实施例当中,测试探针模块30具有的顶针301数量可与数据线数目相同,每一顶针301分别通过测试点P连接于每一数据线,而开关模块31使用数字或模拟开关实现。在此实施例中,步骤S200至S214可通过微控制单元32以全自动方式单独完成,进一步提升测试效率。
此外,本发明在其他实施例当中,可在步骤S210之后以其他方式记录经短路处理数据线、受短路数据线影响而位址值不为全1的位址及其位元值不为1的位元之间的映射关系,而不以建立错误映射表为限。举例而言,可以设立标签(tag)的方式建立数据线与位元的映射关系。
请参见图6,进一步来说,本发明另一变化实施例的存储器检测方法还可包括上述的测试位址区间的选取方法。测试位址区间选取方法包括步骤S300:以微控制单元32启动无故障待测装置1’:步骤S302:以微控制单元32读取无故障存储器的一位址内容值表;以及步骤S304:以微控制单元32根据位址内容值表而选取无故障存储器的一位址区间以作为测试位址区间,其中,该位址区间内所有位址的内容值为0。
详细来说,本变化实施例中是在确认无故障待测装置1’开机完成之后,选取无故障存储器11’内容值为0的一位址区间作为测试位址区间。如此,可避免执行图2中的存储器测试方法时,清除掉存储器11中的开机数据,影响存储器11运行。
综合上述,通过上述技术手段,本发明所提供的存储器检测方法、错误映射表建立方法以及存储器检测系统通过“通过控制单元读取对应该待测装置的错误映射表”、“以控制单元对所读取的每一映射位址写入一检查位元组”、以及“以控制单元判断每一位址值的每一位元的位元值与检查位元组中相对应的位元的位元值是否相同”的技术方案,以达到“若位址值中至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,控制单元根据该错误映射表判断映射于该至少一位元的数据线为故障”。
因此,本发明的存储器检测方法、错误映射表建立方法以及存储器检测系统与现有技术的存储器电性测试法相比,可省去成本高的探针治具,也不须在主板上另增测试点。仅需使用计算装置连接主机板,并通过计算装置的控制单元执行本发明的存储器测试方法,因此降低了存储器测试的成本并提高了测试效率。此外,本发明的存储器测试方法可直接将出现故障的数据线以及故障情形经由输出单元22呈现给维修人员,因此,相较于现有技术的存储器功能测试方法,本发明的存储器测试方法不需专业人员来对开机程序进行判读,进一步降低了人事成本。
以上所公开的内容仅为本发明的优选可行实施例,并非因此局限本发明的权利要求,所以凡是运用本发明说明书及附图内容所做的等效技术变化,均落入本发明的权利要求内。
Claims (15)
1.一种存储器检测方法,用以检测一待测装置的一存储器,其特征在于,该存储器检测方法包含:
读取对应该待测装置的一错误映射表,其中,该错误映射表包括一组映射位址数据及一组数据线数据,该组映射位址数据包括该存储器的多个映射位址,该组数据线数据包括该存储器的多个数据线的多个数据线名称,每一该数据线名称在该错误映射表中分别映射于每一该映射位址的每一位元;
对每一该映射位址写入一检查位元组;
读取每一该映射位址因应该检查位元组的一位址值;
判断每一该位址值的每一位元的位元值与该检查位元组中相对应的位元的位元值是否相同;以及
若判断至少一映射位址因应该检查位元组的该位址值的至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,判断该存储器为故障。
2.如权利要求1所述的存储器检测方法,其特征在于,该检查位元组为全1位元组,且若判断至少一映射位址因应该检查位元组的该位址值的至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,判断该存储器为故障的步骤之中,还进一步包括:
控制单元根据该错误映射表判断映射于该至少一位元的至少一该数据线为短路。
3.如权利要求1所述的存储器检测方法,其特征在于,该检查位元组为全0位元组,且若判断至少一映射位址因应该检查位元组的该位址值的至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,判断该存储器为故障的步骤之中,还进一步包括:
控制单元根据该错误映射表判断映射于该至少一位元的至少一该数据线为开路。
4.如权利要求1所述的存储器检测方法,其特征在于,读取对应该待测装置的该错误映射表的步骤之中,还进一步包括:
通过一输入单元接收一待测装置信息,以使控制单元根据该待测装置信息读取对应于该待测装置的该错误映射表。
5.如权利要求1所述的存储器检测方法,其特征在于,读取对应该待测装置的该错误映射表的步骤之前,还进一步包括:
提供一测试治具,该测试治具包括一测试探针模块、一开关模块以及一微控制单元,其中,该开关模块连接于该测试探针模块与该微控制单元之间;
将该测试探针模块连接于一无故障待测装置的一无故障存储器的其中之一数据线;
通过该微控制单元控制该开关模块,以使该无故障存储器的该其中之一数据线、该测试探针模块与该开关模块之间形成短路;
通过该微控制单元以对该无故障存储器的一测试位址区间内的所有位址的写入一全1位元组;以及
通过该微控制单元以判断该测试位址区间内的所有位址因应该全1位元组的位址值是否为全1位元组。
6.如权利要求5所述的存储器检测方法,其特征在于,通过该微控制单元以判断该测试位址区间内的所有位址因应该全1位元组的位址值是否为全1位元组的步骤之中,还进一步包括:
若该测试位址区间内的其中之一位址的位址值不为全1位元组,该微控制单元建立对应该待测装置的该错误映射表,并将该其中之一位址、以及该经短路处理的其中之一数据线的数据线名称存储于该错误映射表,且在该错误映射表中建立该其中之一位址、该其中之一位址的位址值中不为1的位元以及该经短路处理的其中之一数据线的数据线名称之间的映射关系。
7.如权利要求5所述的存储器检测方法,其特征在于,通过该微控制单元以对该无故障存储器的该测试位址区间内的所有位址的写入该全1位元组的步骤中,还进一步包括:
以该微控制单元启动该无故障待测装置;
以该微控制单元读取该无故障存储器的一位址内容值表;以及
以该微控制单元根据该位址内容值表而选取该存储器的一位址区间以作为该测试位址区间,其中,该位址区间内所有位址的内容值为0。
8.如权利要求5所述的存储器检测方法,其特征在于,该无故障待测装置与该待测装置各具有一处理电路,且该无故障待测装置的该处理电路与该待测装置的该处理电路具有相同的电路结构,该无故障存储器与该存储器具有相同的数据宽度。
9.一种错误映射表建立方法,用以检测一待测装置的一存储器,其特征在于,该错误映射表建立方法包含:
提供一测试治具,该测试治具包括一测试探针模块、一开关模块以及一微控制单元,其中,该开关模块连接于该测试探针模块与该微控制单元之间;
将该测试探针模块连接于一无故障待测装置的一无故障存储器的其中之一数据线;
通过该微控制单元控制该开关模块,以使该无故障存储器的该其中之一数据线、该测试探针模块与该开关模块之间形成短路;
通过该微控制单元以对该无故障存储器的一测试位址区间内的所有位址的写入一全1位元组;
通过该微控制单元以判断该测试位址区间内的所有位址因应该全1位元组的位址值是否为全1位元组;以及
若该测试位址区间内的其中之一位址的位址值不为全1位元组,该微控制单元建立对应于该待测装置的一错误映射表,将该其中之一位址、该其中之一位址的位址值以及该经短路处理的其中之一数据线的数据线名称存储于该错误映射表,且在该错误映射表中建立该其中之一位址、该其中之一位址的位址值以及该经短路处理的其中之一数据线的数据线名称之间的映射关系。
10.一种存储器检测系统,其特征在于,包含:
一待测装置,该待测单元包括一存储器;以及
一电子装置,该电子装置包括一控制单元,该待测装置连接于该电子装置,其中,该电子装置存储有对应该待测装置的一错误映射表,该错误映射表包括:
一组映射位址数据,该组映射位址数据包括该存储器的多个映射位址;以及
一组数据线数据,该组数据线数据包括该存储器的多个数据线的名称,其中,每一该数据线名称在该错误映射表中分别映射于每一该映射位址的每一位元,
且该控制单元用以读取该错误映射表,并根据该错误映射表的该组映射位址数据而对该存储器的该多个映射位址写入一检查位元组,并判断每一该映射位址因应该检查位元组的一位址值的每一位元的位元值与该检查位元组中相对应的位元的位元值是否相同,其中,若该位址值中至少一位元的位元值与该检查位元组中相对应的位元的位元值不同,该控制单元根据该错误映射表判断映射于该至少一位元的至少一该数据线为故障。
11.如权利要求10所述的存储器检测系统,其特征在于,该电子装置还进一步包括一输出单元,该控制单元通过该输出单元显示对应于该至少一位元的至少一该数据线的一故障状态。
12.如权利要求10所述的存储器检测系统,其特征在于,该电子装置还进一步包括一接收单元,用以接收一待测装置信息,以使该控制单元根据该待测装置信息读取对应于该待测装置的该错误映射表。
13.如权利要求10所述的存储器检测系统,其特征在于,还进一步包括:
一无故障待测装置,该无故障待测装置包括一无故障存储器;以及
一测试治具,该测试治具包括:
一测试探针模块;
一开关模块;以及
一微控制单元,
其中,该开关模块连接于该测试探针模块与该微控制单元之间,且该测试探针模块连接于该无故障存储器的其中之一数据线,
其中,该微控制单元用以控制该开关单元,以使该无故障存储器的其中之一数据线、该测试探针模块与该开关模块之间形成短路,其中,该微控制单元对该无故障存储器的一测试位址区间内的所有位址的写入一全1位元组,并判断该测试位址区间内的所有位址因应该全1位元组的位址值是否为全1位元组。
14.如权利要求13所述的存储器检测系统,其特征在于,该微控制单元进一步在该测试位址区间内的其中之一位址的位址值不为全1位元组的情况下,用以建立对应于该待测装置的该错误映射表,将该其中之一位址以及该经短路处理的其中之一数据线的数据线名称存储于该错误映射表,且在该错误映射表中建立该其中之一位址、该其中之一位址的位址值中不为1的位元以及该经短路处理的其中之一数据线的数据线名称之间的映射关系。
15.如权利要求13所述的存储器检测系统,其特征在于,该无故障待测装置与该待测装置各具有一处理电路,且该无故障待测装置的该处理电路与该待测装置的该处理电路具有相同的电路结构,该无故障存储器与该存储器具有相同的数据宽度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107119395A TWI668566B (zh) | 2018-06-05 | 2018-06-05 | 記憶體檢測系統、記憶體檢測方法以及用於記憶體檢測的錯誤映射表建立方法 |
TW107119395 | 2018-06-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110570897A true CN110570897A (zh) | 2019-12-13 |
CN110570897B CN110570897B (zh) | 2021-07-16 |
Family
ID=68316230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910262803.7A Active CN110570897B (zh) | 2018-06-05 | 2019-04-02 | 存储器检测系统、存储器检测方法及错误映射表建立方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110570897B (zh) |
TW (1) | TWI668566B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111816242A (zh) * | 2020-09-04 | 2020-10-23 | 苏州浪潮智能科技有限公司 | 一种测试治具转接板及记忆体测试装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI803045B (zh) * | 2021-11-08 | 2023-05-21 | 南亞科技股份有限公司 | 自動測試系統及其操作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW434556B (en) * | 1999-05-11 | 2001-05-16 | Pian Jian | Self-test method for memory |
CN103995784A (zh) * | 2014-04-23 | 2014-08-20 | 威盛电子股份有限公司 | 快闪存储器控制器与存储装置以及快闪存储器控制方法 |
US9263136B1 (en) * | 2013-09-04 | 2016-02-16 | Western Digital Technologies, Inc. | Data retention flags in solid-state drives |
CN105589770A (zh) * | 2015-07-20 | 2016-05-18 | 杭州昆海信息技术有限公司 | 一种故障检测的方法和装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100369159C (zh) * | 2004-07-20 | 2008-02-13 | 中兴通讯股份有限公司 | 一种闪存存储器的检测方法 |
-
2018
- 2018-06-05 TW TW107119395A patent/TWI668566B/zh active
-
2019
- 2019-04-02 CN CN201910262803.7A patent/CN110570897B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW434556B (en) * | 1999-05-11 | 2001-05-16 | Pian Jian | Self-test method for memory |
US9263136B1 (en) * | 2013-09-04 | 2016-02-16 | Western Digital Technologies, Inc. | Data retention flags in solid-state drives |
CN103995784A (zh) * | 2014-04-23 | 2014-08-20 | 威盛电子股份有限公司 | 快闪存储器控制器与存储装置以及快闪存储器控制方法 |
CN105589770A (zh) * | 2015-07-20 | 2016-05-18 | 杭州昆海信息技术有限公司 | 一种故障检测的方法和装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111816242A (zh) * | 2020-09-04 | 2020-10-23 | 苏州浪潮智能科技有限公司 | 一种测试治具转接板及记忆体测试装置 |
CN111816242B (zh) * | 2020-09-04 | 2021-02-19 | 苏州浪潮智能科技有限公司 | 一种测试治具转接板及记忆体测试装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110570897B (zh) | 2021-07-16 |
TWI668566B (zh) | 2019-08-11 |
TW202004501A (zh) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6505317B1 (en) | System and method for testing signal interconnections using built-in self test | |
KR20190131445A (ko) | 자동 테스팅 동안 디바이스 결함의 근본 원인을 식별하기 위한 트래픽 캡쳐 및 디버깅 툴 | |
US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
CN110570897B (zh) | 存储器检测系统、存储器检测方法及错误映射表建立方法 | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
CN111459730A (zh) | 一种Whitley平台下PCH端参数的调整方法及系统 | |
CN110907857B (zh) | 一种基于fpga的连接器自动检测方法 | |
JP6829354B1 (ja) | 抵抗検査システム | |
US11493549B2 (en) | System and method for performing loopback test on PCIe interface | |
US6490694B1 (en) | Electronic test system for microprocessor based boards | |
JP2004101203A (ja) | ロジックlsiの不良解析システム及び不良解析方法 | |
JP6899067B1 (ja) | 抵抗検査方法 | |
CN204117136U (zh) | 处理器模块检测装置及系统 | |
JP2735010B2 (ja) | 半導体装置及びその試験方法 | |
JP3664466B2 (ja) | メモリ・チェック・テスト実行方法及び記憶媒体 | |
Kis et al. | ATS-PCB: An Effective Automated Testing System for Advanced Driver Assistance Systems | |
CN201107774Y (zh) | Spi检测卡 | |
US7472328B1 (en) | Automatic testing of microprocessor bus integrity | |
KR101090454B1 (ko) | 솔리드스테이트드라이브 소자 테스트 장치 및 방법 | |
CN118034983A (zh) | Pmic电源故障的处理方法、装置、计算机设备及存储介质 | |
CN116047278A (zh) | 一种fpga逻辑并行加载电路故障诊断系统及方法 | |
CN114816939A (zh) | 一种内存通信方法、系统、设备及介质 | |
CN116994633A (zh) | 一种内存条的易维修再生利用设计系统、方法及设备 | |
TWI412926B (zh) | 測試裝置的識別碼的自動配置方法 | |
CN117637011A (zh) | 一种存储器验证系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |