CN204117136U - 处理器模块检测装置及系统 - Google Patents

Abstract

本实用新型提出处理器模块检测装置及系统，所述处理器模块检测装置包括用于电连接处理器模块各端口的处理器模块端子单元，电连接处理器模块端子单元的串口检测单元、外围接口检测单元、静态随机存取存储器和输入/输出端口检测单元。本实用新型能够检测处理器模块的每一个输入/输出端口，并且能够检测处理器芯片的每项功能，并且能够快速定位故障点，并可通过液晶显示器显示或者串口打印出来，大大提高维护效率，降低维护成本。

Description

处理器模块检测装置及系统

技术领域

本实用新型涉及产品检测装置及系统，特别是涉及用于检测具备一定功能的处理器模块的装置及系统。

背景技术

在复杂的涉及处理器产品的开发过程中，通常采用处理器模块化设计，也就是将处理器，简称FLASH的闪存存储器，简称RAM的随机存取存储器，时钟芯片等外围芯片和器件设置在一个小的印刷电路板PCB上，制成处理器模块。处理器模块化设计可为主板节省空间，同时方便整台设备查找故障和维护。处理器模块是其所工作设备的核心，对处理器模块的检测就非常重要。现有技术对处理器模块的检测方案是制造检验工装，根据处理器模块需要完成的功能在该工装上添加外围电路。现有技术对处理器模块的检测方案还存在以下的缺陷和不足之处：

现有技术检测方案往往只能针对部分功能实施检测，也不能检测到处理器模块的每一个输入/输出端口，即I/O端口，并且不能自动检测，检测操作流程多；而且现有技术检测方案还需要工具辅助检测，这些工具包括串口线、网口线、示波器等；另外，现有技术检测方案即使检测到故障，也不能准确定位，往往需要用完全替换处理器模块的方式排除故障，造成维护不方便且成本高。

实用新型内容

本实用新型要解决的技术问题在于避免现有技术的不足之处而提出能够对处理器模块进行全面检测并定位故障点的处理器模块检测装置，以及能够批量化检测处理器模块的处理器模块检测系统。

本实用新型解决所述技术问题可以通过采用以下技术方案来实现：

设计、制造一种处理器模块检测装置，包括用于电连接处理器模块各端口的处理器模块端子单元，用于检测处理器模块串口的、电连接处理器模块端子单元的串口检测单元，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元的至少一外围接口检测单元，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元的静态随机存取存储器，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元的输入/输出端口检测单元，用于为装置提供电源的、电连接处理器模块端子单元的电源输入单元，用于显示检测状态的、电连接处理器模块端子单元的状态指示单元；所述状态指示单元包括至少一个状态指示灯。

所述串口检测单元可以具体为如下结构，所述串口检测单元包括串口收发器芯片、第一短接帽和第二短接帽，所述处理器模块包括第一串口和第二串口。当处理器模块设置在处理器模块端子单元内时，所述串口收发器芯片的第一发送接口电连接处理器模块的第一串口的接收端，该串口收发器芯片的第二接收接口电连接处理器模块的第一串口的发送端；所述串口收发器芯片的第三发送接口电连接处理器模块的第二串口的接收端，该串口收发器芯片的第四接收接口电连接处理器模块的第二串口的发送端。所述串口检测单元还设置有电连接第一串口的发送端的第一短接节点，电连接第一串口的接收端的第三短接节点，电连接第二串口的发送端的第二短接节点，电连接第二串口的接收端的第四短接节点；当串口检测单元启动检测时，所述第一短接帽电连接第一、第四短接节点，第二短接帽电连接第二、第三短接节点。

具体而言，所述静态随机存取存储器采用存储器芯片IS61LV256AL-10TI，包括八个地址总线接口和十五个数据总线接口。当处理器模块设置在处理器模块端子单元内时，所述处理器模块的地址总线电连接静态随机存取存储器的地址总线接口，处理器模块的数据总线电连接静态随机存取存储器的数据总线接口，通过对静态随机存取存储器读写数据检测处理器模块的总线电路。

所述输入/输出端口检测单元可以具体为如下结构，所述输入/输出端口检测单元包括至少一个数据缓存器，以及至少一个3/8译码器；所述数据缓存器采用总线收发器芯片SN74HC245DW，包括八个数据输入端口和八个数据输出端口。当处理器模块设置在处理器模块端子单元内时，所述处理器模块的所有输入/输出端口分别电连接各数据缓存器的输入端口；所述处理器模块的三个地址总线电连接3/8译码器的输入端，该3/8译码器的输出端分别电连接数据缓存器的片选信号输入端；处理器模块通过读取数据缓存器的数据输出端口判断检测处理器模块输入/输出端口的电路通道是否正确。

更具体地，所述处理器模块检测装置还包括用于显示检测结果的、电连接处理器模块端子单元的液晶显示器单元，用于检测处理器模块功耗的、电连接处理器模块端子单元的电流检测单元，用于复位检测装置的、电连接处理器模块端子单元的复位电路单元，用于调试处理器模块的、电连接处理器模块端子单元的调试烧录单元。

具体地，所述处理器模块包括处理器，电连接该处理器的闪存存储器、随机存取存储器、时钟芯片和用于实现特定功能的外围器件；所述处理器、闪存存储器、随机存取存储器、时钟芯片和外围器件都安装在一印刷电路板上。

本实用新型解决所述技术问题还可以通过采用以下技术方案来实现：

设计、制造一种处理器模块检测系统，包括至少一处理器模块检测装置和直流电源。处理器模块检测装置包括用于电连接处理器模块各端口的处理器模块端子单元，用于检测处理器模块串口的、电连接处理器模块端子单元的串口检测单元，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元的至少一外围接口检测单元，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元的静态随机存取存储器，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元的输入/输出端口检测单元，用于显示检测状态的、电连接处理器模块端子单元的至少一状态指示灯。所述处理器模块检测装置各自的电源输入端口并联电连接所述直流电源。

同现有技术相比较，本实用新型“处理器模块检测装置及系统”的技术效果在于：

1. 本实用新型通过跳线改变线路结构，以两两交叉收发端的方式对串口、网口和通用串行总线USB接口实现快速检测；通过输入/输出端口检测单元，本实用新型可以检测处理器模块的每一个输入/输出I/O端口，并且能够检测处理器芯片的每项功能；进而本实用新型能够有效防止出货时有虚焊，漏焊，错焊，功能损坏芯片或者器件；

2. 本实用新型能够快速定位故障点，并可通过液晶显示器显示或者串口打印出来，大大提高维护效率，降低维护成本；

3. 本实用新型采用尽量少的外围芯片，通过软件编程实现各项功能的自动检测，不需要其他辅助工具。

附图说明

图1是本实用新型处理器模块检测装置优选实施例的电原理示意框图；

图2是所述优选实施例的串口检测单元12的电原理示意图；

图3是所述优选实施例的静态随机存取存储器14的端口连接示意图；

图4是所述优选实施例的数据缓存器151的端口连接示意图；

图5是所述优选实施例的检测流程示意图；

图6是本实用新型处理器模块检测系统优选实施例的电原理示意框图。

具体实施方式

以下结合附图所示实施例作进一步详述。

本实用新型提出一种处理器模块检测装置1，如图1所示，包括用于电连接处理器模块各端口的处理器模块端子单元11，用于检测处理器模块串口的、电连接处理器模块端子单元的串口检测单元12，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元的至少一外围接口检测单元13，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元的静态随机存取存储器14，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元的输入/输出端口检测单元15，用于为装置提供电源的、电连接处理器模块端子单元的电源输入单元16，用于显示检测状态的、电连接处理器模块端子单元的状态指示单元17。所述状态指示单元17包括至少一个状态指示灯。

本实用新型优选实施例，如图2所示，所述串口检测单元12包括串口收发器芯片121、第一短接帽122和第二短接帽123，所述处理器模块包括第一串口31和第二串口32。所述串口收发器芯片121采用SP3232EEN芯片。当处理器模块设置在处理器模块端子单元11内时，所述串口收发器芯片121的第一发送接口T10电连接处理器模块的第一串口31的接收端Re1，该串口收发器芯片121的第二接收接口R11电连接处理器模块的第一串口31的发送端Tr1。所述串口收发器芯片121的第三发送接口T20电连接处理器模块的第二串口32的接收端Re2，该串口收发器芯片121的第四接收接口R21电连接处理器模块的第二串口32的发送端Tr2。所述串口检测单元12还设置有电连接第一串口31的发送端Tr1的第一短接节点F1，电连接第一串口31的接收端Re1的第三短接节点F3，电连接第二串口32的发送端Tr2的第二短接节点F2，电连接第二串口32的接收端Re2的第四短接节点F4。当串口检测单元12启动检测时，所述第一短接帽122电连接第一、第四短接节点F1、F4，第二短接帽123电连接第二、第三短接节点F2、F4。串口检测单元12通过第一、第二短接帽122、123将两串口31、32的发送端和接收端交叉电连接，两串口31、32之间两两互相收发数据来验证处理器模块的串口电路是否正常。如果串口有故障，则状态指示单元17有相应的故障指示灯指示。如后文提及，还可以通过液晶显示屏显示出串口的故障点。作为串口收发器芯片121的SP3232EEN芯片，其电源接口Vcc电连接装置电源Vc，接地接口GND接地，在电源接口Vcc与接地接口GND之间电连接有第一电容C1。SP3232EEN芯片的第一电容正接口C1+与第一电容负接口C1-之间电连接有第二电容C2。SP3232EEN芯片的第二电容正接口C2+与第二电容负接口C2-之间电连接有第三电容C3。SP3232EEN芯片的正电接口V+与地之间电连接有第四电容C4，SP3232EEN芯片的负电接口V-与地之间电连接有第五电容C5。

本实用新型优选实施例，如图1所示，所述外围接口检测单元13包括第一网口单元131、第二网口单元132和通用串行总线USB接口133。它们可以采用上述串口检测方案的相同原理，通过短接帽实现两两收发交叉电连接的方式，实现接口自检，从而查找故障点并通过状态指示单元17相应故障指示灯或者液晶显示屏显示故障。

本实用新型优选实施例，如图3所示，所述静态随机存取存储器14采用存储器芯片IS61LV256AL-10TI，包括八个地址总线接口DQ0至DQ7，以及十五个数据总线接口A0至A14。当处理器模块设置在处理器模块端子单元11内时，所述处理器模块的地址总线通过处理器模块端子单元11电连接静态随机存取存储器14的地址总线接口DQ0至DQ7，处理器模块的数据总线通过处理器模块端子单元11电连接静态随机存取存储器14的数据总线接口A0至A14，通过对静态随机存取存储器14读写数据检测处理器模块的总线电路。存储器芯片IS61LV256AL-10TI的电源接口Vcc电连接装置电源Vc，该电源接口Vcc与地之间还并联电连接有第六电容C6和第七电容C7。IS61LV256AL-10TI的电源接口Vcc与使能端口CE#之间还电连接有第一电容R1。

本实用新型优选实施例，如图4所示，所述输入/输出端口检测单元15包括至少一个数据缓存器151，以及至少一个3/8译码器（图中为示出）。所述数据缓存器151采用总线收发器芯片SN74HC245DW，包括八个数据输入端口B0至B7和八个数据输出端口A0至A7。当处理器模块设置在处理器模块端子单元11内时，所述处理器模块的所有输入/输出I/O端口通过处理器模块端子单元11分别电连接各数据缓存器151的输入端口B0至B7。所述处理器模块的三个地址总线电连接3/8译码器的输入端，该3/8译码器的输出端分别电连接数据缓存器的片选信号输入端OE。处理器模块所有输入/输出I/O端口都交替输出高低电平。处理器模块通过3/8译码器把3个地址总线位译码成片选信号，然后处理器模块通过选择片选信号打开相应的数据缓存器151，最后处理器模块再读取数据总线上的输入/输出I/O端口值，判断总线上读取的高低电平与处理器输入/输出I/O端口输出的高低电平是否一致，程序就能判断出对应的输入/输出I/O端口硬件电路通道是否正确。

本实用新型优选实施例，如图1所示，除了上述各检测单元，所述处理器模块检测装置1还包括用于显示检测结果的、电连接处理器模块端子单元11的液晶显示器单元181，从而处理器模块检测装置除了可以通过串口打印检测结果，通过状态指示单元17相应故障指示灯显示故障点外，还可以通过液晶显示屏单元181更直观的掌握检测结果。所述处理器模块检测装置1还包括用于检测处理器模块功耗的、电连接处理器模块端子单元11的电流检测单元182。处理器模块检测装置1还包括用于复位检测装置的、电连接处理器模块端子单元11的复位电路单元183，以及用于调试处理器模块的、电连接处理器模块端子单元11的调试烧录单元184，调试烧录单元184通过调试烧录接口JTAG实现与处理器模块端子单元11电连接。

本实用新型优选实施例，所述处理器模块包括处理器，电连接该处理器的简称FLASH的闪存存储器，简称RAM的随机存取存储器，时钟芯片和用于实现特定功能的外围器件。所述处理器、闪存存储器、随机存取存储器、时钟芯片和外围器件都安装在一印刷电路板上。

本实用新型优选实施例，如图5所示，采用以下检测流程。第一、系统初始化后，进行串口检测。由于串口作为检测信息的打印输出接口，所以首先检测串口是否通信正常。检测原理是，串口之间两两互相收发数据来验证处理器模块的串口电路是否正常，第一串口31的发送端Tr1输出在印刷电路板PCB上用短接帽122接到第二串口32的接收端Re2输入。第一串口31的接收端Re1输入在印刷电路板PCB上用短接帽123接到第二串口32的发送端Tr2输出。如果串口31、32有故障，则状态指示单元17有相应的故障指示灯指示。第二、串口检测正常后自动地同时进行通用串行总线USB接口检测，网口检测和总线接口检测，通用串行总线USB接口检测，网口检测都由外围接口检测单元13完成，它们自动检测原理与串口检测是一样的。通用串行总线USB接口/网络接口信号之间通过短接帽连接，两两互相收发数据来验证处理器模块的通用串行总线USB接口/网络接口电路是否正常。总线检测原理是，处理器模块总线对检测装置上的静态随机存取存储器SRAM芯片IS61LV256AL-10TI进行读写数据，这样程序就能通过这些数据来判断处理器模块总线电路是否正常。这三项检测同步进行。第三、总线检测正常后再进行所有的输入/输出I/O端口检测，输入/输出I/O端口有很多复用功能，只需检测输入/输出I/O端口硬件电路通道是否正确。检测原理是，首先处理器所有输入/输出I/O端口都交替输出高低电平。每个输入/输出I/O端口都连接到了作为数据缓存器151的SN74HC245DW芯片，处理器模块通过3/8译码器把3个地址总线位译码成片选信号，然后处理器模块通过选择片选信号打开相应的数据缓存器151，最后处理器模块再读取数据总线上的输入/输出I/O端口值，判断总线上读取的高低电平与处理器输入/输出I/O端口输出的高低电平是否一致，程序就能判断出对应的输入/输出I/O端口硬件电路通道是否正确。第四、每项功能检测后，都会对该功能进行相应的处理，没有故障显示检查通过并有状态指示单元17的指示灯指示。检测到故障则定位故障点并通过状态指示单元17的指示灯报警指示，同时通过串口打印故障信息或者通过液晶显示屏单元181输出显示故障信息。

为了满足批量检测的应用，本实用新型以上述处理器模块检测装置1为基础提出一种处理器模块检测系统，包括至少一处理器模块检测装置1和直流电源4。所述处理器模块检测装置1从1至N依次编号，N是自然数。如上所述，如图1所示，处理器模块检测装置1包括用于电连接处理器模块各端口的处理器模块端子单元11，用于检测处理器模块串口的、电连接处理器模块端子单元11的串口检测单元12，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元11的至少一外围接口检测单元13，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元11的静态随机存取存储器14，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元11的输入/输出端口检测单元15，用于显示检测状态的、电连接处理器模块端子单元11的状态指示单元17。所述状态指示单元17包括至少一个状态指示灯。如图6所示，所述处理器模块检测装置1各自的电源输入端口并联电连接所述直流电源4，所述直流电源4能够提供5V至42V的直流电源。每一个处理器模块检测装置1都是独立的。也可以把多个处理器模块检测装置1制造在一起。为了应用起来更加灵活，本实用新型优选实施例把处理器模块检测装置1分开设置。

Claims (10)

1.一种处理器模块检测装置，其特征在于：

包括用于电连接处理器模块各端口的处理器模块端子单元，用于检测处理器模块串口的、电连接处理器模块端子单元的串口检测单元，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元的至少一外围接口检测单元，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元的静态随机存取存储器，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元的输入/输出端口检测单元，用于为装置提供电源的、电连接处理器模块端子单元的电源输入单元，用于显示检测状态的、电连接处理器模块端子单元的状态指示单元；所述状态指示单元包括至少一个状态指示灯。

2.根据权利要求1所述的处理器模块检测装置，其特征在于：

所述串口检测单元包括串口收发器芯片、第一短接帽和第二短接帽，所述处理器模块包括第一串口和第二串口；

当处理器模块设置在处理器模块端子单元内时，所述串口收发器芯片的第一发送接口电连接处理器模块的第一串口的接收端，该串口收发器芯片的第二接收接口电连接处理器模块的第一串口的发送端；所述串口收发器芯片的第三发送接口电连接处理器模块的第二串口的接收端，该串口收发器芯片的第四接收接口电连接处理器模块的第二串口的发送端；

所述串口检测单元还设置有电连接第一串口的发送端的第一短接节点，电连接第一串口的接收端的第三短接节点，电连接第二串口的发送端的第二短接节点，电连接第二串口的接收端的第四短接节点；当串口检测单元启动检测时，所述第一短接帽电连接第一、第四短接节点，第二短接帽电连接第二、第三短接节点。

3.根据权利要求1所述的处理器模块检测装置，其特征在于：

所述静态随机存取存储器采用存储器芯片IS61LV256AL-10TI，包括八个地址总线接口和十五个数据总线接口；

当处理器模块设置在处理器模块端子单元内时，所述处理器模块的地址总线电连接静态随机存取存储器的地址总线接口，处理器模块的数据总线电连接静态随机存取存储器的数据总线接口，通过对静态随机存取存储器读写数据检测处理器模块的总线电路。

4.根据权利要求1所述的处理器模块检测装置，其特征在于：

所述输入/输出端口检测单元包括至少一个数据缓存器，以及至少一个3/8译码器；所述数据缓存器采用总线收发器芯片SN74HC245DW，包括八个数据输入端口和八个数据输出端口；

当处理器模块设置在处理器模块端子单元内时，所述处理器模块的所有输入/输出端口分别电连接各数据缓存器的输入端口；所述处理器模块的三个地址总线电连接3/8译码器的输入端，该3/8译码器的输出端分别电连接数据缓存器的片选信号输入端；处理器模块通过读取数据缓存器的数据输出端口判断检测处理器模块输入/输出端口的电路通道是否正确。

5.根据权利要求1所述的处理器模块检测装置，其特征在于：

还包括用于显示检测结果的、电连接处理器模块端子单元的液晶显示器单元。

6.根据权利要求1所述的处理器模块检测装置，其特征在于：

还包括用于检测处理器模块功耗的、电连接处理器模块端子单元的电流检测单元。

7.根据权利要求1所述的处理器模块检测装置，其特征在于：

还包括用于复位检测装置的、电连接处理器模块端子单元的复位电路单元。

8.根据权利要求1所述的处理器模块检测装置，其特征在于：

还包括用于调试处理器模块的、电连接处理器模块端子单元的调试烧录单元。

9.根据权利要求1所述的处理器模块检测装置，其特征在于：

所述处理器模块包括处理器，电连接该处理器的闪存存储器、随机存取存储器、时钟芯片和用于实现特定功能的外围器件；所述处理器、闪存存储器、随机存取存储器、时钟芯片和外围器件都安装在一印刷电路板上。

10.一种处理器模块检测系统，其特征在于：

包括至少一处理器模块检测装置和直流电源；

处理器模块检测装置包括用于电连接处理器模块各端口的处理器模块端子单元，用于检测处理器模块串口的、电连接处理器模块端子单元的串口检测单元，用于检测处理器模块的网络接口和通用串行总线接口的、电连接处理器模块端子单元的至少一外围接口检测单元，用于检测处理器模块数据总线和地址总线的、电连接处理器模块端子单元的静态随机存取存储器，用于检测处理器模块各输入/输出端口的、电连接处理器模块端子单元的输入/输出端口检测单元，用于显示检测状态的、电连接处理器模块端子单元的状态指示单元；所述状态指示单元包括至少一个状态指示灯；

所述处理器模块检测装置各自的电源输入端口并联电连接所述直流电源。