TWI803045B - 自動測試系統及其操作方法 - Google Patents
自動測試系統及其操作方法 Download PDFInfo
- Publication number
- TWI803045B TWI803045B TW110141557A TW110141557A TWI803045B TW I803045 B TWI803045 B TW I803045B TW 110141557 A TW110141557 A TW 110141557A TW 110141557 A TW110141557 A TW 110141557A TW I803045 B TWI803045 B TW I803045B
- Authority
- TW
- Taiwan
- Prior art keywords
- word lines
- test
- unit
- address
- hexadecimal
- Prior art date
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
一種自動測試系統的操作方法包括：使用編碼單元對待測元件的字元線其中至少一者進行編碼，以產生對應字元線的至少一者的二進制位址；使用轉換單元將字元線的至少一者的二進制位址轉換為十六進制位址；以及使用測試單元根據字元線的至少一者的十六進制位址對字元線的至少一者進行測試。
Description
本揭露係關於一種自動測試系統及一種自動測試系統的操作方法。
一般而言，自動測試系統通常會對待測元件的模式暫存器(Mode register)進行測試，以確保待測元件能夠在高速下維持正常運作。然而，現有的自動測試系統在進行測試後僅能顯示待測元件的測試結果為通過或失敗，而機台作業人員卻無法得知在哪一次的功能測試中造成待測元件的測試結果為失敗。此外，現有的自動測試系統將每一次的功能測試設置為每一個測試項目，導致自動測試系統在進行多次功能測試時必須重複執行開啟電源及初始化之操作，此測試概念與待測元件的實際應用並不相符。並且，重複執行開啟電源及初始化之操作將延長自動測試系統的測試時間，使得自動測試系統的測試效率不佳。
本揭露之一技術態樣為一種自動測試系統。
根據本揭露一實施方式，一種自動測試系統包括待測元件、編碼單元、轉換單元以及測試單元。待測元件具有複數個字元線。編碼單元電性連接字元線。編碼單元配置以對字元線其中至少一者進行編碼，以產生對應字元線的至少一者的二進制位址。轉換單元電性連接編碼單元。轉換單元配置以將字元線的至少一者的二進制位址轉換為十六進制位址。測試單元電性連接轉換單元。測試單元配置以根據字元線的至少一者的十六進制位址對字元線的至少一者進行測試。
在本揭露一實施方式中，上述自動測試系統還包括紀錄單元。紀錄單元電性連接測試單元。紀錄單元配置以紀錄在測試單元對字元線的至少一者進行測試後的測試結果。
在本揭露一實施方式中，上述紀錄單元配置以紀錄字元線的至少一者的十六進制位址。
在本揭露一實施方式中，上述字元線的至少一者的二進制位址的位元數大於字元線的至少一者的十六進制位址的位元數。
本揭露之另一技術態樣為一種自動測試系統的操作方法。
根據本揭露一實施方式，一種自動測試系統的操作方法包括：使用編碼單元對待測元件的複數個字元線其中至少一者進行編碼，以產生對應字元線的至少一者的二進制位址；使用轉換單元將字元線的至少一者的二進制位址轉換為十六進制位址；以及使用測試單元根據字元線的至少一者的十六進制位址對字元線的至少一者進行測試。
在本揭露一實施方式中，上述測試單元對字元線的至少一者進行測試包含對字元線的至少一者進行寫入資訊以及讀出資訊。
在本揭露一實施方式中，上述方法還包括使用紀錄單元紀錄字元線的至少一者進行測試後的測試結果。
在本揭露一實施方式中，上述方法還包括使用紀錄單元紀錄字元線的至少一者的十六進制位址。
在本揭露一實施方式中，上述測試單元係在一測試項目中依照字元線的十六進制位址的順序對字元線進行測試。
在本揭露一實施方式中，上述測試項目係在一次初始化操作及一次啟動電源操作中完成。
在本揭露上述實施方式中，自動測試系統的轉換單元可將字元線的二進制位址轉換為十六進制位址，因此當機台作業人員後續在進行軟體編碼時，可減少編碼的位元數以降低編碼的繁瑣程度並節省時間。此外，自動測試系統的測試單元可根據字元線的十六進制位址對每一字元線進行測試，因此當測試結果顯示為失敗時機台作業人員可藉由字元線的十六進制位址得知哪一字元線造成測試結果失敗。另外，自動測試系統的測試單元可在一次測試項目中便對所有的字元線進行測試，因此機台作業人員並不需重複執行初始化及開啟電源之操作，可節省自動測試系統的測試時間。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之自動測試系統100的方塊圖。第2圖繪示第1圖的字元線112的二進制位址122轉換為十六進制位址132時的示意圖。同時參照第1圖與第2圖，自動測試系統100包括待測元件110、編碼單元120、轉換單元130以及測試單元140。舉例來說，待測元件110可為記憶體產品，例如動態隨機存取記憶體(Dynamic random access memory, DRAM) ，但並不以此為限。待測元件110具有複數個字元線112，且每一字元線112可電性連接一個儲存元件，儲存元件可配置以儲存寫入待測元件110的資訊。此外，待測元件110可具有模式暫存器(Mode register, MR)，自動測試系統100可對模式暫存器(例如MR6)進行測試，以確保其能夠在高速下維持正常運作。編碼單元120電性連接待測元件110的字元線112，並且編碼單元120配置以對待測元件110的字元線112其中至少一者進行編碼，以產生對應字元線112的至少一者的二進制位址122。換句話說，自動測試系統100的編碼單元120可依照編碼順序對字元線112進行編碼，以產生與字元線112對應的二進制位址122。
此外，轉換單元130電性連接編碼單元120，並且轉換單元130配置以將字元線112的至少一者的二進制位址122轉換為十六進制位址132。在一些實施方式中，待測元件110的字元線112的十六進制位址132的位元數小於待測元件110的字元線112的二進制位址122的位元數。舉例來說，第2圖的二進制位址122具有七位元，而自動測試系統100的轉換單元130可將七位元的二進制位址122轉換成四位元的十六進制位址132，其中四位元的十六進制位址132中的0x可表示十六進制的通用字首。如此一來，當機台作業人員後續在進行軟體編碼時，可減少編碼的位元數(例如從七位元減少至四位元)以降低編碼的繁瑣程度並節省時間。
在一些實施方式中，測試單元140電性連接待測元件110的字元線112以及轉換單元130，並且測試單元140配置以根據字元線112的至少一者的十六進制位址132對字元線112的至少一者進行測試。此外，自動測試系統100還包括紀錄單元150。紀錄單元150電性連接測試單元140，並且紀錄單元150配置以紀錄字元線112的至少一者的十六進制位址132與紀錄字元線112的至少一者的測試結果。
具體而言，自動測試系統100的轉換單元130可將字元線112的二進制位址122轉換為十六進制位址132，因此當機台作業人員後續在進行軟體編碼時，可減少編碼的位元數(例如從七位元減少至四位元)以降低編碼的繁瑣程度並節省時間。此外，自動測試系統100的測試單元140可根據字元線112的十六進制位址132對每一字元線112進行測試，因此當測試結果顯示為失敗時機台作業人員可藉由字元線112的十六進制位址132得知哪一字元線112造成測試結果失敗。另外，自動測試系統100的測試單元140可在一次測試項目中便對所有的字元線112進行測試，因此機台作業人員並不需重複執行初始化及開啟電源之操作，可節省自動測試系統100的測試時間。
在以下敘述中，將說明自動測試系統100的操作方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。
第3圖及第4圖繪示根據本揭露一實施方式之自動測試系統的操作方法的流程圖。自動測試系統的操作方法包括下列步驟。首先在步驟S1中，使用編碼單元對待測元件的複數個字元線其中至少一者進行編碼，以產生對應字元線的至少一者的二進制位址。接著在步驟S2中，使用轉換單元將字元線的至少一者的二進制位址轉換為十六進制位址。之後在步驟S3中，使用測試單元根據字元線的至少一者的十六進制位址對字元線的至少一者進行測試。接著在步驟S4中，使用紀錄單元紀錄字元線的至少一者進行測試後的測試結果。之後在步驟S5中，使用紀錄單元紀錄字元線的至少一者的十六進制位址。在以下敘述中，將詳細說明上述各步驟。
同時參照第1圖以及第2圖，首先，使用自動測試系統100的編碼單元120對待測元件110的複數個字元線112其中至少一者進行編碼，以產生對應字元線112的至少一者的二進制位址122。舉例來說，待測元件110可為動態隨機存取記憶體(DRAM)，且待測元件110的字元線112可電性連接儲存元件，儲存元件可配置以儲存寫入待測元件110的資訊。當待測元件110具有128個字元線112時，自動測試系統100的編碼單元120可依照編碼順序對128個字元線112進行編碼，以產生128個具有七位元的二進制位址122，其中每一二進制位址122可表示128個字元線112其中一者的位址。
接著，使用自動測試系統100的轉換單元130將字元線112的至少一者的二進制位址122轉換為十六進制位址132。舉例來說，當自動測試系統100的編碼單元120根據字元線112產生具有七位元的二進制位址122時，自動測試系統100的轉換單元130可將七位元的二進制位址122轉換成四位元的十六進制位址132，其中四位元的十六進制位址132中的0x可表示十六進制的通用字首。由於自動測試系統100的轉換單元130將七位元的二進制位址122轉換成四位元的十六進制位址132，因此當機台作業人員後續在進行軟體編碼時，可減少編碼的位元數(例如從七位元減少至四位元)以降低編碼的繁瑣程度並節省時間。
接著，使用自動測試系統100的測試單元140根據字元線112的至少一者的十六進制位址132對字元線112的至少一者進行測試。舉例來說，待測元件110可具有模式暫存器(MR)，自動測試系統100可對模式暫存器(例如MR6)進行測試，以確保其能夠在高速下維持正常運作，其中測試單元140對字元線112的至少一者進行測試包含對字元線112的至少一者進行寫入資訊以及讀出資訊。
在一些實施方式中，自動測試系統100的操作方法還包括：使用紀錄單元150紀錄測試單元140根據字元線112的至少一者的十六進制位址132對字元線112的至少一者進行測試後的測試結果；以及使用紀錄單元150紀錄字元線112的至少一者的十六進制位址132。由於自動測試系統100的測試單元140可根據字元線112的十六進制位址132對每一字元線112進行測試，因此當自動測試系統100的測試結果顯示為失敗時，機台作業人員可根據紀錄單元150紀錄的字元線112的十六進制位址132以及字元線112的測試結果得知為哪一字元線112測試失敗導致此次測試結果失敗。
在一些實施方式中，自動測試系統100的測試單元140可在一次測試項目中依照字元線112的十六進制位址132的順序對所有的字元線112進行測試，且測試項目係在一次初始化操作及一次啟動電源操作中完成，因此機台作業人員並不需重複執行初始化及開啟電源之操作，可節省自動測試系統100的測試時間。
綜上所述，自動測試系統100的轉換單元130可將字元線112的二進制位址122轉換為十六進制位址132，因此當機台作業人員後續在進行軟體編碼時，可減少編碼的位元數(例如從七位元減少至四位元)以降低編碼的繁瑣程度並節省時間。此外，自動測試系統100的測試單元140可根據字元線112的十六進制位址132對每一字元線112進行測試，因此當測試結果顯示為失敗時機台作業人員可藉由字元線112的十六進制位址132得知哪一字元線112造成測試結果失敗。另外，自動測試系統100的測試單元140可在一次測試項目中便對所有的字元線112進行測試，因此機台作業人員並不需重複執行初始化及開啟電源之操作，可節省自動測試系統100的測試時間。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100:自動測試系統
110:待測元件
112:字元線
120:編碼單元
122:二進制位址
130:轉換單元
132:十六進制位址
140:測試單元
150:紀錄單元
S1:步驟
S2:步驟
S3:步驟
S4:步驟
S5:步驟
當結合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。
第1圖繪示根據本揭露一實施方式之自動測試系統的方塊圖。
第2圖繪示第1圖的字元線的二進制位址轉換為十六進制位址時的示意圖。
第3圖及第4圖繪示根據本揭露一實施方式之自動測試系統的操作方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:自動測試系統
110:待測元件
112:字元線
120:編碼單元
122:二進制位址
130:轉換單元
132:十六進制位址
140:測試單元
150:紀錄單元
Claims (10)
- 一種自動測試系統，包含：一待測元件，具有複數個字元線；一編碼單元，電性連接該些字元線，且該編碼單元配置以產生對應該些字元線的一編碼順序並依照該編碼順序對該些字元線其中至少一者進行編碼，以產生對應該些字元線的該至少一者的一二進制位址；一轉換單元，電性連接該編碼單元，且該轉換單元配置以將該些字元線的該至少一者的該二進制位址轉換為一十六進制位址；以及一測試單元，電性連接該轉換單元，且該測試單元配置以根據該些字元線的該至少一者的該十六進制位址以及該編碼順序對該些字元線的該至少一者進行測試。
- 如請求項1所述之自動測試系統，更包含：一紀錄單元，電性連接該測試單元，且該紀錄單元配置以紀錄在該測試單元對該些字元線的該至少一者進行測試後的測試結果。
- 如請求項2所述之自動測試系統，其中該紀錄單元配置以紀錄該些字元線的該至少一者的該十六進制位址。
- 如請求項1所述之自動測試系統，其中該些 字元線的該至少一者的該二進制位址的位元數大於該些字元線的該至少一者的該十六進制位址的位元數。
- 一種自動測試系統的操作方法，包含：使用一編碼單元對一待測元件的複數個字元線其中至少一者進行編碼，以產生對應該些字元線的該至少一者的一二進制位址以及對應該些字元線的一編碼順序；使用一轉換單元將該些字元線的該至少一者的該二進制位址轉換為一十六進制位址；以及使用一測試單元根據該些字元線的該至少一者的該十六進制位址以及該編碼順序對該些字元線的該至少一者進行測試。
- 如請求項5所述之方法，其中該測試單元對該些字元線的該至少一者進行測試包含對該些字元線的該至少一者進行寫入資訊以及讀出資訊。
- 如請求項5所述之方法，更包含：使用一紀錄單元紀錄該些字元線的該至少一者進行測試後的測試結果。
- 如請求項7所述之方法，更包含：使用該紀錄單元紀錄該些字元線的該至少一者的該十六進制位址。
- 如請求項5所述之方法，其中該測試單元係在一測試項目中依照該些字元線的該些十六進制位址的順序對該些字元線進行測試。
- 如請求項9所述之方法，其中該測試項目係在一次初始化操作及一次啟動電源操作中完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110141557A TWI803045B (zh) | 2021-11-08 | 2021-11-08 | 自動測試系統及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110141557A TWI803045B (zh) | 2021-11-08 | 2021-11-08 | 自動測試系統及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202319769A TW202319769A (zh) | 2023-05-16 |
| TWI803045B true TWI803045B (zh) | 2023-05-21 |
Family
ID=87379002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110141557A TWI803045B (zh) | 2021-11-08 | 2021-11-08 | 自動測試系統及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI803045B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080216007A1 (en) * | 2007-01-30 | 2008-09-04 | Ian Bowman Brockbank | Apparatus and method for monitoring and controlling a device under test |
| TWI668566B (zh) * | 2018-06-05 | 2019-08-11 | 和碩聯合科技股份有限公司 | 記憶體檢測系統、記憶體檢測方法以及用於記憶體檢測的錯誤映射表建立方法 |
| CN112557881A (zh) * | 2020-12-22 | 2021-03-26 | 上海华岭集成电路技术股份有限公司 | 管控集成电路测试质量的方法 |
| CN113448782A (zh) * | 2020-03-27 | 2021-09-28 | 长鑫存储技术有限公司 | 存储器的测试方法、存储介质和计算机设备 |
-
2021
- 2021-11-08 TW TW110141557A patent/TWI803045B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080216007A1 (en) * | 2007-01-30 | 2008-09-04 | Ian Bowman Brockbank | Apparatus and method for monitoring and controlling a device under test |
| TWI668566B (zh) * | 2018-06-05 | 2019-08-11 | 和碩聯合科技股份有限公司 | 記憶體檢測系統、記憶體檢測方法以及用於記憶體檢測的錯誤映射表建立方法 |
| CN113448782A (zh) * | 2020-03-27 | 2021-09-28 | 长鑫存储技术有限公司 | 存储器的测试方法、存储介质和计算机设备 |
| CN112557881A (zh) * | 2020-12-22 | 2021-03-26 | 上海华岭集成电路技术股份有限公司 | 管控集成电路测试质量的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202319769A (zh) | 2023-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742613A (en) | Memory array of integrated circuits capable of replacing faulty cells with a spare | |
| US6538938B2 (en) | Method for generating memory addresses for accessing memory-cell arrays in memory devices | |
| US6477662B1 (en) | Apparatus and method implementing repairs on a memory device | |
| US20060253723A1 (en) | Semiconductor memory and method of correcting errors for the same | |
| KR20100031148A (ko) | 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템 | |
| TWI359424B (en) | Memory, repair system and method for testing the s | |
| JP2007220284A (ja) | 改善された冗長性分析のためのメモリデバイスの欠陥サマリデータの削減 | |
| CN114360625A (zh) | 存储器装置及其测试方法、存储器内置自测试电路 | |
| EP1647031B1 (en) | Memory device and method of storing fail addresses of a memory cell | |
| KR880010362A (ko) | 어드레스 라인 오류 테스트 방법 | |
| US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
| TWI803045B (zh) | 自動測試系統及其操作方法 | |
| KR100541048B1 (ko) | 반도체 메모리 장치 및 이 장치의 테스트 방법 | |
| CN109215726A (zh) | 存储器测试方法及其存储器装置 | |
| TWI725306B (zh) | 記憶體的修復方法 | |
| US8000158B2 (en) | Semiconductor memory device including repair redundancy memory cell arrays | |
| US9165686B2 (en) | Test mediation device, system for testing memory device and method for testing memory device | |
| JPH06119799A (ja) | メモリ試験装置 | |
| US7821855B2 (en) | Multi-port memory device | |
| JP4153884B2 (ja) | 試験装置及び試験方法 | |
| CN110610737B (zh) | 存储器的修复方法 | |
| US10636507B2 (en) | Memory-testing methods for testing memory having error-correcting code | |
| US10811119B1 (en) | Post package repair method and post package repair device | |
| JP2005141901A (ja) | 優先順位エンコーダの欠陥有無テストが可能なｃａｍ及び優先順位エンコーダの欠陥有無テスト方法 | |
| US20140133253A1 (en) | System and Method for Memory Testing |