CN111816242B - 一种测试治具转接板及记忆体测试装置 - Google Patents

Abstract

本发明公开了一种测试治具转接板及记忆体测试装置，包括电路板和设于电路板上的第一连接部、第二连接部、多个电容及电容切换电路。第一连接部与记忆体测试治具的金手指进行插接，第二连接部与待测试记忆体的插槽进行插接，以使记忆体测试治具通过电路板的连接线路对待测试记忆体进行电源测试。此外，电容切换电路在待测试记忆体进行电源测试之前，将满足待测试记忆体的电源待接入电容需求的电容接入其电源，以满足待测试记忆体的电源测试条件。可见，本申请将电容设在低成本的转接板上，从而降低电容重工损坏成本；而且，本申请可通过电容切换电路灵活选择接入待测试记忆体的电源的电容，从而提升了测试治具转接板的使用寿命及记忆体的测试效率。

Description

一种测试治具转接板及记忆体测试装置

技术领域

本发明涉及服务器测试领域，特别是涉及一种测试治具转接板及记忆体测试装置。

背景技术

随着云计算应用的发展，信息化逐渐覆盖到社会的各个领域。对于信息服务的不断增加，对服务器的稳定性提出更高要求。为了提高服务器的稳定性，通常为服务器搭配较为严格的测试条件，比如，对于服务器上的中央处理器及记忆体，在对其进行电源测试时必须遵守预定义好的电源测试规范，以确保中央处理器及记忆体在服务器运行中的可靠性。

但是，记忆体根据应用场合及性能分为很多种类，如UDIMM（Unbuffered Dual In-Line Memory Modules，无缓冲双通道内存模块）、RDIMM（Registered Dual In-lineMemory Module，带寄存器的双通道内存模块）、LRDIMM（Load-Reduced Dual In-lineMemory Module，低负载双通道内存模块）等，不同种类的记忆体对应的电源测试条件并不相同，如不同种类的记忆体在电源测试时需搭配不同数量及容量的电容。

现有技术中，为了适应不同种类记忆体的电源测试条件，通常在记忆体测试治具中与记忆体电源连接的路径上预留供电容接入的脚位，测试人员可根据待测试记忆体的种类在记忆体测试治具上焊接对应数量及容量的电容，以满足待测试记忆体的电源测试条件。但是，一服务器大都搭配不同种类的记忆体，这就需要在测试不同种类的记忆体时，更换记忆体治具上电容的数量及容量，即重新焊接对应数量及容量的电容，这种电容重工方式不仅容易造成极为昂贵的测试治具的损坏，而且测试效率较低。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种测试治具转接板及记忆体测试装置，将电容设置在低成本的测试治具转接板上，从而降低电容重工损坏成本；而且，通过电容切换电路灵活选择接入待测试记忆体的电源的电容，不必重新焊接来更换电容的数量及容量，从而提升了测试治具转接板的使用寿命及记忆体的测试效率。

为解决上述技术问题，本发明提供了一种测试治具转接板，包括：

电路板；

设于所述电路板上、与记忆体测试治具的金手指进行插接的第一连接部；

设于所述电路板上、与待测试记忆体的插槽进行插接的第二连接部；

设于所述电路板上的多个电容；

设于所述电路板上、与多个电容连接的电容切换电路，用于根据所述待测试记忆体的电源待接入电容需求，将满足所述电源待接入电容需求的电容接入所述待测试记忆体的电源，以使所述记忆体测试治具在满足电源测试条件的情况下，通过所述电路板的连接线路对所述待测试记忆体进行电源测试。

优选地，所述多个电容包括：

用于满足不同种类记忆体的电源待接入电容需求的多组电容；

相应的，所述电容切换电路包括：

与多组电容一一连接的多个电容选择电路；

所述电容切换电路具体用于根据所述待测试记忆体的电源待接入电容需求确定待接入所述电源的目标电容组，以通过所述电容选择电路将所述目标电容组接入所述电源。

优选地，所述多组电容包括：

设于所述电路板的正面的第一电容组；

设于所述电路板的反面的第二电容组；

相应的，所述多个电容选择电路包括：

设于所述电路板的正面、与所述第一电容组连接的第一电容选择电路；

设于所述电路板的反面、与所述第二电容组连接的第二电容选择电路。

优选地，每个所述电容选择电路均包括第一插针、第二插针、用于连接所述第一插针和所述第二插针的跳帽、第一电阻、第二电阻、第一开关管及第二开关管；其中：

所述第一电阻的第一端接入所述电路板上与所述待测试记忆体的电源端连接的电源线路，所述第一电阻的第二端分别与所述第一插针和所述第一开关管的控制端连接，所述第一开关管的第一端分别与所述第二电阻的第一端和所述第二开关管的控制端连接，所述第二电阻的第二端接入直流电源，所述第二开关管的第一端与对应的电容组的第一端连接，所述电容组的第二端接入所述电源线路，所述第二插针、所述第一开关管的第二端及所述第二开关管的第二端均接地；其中，所述第一开关管和所述第二开关管均为高电平导通、低电平截止的开关管。

优选地，所述第一开关管和所述第二开关管均为NMOS管；其中：

所述NMOS管的栅极作为所述第一开关管和所述第二开关管的控制端，所述NMOS管的漏极作为所述第一开关管和所述第二开关管的第一端，所述NMOS管的源极作为所述第一开关管和所述第二开关管的第二端。

优选地，所述测试治具转接板还包括：

与多组电容一一对应、均包含多个电容卡槽的多个电容卡接装置；每个电容卡接装置均用于在一电容放置于一电容卡槽内时，将此电容接入所述电路板上，作为预接入所述电源的电容使用。

优选地，每个所述电容卡接装置包括：

包含多个电容卡槽的壳体；

一一贯穿于多个电容卡槽所在的壳体上、均与对应的电容选择电路连接的多个第一探针；

一一贯穿于多个电容卡槽所在的壳体上、均接入所述电路板上与所述待测试记忆体的电源端连接的电源线路的多个第二探针；

其中，在一电容放置于一电容卡槽内时，此电容卡槽所在壳体的第一探针与放置电容的第一引脚针接触连接，此电容卡槽所在壳体的第二探针与放置电容的第二引脚针接触连接。

为解决上述技术问题，本发明还提供了一种记忆体测试装置，包括记忆体测试治具和上述任一种测试治具转接板。

本发明提供了一种测试治具转接板，包括电路板和设于电路板上的第一连接部、第二连接部、多个电容及电容切换电路。第一连接部与记忆体测试治具的金手指进行插接，第二连接部与待测试记忆体的插槽进行插接，以使记忆体测试治具通过电路板的连接线路对待测试记忆体进行电源测试。此外，电容切换电路在待测试记忆体进行电源测试之前，根据待测试记忆体的电源待接入电容需求，将满足电源待接入电容需求的电容接入待测试记忆体的电源，以满足待测试记忆体的电源测试条件。可见，本申请将电容设置在低成本的测试治具转接板上，从而降低电容重工损坏成本；而且，本申请可通过电容切换电路灵活选择接入待测试记忆体的电源的电容，不必重新焊接来更换电容的数量及容量，从而提升了测试治具转接板的使用寿命及记忆体的测试效率。

本发明还提供了一种记忆体测试装置，与上述测试治具转接板具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种测试治具转接板的结构示意图；

图2为本发明实施例提供的一种电容选择电路的电路图；

图3为本发明实施例提供的一种电容切换电路的电路图；

图4为本发明实施例提供的一种测试治具转接板的正面结构示意图；

图5为本发明实施例提供的一种测试治具转接板的反面结构示意图；

图6为本发明实施例提供的一种电容切换电路的时序图。

具体实施方式

本发明的核心是提供一种测试治具转接板及记忆体测试装置，将电容设置在低成本的测试治具转接板上，从而降低电容重工损坏成本；而且，通过电容切换电路灵活选择接入待测试记忆体的电源的电容，不必重新焊接来更换电容的数量及容量，从而提升了测试治具转接板的使用寿命及记忆体的测试效率。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明实施例提供的一种测试治具转接板的结构示意图。

该测试治具转接板包括：

电路板1；

设于电路板1上、与记忆体测试治具的金手指进行插接的第一连接部2；

设于电路板1上、与待测试记忆体的插槽进行插接的第二连接部3；

设于电路板1上的多个电容；

设于电路板1上、与多个电容连接的电容切换电路4，用于根据待测试记忆体的电源待接入电容需求，将满足电源待接入电容需求的电容接入待测试记忆体的电源，以使记忆体测试治具在满足电源测试条件的情况下，通过电路板1的连接线路对待测试记忆体进行电源测试。

具体地，本申请的测试治具转接板包括电路板1和设于电路板1上的第一连接部2、第二连接部3、多个电容及电容切换电路4，其工作原理为：

测试治具转接板的电路板1上设有第一连接部2（如插槽结构），用于与记忆体测试治具的金手指进行插接；电路板1上还设有第二连接部3（如金手指结构），用于与待测试记忆体的插槽进行插接。也就是说，测试治具转接板作为记忆体测试治具与待测试记忆体之间的连接桥梁，代替原来记忆体测试治具的金手指与待测试记忆体的插槽直接进行插接的连接方式，从而使记忆体测试治具通过电路板1的连接线路对待测试记忆体进行电源测试，不会对待测试记忆体的电源测试造成影响。

考虑到记忆体测试治具比较昂贵，电容重工容易造成记忆体测试治具的损坏，本申请将记忆体电源测试所需的电容设于低成本的测试治具转接板的电路板1上，以降低电容重工损坏成本；且为了避免通过重新焊接来更换电容的数量及容量，本申请将满足于不同种类记忆体的电源测试条件的多个电容均设于电路板1上，并为多个电容设置电容切换电路4，电容切换电路4可根据待测试记忆体的电源待接入电容需求，将满足电源待接入电容需求的电容接入待测试记忆体的电源，以使待测试记忆体的电源测试条件达标，也就是说，通过电容切换电路4可灵活选择接入待测试记忆体的电源的电容，提升了测试治具转接板的使用寿命及记忆体的测试效率。

本发明提供了一种测试治具转接板，包括电路板和设于电路板上的第一连接部、第二连接部、多个电容及电容切换电路。第一连接部与记忆体测试治具的金手指进行插接，第二连接部与待测试记忆体的插槽进行插接，以使记忆体测试治具通过电路板的连接线路对待测试记忆体进行电源测试。此外，电容切换电路在待测试记忆体进行电源测试之前，根据待测试记忆体的电源待接入电容需求，将满足电源待接入电容需求的电容接入待测试记忆体的电源，以满足待测试记忆体的电源测试条件。可见，本申请将电容设置在低成本的测试治具转接板上，从而降低电容重工损坏成本；而且，本申请可通过电容切换电路灵活选择接入待测试记忆体的电源的电容，不必重新焊接来更换电容的数量及容量，从而提升了测试治具转接板的使用寿命及记忆体的测试效率。

在上述实施例的基础上：

作为一种可选的实施例，多个电容包括：

用于满足不同种类记忆体的电源待接入电容需求的多组电容；

相应的，电容切换电路4包括：

与多组电容一一连接的多个电容选择电路；

电容切换电路4具体用于根据待测试记忆体的电源待接入电容需求确定待接入电源的目标电容组，以通过电容选择电路将目标电容组接入电源。

具体地，本申请将电路板1上满足不同种类记忆体的电源待接入电容需求的多个电容分为多组电容，每组电容均包含多个并联的电容，且每组电容包含的多个电容的容值相同。需要说明的是，有些记忆体的电源待接入电容需求只需要一组电容便可满足，比如LRDIMM的电源需要接入22uF x 16个电容；有些记忆体的电源待接入电容需求则需要多组电容组合才可满足。

基于此，电路板1上的电容切换电路4包括与多组电容一一对应的多个电容选择电路，通过电容选择电路可将与电容选择电路对应的电容组接入待测试记忆体的电源，则电容切换电路4的工作原理为：首先根据待测试记忆体的电源待接入电容需求确定待接入电源的目标电容组，然后通过与目标电容组对应的电容选择电路将目标电容组接入待测试记忆体的电源，以满足待测试记忆体的电源待接入电容需求。

作为一种可选的实施例，多组电容包括：

设于电路板1的正面的第一电容组；

设于电路板1的反面的第二电容组；

相应的，多个电容选择电路包括：

设于电路板1的正面、与第一电容组连接的第一电容选择电路；

设于电路板1的反面、与第二电容组连接的第二电容选择电路。

具体地，本申请可将电路板1上的多组电容划分为两大组，分别是第一电容组和第二电容组，第一电容组设于电路板1的正面，第二电容组设于电路板1的反面，从而节约电路板1的面积。基于此，用于管理第一电容组接入待测试记忆体的电源的电容选择电路（称为第一电容选择电路）设于电路板1的正面，用于管理第二电容组接入待测试记忆体的电源的电容选择电路（称为第二电容选择电路）设于电路板1的反面，从而便于电路板1线路连接。

请参照图2，图2为本发明实施例提供的一种电容选择电路的电路图。

作为一种可选的实施例，每个电容选择电路均包括第一插针Z1、第二插针Z2、用于连接第一插针Z1和第二插针Z2的跳帽、第一电阻R1、第二电阻R2、第一开关管Q1及第二开关管Q2；其中：

第一电阻R1的第一端接入电路板1上与待测试记忆体的电源端连接的电源线路，第一电阻R1的第二端分别与第一插针Z1和第一开关管Q1的控制端连接，第一开关管Q1的第一端分别与第二电阻R2的第一端和第二开关管Q2的控制端连接，第二电阻R2的第二端接入直流电源，第二开关管Q2的第一端与对应的电容组的第一端连接，电容组的第二端接入电源线路，第二插针Z2、第一开关管Q1的第二端及第二开关管Q2的第二端均接地；其中，第一开关管Q1和第二开关管Q2均为高电平导通、低电平截止的开关管。

具体地，本申请的每个电容选择电路均包括第一插针Z1、第二插针Z2、跳帽、第一电阻R1、第二电阻R2、第一开关管Q1及第二开关管Q2，其工作原理为：

在待测试记忆体上电后，若跳帽未接入第一插针Z1和第二插针Z2，则第一开关管Q1的控制端输入待测试记忆体的电源信号（高电平），第一开关管Q1导通，第一开关管Q1的控制端接地（低电平），第二开关管Q2断开，此电容选择电路对应的电容组未接入待测试记忆体的电源；若跳帽接入第一插针Z1和第二插针Z2，第一插针Z1接地，则第一开关管Q1的控制端输入低电平信号，第一开关管Q1断开，第一开关管Q1的控制端输入直流电源（高电平），第二开关管Q2导通，此电容选择电路对应的电容组接入待测试记忆体的电源。可见，本申请可通过跳帽来选择所在电容选择电路对应的电容组是否接入待测试记忆体的电源。

比如，请参照图3，以多个电容包含两组电容、电容切换电路4包括两个电容选择电路为例，对电容切换电路4的工作原理进行说明：

如图4和图5所示，一组电容及此电容组对应的电容选择电路设于电路板1的正面，另一组电容及此电容组对应的电容选择电路（除了跳帽）设于电路板1的反面，且为了方便用户操作，两个电容选择电路的跳帽都设于电路板1的正面。

以设于电路板1的正面的电容选择电路为例，并搭配图6的时序进行工作原理说明：在A区间时为初始状态；当待测试记忆体上电后进入B区间，Va会爬升并导通第一开关管Q1，Vb因第一开关管Q1导通而接地，第二开关管Q2断开，因此Vc会维持高准位；将设于电路板1的正面的电容选择电路对应的跳帽接上后则进入C区间，Va会变成低准位关闭第一开关管Q1，Vb则变成高准位并开启第二开关管Q2，Vc顺势接地将设于电路板1正面的电容组并联入待测试记忆体中；同理，当设于电路板1的反面的电容选择电路对应的跳帽接上后也可将设于电路板1反面的电容组并联入待测试记忆体中，达到兼容不同种类的记忆体的电源测试规范。

作为一种可选的实施例，第一开关管Q1和第二开关管Q2均为NMOS管；其中：

NMOS管的栅极作为第一开关管Q1和第二开关管Q2的控制端，NMOS管的漏极作为第一开关管Q1和第二开关管Q2的第一端，NMOS管的源极作为第一开关管Q1和第二开关管Q2的第二端。

具体地，本申请的第一开关管Q1和第二开关管Q2均可选用但不仅限于NMOS（N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体）管，本申请在此不做特别的限定。

作为一种可选的实施例，测试治具转接板还包括：

与多组电容一一对应、均包含多个电容卡槽的多个电容卡接装置；每个电容卡接装置均用于在一电容放置于一电容卡槽内时，将此电容接入电路板1上，作为预接入电源的电容使用。

进一步地，本申请的测试治具转接板还包括多个电容卡接装置，其工作原理为：

现有技术中，供记忆体电源测试使用的电容焊接于记忆体测试治具上，通过重新焊接来更换记忆体测试治具上电容的数量及容量，若本申请中供记忆体电源测试使用的电容同样焊接于电路板1上，则会存在如下问题：为了节约电路板1的面积，通常情况下电路板1上焊接的电容数量并不多，则电路板1上的电容兼容记忆体的种类有限，若电路板1上的电容不能兼容接下来待测试的记忆体，同样需要通过重新焊接来更换电路板1上电容的数量及容量，以兼容接下来待测试的记忆体，但电容重工容易造成电路板1的损坏。

基于此，本申请为电路板1上的每组电容均设置一个电容卡接装置，电容卡接装置上包含多个电容卡槽，在一电容放置于一电容卡槽内时，此电容便接入电路板1上，作为预接入待测试记忆体的电源的电容使用。可见，电容通过电容卡接装置与电路板1可拆卸式连接，即通过从电容卡槽内取出电容并重新放置新电容来更换电路板1上电容的数量及容量，从而避免因电容重工造成的电路板1损坏。

作为一种可选的实施例，每个电容卡接装置包括：

包含多个电容卡槽的壳体；

一一贯穿于多个电容卡槽所在的壳体上、均与对应的电容选择电路连接的多个第一探针；

一一贯穿于多个电容卡槽所在的壳体上、均接入电路板1上与待测试记忆体的电源端连接的电源线路的多个第二探针；

其中，在一电容放置于一电容卡槽内时，此电容卡槽所在壳体的第一探针与放置电容的第一引脚针接触连接，此电容卡槽所在壳体的第二探针与放置电容的第二引脚针接触连接。

具体地，本申请的电容卡接装置包括包含多个电容卡槽的壳体、多个第一探针及多个第二探针，其工作原理为：

在一电容（称为目标电容）放置于一电容卡槽（称为目标电容卡槽）内时，贯穿于目标电容卡槽所在壳体的第一探针与目标电容的第一引脚针接触连接，第一探针与用于选择目标电容是否接入待测试记忆体电源的电容选择电路连接，相当于目标电容的第一引脚针与对应的电容选择电路连接；贯穿于目标电容卡槽所在壳体的第二探针与目标电容的第二引脚针接触连接，第二探针接入电路板1上与待测试记忆体的电源端连接的电源线路，相当于目标电容的第二引脚针接入电路板1上与待测试记忆体的电源端连接的电源线路，从而实现目标电容接入电路板1上。

本申请还提供了一种记忆体测试装置，包括记忆体测试治具和上述任一种测试治具转接板。

本申请提供的记忆体测试装置的介绍请参考上述测试治具转接板的实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种测试治具转接板，其特征在于，包括：

电路板；

设于所述电路板上、与记忆体测试治具的金手指进行插接的第一连接部；

设于所述电路板上、与待测试记忆体的插槽进行插接的第二连接部；

设于所述电路板上的多个电容；

设于所述电路板上、与多个电容连接的电容切换电路，用于根据所述待测试记忆体的电源待接入电容需求，将满足所述电源待接入电容需求的电容接入所述待测试记忆体的电源，以使所述记忆体测试治具在满足电源测试条件的情况下，通过所述电路板的连接线路对所述待测试记忆体进行电源测试；

所述多个电容包括：

用于满足不同种类记忆体的电源待接入电容需求的多组电容；

相应的，所述电容切换电路包括：

与多组电容一一连接的多个电容选择电路；

所述电容切换电路具体用于根据所述待测试记忆体的电源待接入电容需求确定待接入所述电源的目标电容组，以通过所述电容选择电路将所述目标电容组接入所述电源；

每个所述电容选择电路均包括第一插针、第二插针、用于连接所述第一插针和所述第二插针的跳帽、第一电阻、第二电阻、第一开关管及第二开关管；其中：

所述第一电阻的第一端接入所述电路板上与所述待测试记忆体的电源端连接的电源线路，所述第一电阻的第二端分别与所述第一插针和所述第一开关管的控制端连接，所述第一开关管的第一端分别与所述第二电阻的第一端和所述第二开关管的控制端连接，所述第二电阻的第二端接入直流电源，所述第二开关管的第一端与对应的电容组的第一端连接，所述电容组的第二端接入所述电源线路，所述第二插针、所述第一开关管的第二端及所述第二开关管的第二端均接地；其中，所述第一开关管和所述第二开关管均为高电平导通、低电平截止的开关管。

2.如权利要求1所述的测试治具转接板，其特征在于，所述多组电容包括：

设于所述电路板的正面的第一电容组；

设于所述电路板的反面的第二电容组；

相应的，所述多个电容选择电路包括：

设于所述电路板的正面、与所述第一电容组连接的第一电容选择电路；

设于所述电路板的反面、与所述第二电容组连接的第二电容选择电路。

3.如权利要求1所述的测试治具转接板，其特征在于，所述第一开关管和所述第二开关管均为NMOS管；其中：

所述NMOS管的栅极作为所述第一开关管和所述第二开关管的控制端，所述NMOS管的漏极作为所述第一开关管和所述第二开关管的第一端，所述NMOS管的源极作为所述第一开关管和所述第二开关管的第二端。

4.如权利要求1-3任一项所述的测试治具转接板，其特征在于，所述测试治具转接板还包括：

与多组电容一一对应、均包含多个电容卡槽的多个电容卡接装置；每个电容卡接装置均用于在一电容放置于一电容卡槽内时，将此电容接入所述电路板上，作为预接入所述电源的电容使用。

5.如权利要求4所述的测试治具转接板，其特征在于，每个所述电容卡接装置包括：

包含多个电容卡槽的壳体；

一一贯穿于多个电容卡槽所在的壳体上、均与对应的电容选择电路连接的多个第一探针；

一一贯穿于多个电容卡槽所在的壳体上、均接入所述电路板上与所述待测试记忆体的电源端连接的电源线路的多个第二探针；

其中，在一电容放置于一电容卡槽内时，此电容卡槽所在壳体的第一探针与放置电容的第一引脚针接触连接，此电容卡槽所在壳体的第二探针与放置电容的第二引脚针接触连接。

6.一种记忆体测试装置，其特征在于，包括记忆体测试治具和如权利要求1-5任一项所述的测试治具转接板。

Images