TWI502336B - 電腦系統之偵錯裝置及其方法 - Google Patents
電腦系統之偵錯裝置及其方法 Download PDFInfo
- Publication number
- TWI502336B TWI502336B TW099144377A TW99144377A TWI502336B TW I502336 B TWI502336 B TW I502336B TW 099144377 A TW099144377 A TW 099144377A TW 99144377 A TW99144377 A TW 99144377A TW I502336 B TWI502336 B TW I502336B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- bus
- computer system
- debugging
- detecting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
本發明係有關於一種偵錯裝置及其方法,特別是一種電腦系統之偵錯裝置及其方法。
按,一般電腦系統,例如:桌上型電腦、筆記型電腦、嵌入式電腦等系統於啟動或重置(reset)時,其基本輸入輸出系統(Basic Input Output System,BIOS)會針對電腦系統內部之硬體裝置及電腦系統所連接之硬體裝置進行開機自我測試(power-on self-test,POST)。一般開機自我測試是在電腦系統載入作業系統之前,由基本輸入輸出系統所執行,其中開機自我測試之測試內容為測試電腦系統之各部份硬體是否正常啟動,或者是否有硬體未安裝妥當。若電腦系統於開機自我測試期間偵測到異常時,便會產生所謂的偵錯碼(POST code),而除錯人員即可藉由偵錯碼而得知哪一硬體發生異常問題,進而修復該異常問題點。
針對取得偵錯碼的部分,早期技術為開啟電腦系統主機之機殼,再將偵錯卡插置於主機板上進行測試,如此相當費時,且相當不便。因此,而後發展出透過系統晶片傳送偵錯碼至匯流排上,再由連接匯流排的檢測設備解碼並顯示該偵錯碼。現今,偵錯
碼大多透過系統晶片傳送至低接腳數(Low Pin Count,LPC)介面匯流排、Print port或是COM port,再藉由外部的檢測設備解碼並顯示該偵錯碼。藉由上述介面傳送偵錯碼時,需要在電腦系統的主機板上預留這些介面之連接埠,以提供檢測設備連接介面並接收偵錯碼。由於電腦系統必須預留偵測使用之介面連接埠,因此即必須佔用主機板的空間。然而,對於現今電腦系統來說,輕薄化的需求使得電腦系統中的空間變得相當寶貴。因此,為了偵錯功能而預留介面連接埠,會佔用主機板太多的空間。
針對上述的問題,本發明提出一種電腦系統之偵錯裝置及其方法,其利用現今電腦系統所保留之匯流排傳送偵錯碼至偵錯單元,而便於檢測人員偵錯電腦系統,以提高偵錯效率。
本發明提供一種電腦系統之偵錯裝置及其方法,其偵測到偵錯單元連接電腦系統時,選擇偵錯單元所電連接之匯流排輸出偵錯碼至偵錯單元,即藉由電腦系統仍保留使用之匯流排輸出偵錯碼至偵錯單元,而便於檢測人員偵錯電腦系統。
本發明提供一種電腦系統之偵錯裝置,偵錯裝置包含一測試單元、一偵測單元與一選擇單元。測試單元用於測試電腦系統並對應產生一偵錯碼。偵測單元係偵測一偵錯單元是否連接至電腦系統,當偵錯單元連接電腦系統時,偵測單元係產生一偵測訊號,且偵測訊號包含偵錯單元所電連接之電腦系統中之一匯流排的資訊。選擇單元依據偵測訊號選擇偵錯單元所電連接之匯流排,以利用所選擇之匯流排將偵錯碼輸出至偵錯單元。
本發明提供一種電腦系統之偵錯方法,首先,偵測一偵錯單元連接電腦系統且產生一偵測訊號,其中偵測訊號包含偵錯單元所電連接之電腦系統中之一匯流排的資訊。之後,依據偵測訊號選擇偵錯單元所電連接之匯流排。然後,測試電腦系統並產生一偵錯碼。接著,透過所選擇之匯流排輸出偵錯碼至偵錯單元。
茲為使 貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識,謹佐以較佳之實施例圖及配合詳細之說明,說明如後:
10‧‧‧電腦系統
102‧‧‧測試單元
12‧‧‧晶片組
122‧‧‧偵測單元
124‧‧‧選擇單元
1242‧‧‧第一多工器
1244‧‧‧第二多工器
14‧‧‧第一匯流排
142‧‧‧第一連接埠
16‧‧‧第二匯流排
162‧‧‧第二連接埠
18‧‧‧中央處理器
19‧‧‧偵錯單元
20‧‧‧儲存單元
第一圖為本發明之一較佳實施例的方塊圖;第二圖為本發明之一較佳實施例之選擇單元的方塊圖;第三圖為本發明之一較佳實施例的流程圖;以及第四圖為本發明之另一較佳實施例的流程圖。
請參閱第一圖,其為本發明之一較佳實施例之方塊圖。如圖所示,本發明之偵錯裝置為應用於一電腦系統10,該電腦系統10包含一晶片組12、複數匯流排、一中央處理器18與一儲存單元20。本發明之電腦系統10為各種類型之電腦系統並不侷限,例如桌上型電腦、筆記型電腦或嵌入式電腦等。本實施例之偵錯裝置係包含一測試單元102、一偵測單元122與一選擇單元124,其中測試單元102即為電腦系統10之基本輸入輸入系統(BIOS),偵測單元122與選擇單元124係可整合於晶片組12中,因此本實施例之晶片組12係包含偵測單元122與選擇單元124,但本發明不限於此。
此外,晶片組12係包含一南/北橋合一之晶片組,或是依照匯流排的特性所連接之對應的南橋晶片或北橋晶片,而偵測單元122與選擇單元124設置於對應之南橋晶片或北橋晶片中。
承接上述,本實施例之複數匯流排係以一第一匯流排14與一第二匯流排16舉例說明,但本發明不侷限於這些匯流排之類型與數目。本實施例之第一匯流排14與第二匯流排16分別對應連接一第一連接埠142與一第二連接埠162,其中本實施例之第一匯流排14與第二匯流排16分別可為一PS/2匯流排與一顯示器系統管理匯流排,二者的類型不同。第一連接埠142與第二連接埠162則分別為一PS/2連接埠與一顯示器連接埠,且顯示器連接埠可為一視訊圖形陣列(VGA)連接埠、一數位視訊介面(DVI)連接埠或一高清晰度多媒體介面(HDMI)連接埠,但本發明不限於此。晶片組12係連接於中央處理器18,而第一匯流排14、第二匯流排16與儲存單元20係連接於晶片組12。此外,在一實施例中,電腦系統可能僅具有單一匯流排,例如:筆記型電腦僅包括一顯示器系統管理匯流排而無PS/2匯流排。在此情況下,若電腦系統僅包括單一的顯示器系統管理匯流排係可連接北橋晶片或南/北橋合一之單一晶片組。在另一實施例中,若電腦系統僅包括單一的匯流排為PS/2匯流排時,此PS/2匯流排係可連接南橋晶片或南/北橋合一之單一晶片組。
測試單元102係連接於晶片組12,在電腦系統10啟動後,隨即由測試單元102進行開機自我測試(Power-On Self Test,POST),當測試單元102於開機自我測試期間測試到異常時,測
試單元102即會產生一偵錯碼至晶片組12,以輸出偵錯碼,在測試單元102完成開機自我測試後,即會將儲存單元20所儲存之一作業系統載入中央處理器18,如此電腦系統10隨即進入作業系統之作業環境中,其中,本實施例所指之儲存單元20可為硬碟(hard disk)、快閃碟(flash disk)、記憶卡(memory card)等,而本實施例之作業系統可為Windows、Linux或UNIX等,但本發明不限於此。再者,本發明之測試單元102的資料輸出格式係相容於晶片組12及其所連接之匯流排,因此測試單元102無須轉換偵錯碼之傳輸格式即可直接輸出至晶片組12,以利於晶片組12直接輸出偵錯碼至第一匯流排14或第二匯流排16。
偵測單元122係偵測電腦系統10之該些匯流排,即本實施例之第一匯流排14與第二匯流排16,以偵測是否有偵錯單元19經由第一匯流排14或第二匯流排16連接至電腦系統10,也就是偵測是否有外部之偵錯單元19電連接至第一連接埠142或第二連接埠162。偵錯單元19具有獨立的裝置標籤資料,所以當偵錯單元19經第一連接埠142電連接至第一匯流排14時,晶片組12即會經由第一匯流排14接收到偵錯單元19之裝置標籤資料,因此,本發明之偵測單元122即依據該裝置標籤資料而得知偵測單元122已電連接至第一匯流排14,所以偵測單元122對應產生一偵測訊號,其中此偵測訊號包含偵錯單元19所電連接之電腦系統10中之匯流排(如:第一匯流排14或第二匯流排16)的資訊。
舉例來說,若偵錯單元19為一偵錯卡,且其裝置標籤資料為ID99,其中本實施例之該偵錯卡係設有一可程式化晶片(圖未示
),其可為一元件可程式邏輯閘陣列(FPGA)、一複雜可程式邏輯裝置(CPLD)或一8051晶片。如此,當偵錯單元19電連接至第一匯流排14,偵測單元122即偵測到ID99,而產生該偵測訊號,此偵測訊號表示偵錯單元19電連接在第一匯流排14;同理,如第一圖之虛線所示,偵錯單元19經第二連接埠162電連接第二匯流排16,因此晶片組12即會接收到偵錯單元19之裝置標籤資料,偵測單元122即會依據該裝置標籤資料偵測到偵錯單元19電連接在第二匯流排16,藉此產生該偵測訊號,而表示偵錯單元19電連接在第二匯流排16。
選擇單元124接收到該偵測訊號後,隨即依據偵測訊號選擇第一匯流排14或第二匯流排16作為傳輸匯流排,以傳輸測試單元102於開機自我測試時所產生之偵錯碼至偵錯單元19。此外,若偵測單元122未偵測到任何匯流排14或16連接偵錯單元19時,則選擇單元124不會透過第一匯流排14或第二匯流排16傳輸偵錯碼。
由上述可知,由於本發明之測試單元102即為電腦系統10之基本輸入輸出系統,且本發明之偵測單元122與選擇單元124可整合於晶片組12中,因此本發明不需另外設計一晶片,專用於設置測試單元102、偵測單元122與選擇單元124,進而避免額外占用電腦系統10之電路空間,也就是直接利用電腦系統10既有的基本輸入輸出系統、晶片組12即可達成本發明之配置,又,本發明係選擇電腦系統所保留之第一匯流排14或第二匯流排16輸出測試單元102之偵錯碼至偵錯單元19,故,本發明之偵錯裝置不會額外
占用電腦系統10之電路空間。特別是,上述的第一匯流排14或第二匯流排16為常見之PS/2匯流排或一顯示器系統管理匯流排,不需為了測試而留下已鮮少使用之匯流排。
請參閱第二圖,其為本發明之選擇單元之一實施例的方塊圖。如圖所示,本發明之選擇單元124係包含一第一多工器1242與一第二多工器1244。第一多工器1242之一輸入端D連接電腦系統10之時脈訊號,第一多工器1242之一選擇端S係連接偵測單元122之一輸出端,第一多工器1242之一第一輸出端Y1係連接第一匯流排14,第一多工器1242之一第二輸出端Y2係連接第二匯流排16。第二多工器1244之一輸入端D係接收晶片組12所接收之資料,本實施例晶片組12所接收之資料為測試單元102所產生之偵錯碼,第二多工器1244之一選擇端S係連接偵測單元122之輸出端,第二多工器1244之一第一輸出端Y1係連接第一匯流排14,第二多工器1244之一第二輸出端Y2係連接第二匯流排16。
復一併參閱第一圖,當偵測單元122偵測到偵錯單元19經第一連接埠142電連接第一匯流排14時,偵測單元122產生對應之偵測訊號至第一多工器1242與第二多工器1244,例如偵測訊號為低準位。第一多工器1242與第二多工器1244依據低準位之偵測訊號而分別於第一輸出端Y1分別輸出時脈訊號與偵錯碼至第一匯流排14;同理,當偵錯單元19經第二連接埠162電連接第二匯流排16時,偵測單元122產生對應之偵測訊號至第一多工器1242與第二多工器1244,例如高準位之偵測訊號,以驅使第一多工器1242與第二多工器1244分別於第二輸出端Y2輸出時脈訊號與偵錯碼至第
二匯流排16。由上述說明可知,偵測單元122偵測偵錯單元19電連接於電腦系統10之第一匯流排14或第二匯流排16時,即會產生對應之偵測訊號,且偵測訊號包含偵錯單元19所電連接之匯流排的資訊,而讓選擇單元124依據偵測訊號選擇輸出偵錯碼至第一匯流排14或第二匯流排16,以提供偵錯碼至偵錯單元19。在一實施例中,電腦系統可能僅具有單一匯流排,例如:筆記型電腦僅包括一顯示器系統管理匯流排而無PS/2匯流排。在此情況下,偵測單元122仍會偵測是哪一個對應的連接埠電連接到偵錯單元19,此時偵測單元122會產生對應之偵測訊號至第一多工器1242與第二多工器1244。
請參閱第三圖,其為本發明之一較佳實施例之流程圖。如圖所示,本發明之偵錯方法於本實施例係應用於電腦系統啟動時,依據偵錯單元連接電腦系統之狀態而選擇匯流排輸出偵錯碼。起初如步驟S10所示,當電腦系統之電源被開啟後,即執行步驟S20,偵測是否有偵錯單元連接電腦系統,此步驟之一實施方式為透過偵測單元偵測是否有偵錯單元透過連接埠電連接至匯流排,當偵測單元之偵測結果為是時,接續執行步驟S50,當偵測單元之偵測結果為否時,接續執行步驟S30,其中本實施例之匯流排係以一第一匯流排與一第二匯流排做舉例說明,但本發明不限於此。
接續,按步驟S30所示,由於未偵測到任何偵錯單元電連接於電腦系統之匯流排,所以接續由測試單元執行開機自我測試,本實施例之測試單元即為電腦系統中的基本輸入輸出系統;接續
按步驟S40所示,測試單元於結束開機自我測試後,隨即將電腦系統之儲存單元所儲存之作業系統載入中央處理器而執行,其中本實施例所指之作業系統可為Windows、Linux或UNIX等,但本發明不限於此。
承接上述,偵測單元偵測到偵錯單元經連接埠電連接第一匯流排或第二匯流排後,即按步驟S50所示,偵測單元會接續偵測判斷偵錯單元所電連接之匯流排是否為第一匯流排並對應產生偵測訊號,換言之,偵測訊號包含偵錯單元所電連接之電腦系統中之一匯流排(如:第一匯流排或第二匯流排)的資訊。當偵測單元之偵測結果為偵錯單元經第一連接埠電連接第一匯流排時,接續執行步驟S60,當偵測單元之偵測結果為偵錯單元並非電連接第二匯流排而是經第二連接埠電連接第二匯流排時,接續執行步驟S90。本實施例之第一連接埠與第二連接埠分別為PS/2連接埠與顯示器連接埠,而顯示器連接埠可為一視訊圖形陣列(VGA)連接埠或一數位視訊介面(DVI)連接埠或一高清晰度多媒體介面(HDMI)連接埠,但本發明不限於此。此外,在某些情況下,整個系統可能僅有一個匯流排,此時偵測單元仍可偵測是哪一個對應的連接埠電連接到偵錯單元,而進行後續的步驟。
接續,按步驟S60所示,選擇單元依據偵測訊號選擇第一匯流排作為資料傳輸路徑;按步驟S70所示,測試單元執行開機自我測試並經第一匯流排與第一連接埠輸出偵錯碼至偵錯單元之後,按步驟S80所示,測試單元完成開機自我測試後,隨即將作業系統載入中央處理器而執行。同理,按步驟S90所示,選擇單元
依據偵測訊號選擇第二匯流排作為資料傳輸路徑;按步驟S100所示,由測試單元執行開機自我測試並經第二連接埠與第二匯流排輸出偵錯碼至偵錯單元;之後,按步驟S110所示,於開機自我測試完成後,載入作業系統至中央處理器而執行。
由上述可知,本發明之偵錯方法讓電腦系統於偵錯時透過電腦系統既有之匯流排傳輸偵錯碼至偵錯單元,因而無須另外設計一匯流排,用於傳輸偵錯碼至偵錯單元,此外,由於偵錯單元係於電腦系統外部連接至匯流排,而無須拆開機殼之操作,因此除錯人員利用本發明於進行偵錯作業時較為便利。
請參閱第四圖,其本發明之一較佳實施例之流程圖。其中第三圖與第四圖之差異在於第三圖之實施例為用於電腦系統於開機時之偵錯,第四圖之電腦系統於執行作業系統中發生異常時進行偵錯。如圖所示,本實施例之電腦系統之偵錯方法,更可應用於電腦系統於作業系統之運作過程中發生異常時,依據偵錯單元電連接電腦系統之狀態而選擇匯流排輸出偵錯碼,如步驟S210所示,當作業系統之一執行程式發生異常,而未有系統回應時;接續按步驟S220所示,偵測是否有偵錯單元電連接電腦系統,此步驟之一實施方式為偵測單元偵測是否有外部之偵錯單元透過連接埠電連接至匯流排,當偵測到一偵錯單元電連接電腦系統時,接續執行步驟S240,當未偵測到任何偵錯單元電連接電腦系統時,接續執行步驟S230;按步驟S230所示,由於未偵測到偵錯單元經任何連接埠電連接至電腦系統,因此電腦系統不中斷作業系統。
承接上述,按步驟S240所示,由於偵測到一偵錯單元經連接
埠電連接至第一匯流排或第二匯流排,因而接續依據偵錯單元之裝置標籤資料判斷偵錯單元所連接之連接埠,當判斷為偵錯單元經第一連接埠電連接第一匯流排時,接續執行步驟S250,當判斷偵錯單元經第二連接埠電連接第二匯流排時,接續執行步驟S280;按步驟S250所示,選擇第一匯流排所連接之第一連接埠作為資料傳輸路徑,以傳輸資料至偵錯單元;按步驟S260所示,由中央處理器載入並執行一偵錯服務程式並經第一連接埠輸出偵錯碼至偵錯單元;按步驟S270所示,結束該偵錯服務程式,並回復電腦系統至中斷前之執行狀態,而回到作業系統。
同理,按步驟S280所示,選擇第二匯流排所連接之第二連接埠作為資料傳輸路徑,以傳輸資料至偵錯單元;按步驟S290所示,執行該偵錯服務程式並經第二連接埠輸出偵錯碼至偵錯單元;按步驟S300所示,結束該偵錯服務程式,並回復電腦系統至中斷前之執行狀態,而回到作業系統。同樣地,在某些情況下,整個電腦系統可能僅有一個匯流排,此時偵測單元仍可偵測是哪一個對應的連接埠連接到偵錯單元,而進行後續的步驟。
由上述可知,本發明係由偵測單元偵測是否偵錯單元連接電腦系統,以在偵錯單元連接電腦系統時產生對應之偵測訊號,且偵測訊號包含偵錯單元所電連接之電腦系統中之一匯流排的資訊,而選擇單元依據偵測訊號選擇偵錯單元所電連接之匯流排,再由電腦系統之測試單元產生偵錯碼並輸出至晶片組,以經由選擇單元所選擇之匯流排輸出偵錯碼至偵錯單元,又,測試單元所產生之偵錯碼為相容於晶片組與系統匯流排之傳輸格式,且匯流排
即為電腦系統之系統匯流排,故,本發明於上述實施例中,偵錯碼於傳輸過程中無須透過任何轉換機制即可提供外部偵錯單元直接讀取,所以本發明無須執行任何格式轉換之步驟。
綜上所述,本發明提供一種電腦系統之偵錯裝置及其方法,該偵錯裝置包含測試單元、偵測單元與選擇單元。該偵測單元係在偵測偵錯單元是否連接電腦系統,以在偵錯單元電連接電腦系統時產生對應之偵測訊號,且偵測訊號包含偵錯單元所電連接之電腦系統中之一匯流排的資訊,因而讓該選擇單元依據偵測訊號選擇偵錯單元所電連接之電腦系統中之一匯流排,以輸出測試單元所產生之偵錯碼至該偵錯單元,因此本發明可藉由選擇電腦系統所保留之該匯流排輸出偵錯碼至偵錯單元,此外,由於偵錯單元係位於電腦系統之外部並經連接埠電連接至匯流排,因此,本發明無須拆開電腦系統之外殼,即可經選擇偵錯單元所電連接之之匯流排而輸出偵錯碼至外部連接的偵錯單元,因而增加進行偵錯作業時的便利性。
故本發明實為一具有新穎性、進步性及可供產業上利用者,應符合我國專利法專利申請要件無疑,爰依法提出發明專利申請,祈鈞局早日賜至准專利,至感為禱。
惟以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍,故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
10‧‧‧電腦系統
102‧‧‧測試單元
12‧‧‧晶片組
122‧‧‧偵測單元
124‧‧‧選擇單元
14‧‧‧第一匯流排
142‧‧‧第一連接埠
16‧‧‧第二匯流排
162‧‧‧第二連接埠
18‧‧‧中央處理器
19‧‧‧偵錯單元
20‧‧‧儲存單元
Claims (8)
- 一種電腦系統之偵錯裝置,其包含:一測試單元,其測試該電腦系統並產生一偵錯碼;一偵測單元,其偵測一偵錯單元是否連接該電腦系統,當該偵錯單元連接該電腦系統時,該偵測單元係產生一偵測訊號,且該偵測訊號包含該偵錯單元所電連接之該電腦系統中之複數匯流排之一匯流排的資訊,其中該些匯流排為不同類型匯流排;以及一選擇單元,其依據該偵測訊號選擇該電腦系統之該匯流排,而利用該匯流排輸出該偵錯碼至該偵錯單元;其中該選擇單元包含:一第一多工器,接收一時脈訊號;以及一第二多工器,接收該偵錯碼;其中,該第一多工器與該第二多工器依據該偵測訊號,輸出該時脈訊號與該偵側碼至所選擇之該匯流排。
- 如申請專利範圍第1項所述之偵錯裝置,其中該些匯流排包含一顯示器系統管理匯流排或一PS/2匯流排。
- 如申請專利範圍第1項所述之偵錯裝置,其中該偵錯單元電連接該電腦系統中之該些匯流排之一,該偵測單元係偵測該匯流排係電連接該偵錯單元,且產生該偵測訊號,該選擇單元依據該偵測訊號選擇該偵錯單元所電連接之該匯流排,而利用該匯流排輸出該偵錯碼至該偵錯單元。
- 如申請專利範圍第3項所述之偵錯裝置,其中該些匯流排包含一 顯示器系統管理匯流排與一PS/2匯流排。
- 一種電腦系統之偵錯方法,其包含:偵測一偵錯單元連接該電腦系統且產生一偵測訊號,其中該偵測訊號包含該偵錯單元所電連接之該電腦系統中之複數匯流排之一匯流排的資訊,其中該些匯流排為不同類型匯流排;利用一選擇單元依據該偵測訊號選擇該電腦系統中之該匯流排;測試該電腦系統並產生一偵錯碼;以及透過所選擇之該匯流排輸出該偵錯碼至該偵錯單元;其中該選擇單元包含:一第一多工器,接收一時脈訊號;以及一第二多工器,接收該偵錯碼;其中,該第一多工器與該第二多工器依據該偵測訊號,輸出該時脈訊號與該偵側碼至所選擇之該匯流排。
- 如申請專利範圍第5項所述之偵錯方法,其中該些匯流排包含一顯示器系統管理匯流排或一PS/2匯流排。
- 如申請專利範圍第5項所述之偵錯方法,其中偵測該偵錯單元連接該電腦系統之步驟,更包含:偵測該電腦系統中之該些匯流排,以偵測該偵錯單元電連接該些匯流排之一,並且產生該偵測訊號,以依據該偵測訊號選擇該偵錯單元所電連接之該匯流排,而利用該匯流排輸出該偵錯碼至該偵錯單元。
- 如申請專利範圍第7項所述之偵錯方法,其中該些匯流排包含一顯示器系統管理匯流排與一PS/2匯流排。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099144377A TWI502336B (zh) | 2010-12-17 | 2010-12-17 | 電腦系統之偵錯裝置及其方法 |
US13/023,745 US8707103B2 (en) | 2010-12-17 | 2011-02-09 | Debugging apparatus for computer system and method thereof |
CN2011100653729A CN102135930A (zh) | 2010-12-17 | 2011-03-17 | 计算机系统的侦错装置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099144377A TWI502336B (zh) | 2010-12-17 | 2010-12-17 | 電腦系統之偵錯裝置及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201227270A TW201227270A (en) | 2012-07-01 |
TWI502336B true TWI502336B (zh) | 2015-10-01 |
Family
ID=44295718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099144377A TWI502336B (zh) | 2010-12-17 | 2010-12-17 | 電腦系統之偵錯裝置及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8707103B2 (zh) |
CN (1) | CN102135930A (zh) |
TW (1) | TWI502336B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI615718B (zh) * | 2016-12-19 | 2018-02-21 | 英業達股份有限公司 | 電腦系統 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN202177894U (zh) * | 2011-07-14 | 2012-03-28 | 鸿富锦精密工业(深圳)有限公司 | 主板故障诊断卡 |
US9632895B2 (en) * | 2012-06-18 | 2017-04-25 | Intel Corporation | Apparatus, system and method for a common unified debug architecture for integrated circuits and SoCs |
US9043649B2 (en) | 2012-06-18 | 2015-05-26 | Intel Corporation | Method and apparatus for output of high-bandwidth debug data/traces in ICS and SoCs using embedded high speed debug |
TWI497515B (zh) * | 2012-07-10 | 2015-08-21 | Silicon Motion Inc | 快閃記憶體控制器、快閃記憶體偵錯方法 |
CN104182309A (zh) * | 2013-05-23 | 2014-12-03 | 英业达科技有限公司 | 除错装置与除错方法 |
CN104572361B (zh) * | 2013-10-11 | 2018-04-17 | 神讯电脑(昆山)有限公司 | 开机时的装置侦测方法及其计算器装置 |
TWI599876B (zh) * | 2014-10-09 | 2017-09-21 | 緯創資通股份有限公司 | 開機自我測試中的除錯方法以及使用該方法的裝置 |
CN106294228B (zh) * | 2016-08-17 | 2019-06-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106528320B (zh) * | 2016-12-02 | 2019-07-09 | 英业达科技有限公司 | 计算机系统 |
CN108804274A (zh) * | 2017-04-26 | 2018-11-13 | 精英电脑股份有限公司 | 检错装置 |
US11422901B2 (en) * | 2017-11-06 | 2022-08-23 | Hewlett-Packard Development Company, L.P. | Operating system repairs via recovery agents |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850562A (en) * | 1994-06-27 | 1998-12-15 | International Business Machines Corporation | Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code |
US6910157B1 (en) * | 1999-07-16 | 2005-06-21 | Samsung Electronics Co., Ltd. | Portable computer system for indicating power-on self-test state on LED indicator |
TW200943048A (en) * | 2008-04-10 | 2009-10-16 | Msi Electronic Kun Shan Co Ltd | Device and method for displaying BIOS POST code |
TW201017402A (en) * | 2008-10-17 | 2010-05-01 | Asustek Comp Inc | Computer system and external power on self test device applied to computer system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1161694C (zh) * | 2000-12-06 | 2004-08-11 | 神达电脑股份有限公司 | Pci总线周期单步中断除错卡装置及其方法 |
US6862695B2 (en) * | 2001-03-30 | 2005-03-01 | Giga-Byte Technology Co., Ltd. | Method and device for identifying failed devices in computer |
CN1432918A (zh) | 2002-01-18 | 2003-07-30 | 英业达股份有限公司 | 通过通用串行总线连接系统进行除错的方法 |
CN100405316C (zh) * | 2004-03-20 | 2008-07-23 | 鸿富锦精密工业(深圳)有限公司 | 远程计算机bios开机信息监看系统及方法 |
-
2010
- 2010-12-17 TW TW099144377A patent/TWI502336B/zh active
-
2011
- 2011-02-09 US US13/023,745 patent/US8707103B2/en active Active
- 2011-03-17 CN CN2011100653729A patent/CN102135930A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850562A (en) * | 1994-06-27 | 1998-12-15 | International Business Machines Corporation | Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code |
US6910157B1 (en) * | 1999-07-16 | 2005-06-21 | Samsung Electronics Co., Ltd. | Portable computer system for indicating power-on self-test state on LED indicator |
TW200943048A (en) * | 2008-04-10 | 2009-10-16 | Msi Electronic Kun Shan Co Ltd | Device and method for displaying BIOS POST code |
TW201017402A (en) * | 2008-10-17 | 2010-05-01 | Asustek Comp Inc | Computer system and external power on self test device applied to computer system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI615718B (zh) * | 2016-12-19 | 2018-02-21 | 英業達股份有限公司 | 電腦系統 |
Also Published As
Publication number | Publication date |
---|---|
TW201227270A (en) | 2012-07-01 |
CN102135930A (zh) | 2011-07-27 |
US20120159254A1 (en) | 2012-06-21 |
US8707103B2 (en) | 2014-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502336B (zh) | 電腦系統之偵錯裝置及其方法 | |
US8171342B2 (en) | Device and method for outputting BIOS POST code | |
US6721881B1 (en) | System and method for determining if a display device configuration has changed by comparing a current indicator with a previously saved indicator | |
US8719644B2 (en) | Method and system for diagnosing apparatus | |
CN107077409B (zh) | 用于在电子系统中进行多接口调试的方法和装置 | |
US7552028B2 (en) | Recording medium, test apparatus and diagnostic method | |
JP3745761B2 (ja) | バスを機能強化する方法および装置 | |
US20080046706A1 (en) | Remote Monitor Module for Computer Initialization | |
US20160202315A1 (en) | System on chip capable of being debugged in abnormal operating state and debugging method for system on chip | |
US7882395B2 (en) | Debug device for embedded systems and method thereof | |
TWI611289B (zh) | 伺服器及其偵錯方法 | |
US20140143597A1 (en) | Computer system and operating method thereof | |
US20110161737A1 (en) | Post code monitoring system and method | |
CN104572375A (zh) | 一种通过显示器接口实现计算机诊断的方法及装置 | |
US8060733B2 (en) | Apparatus for displaying BIOS POST code and method thereof | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
CN113656230A (zh) | 故障诊断电路、方法、装置及计算机可读存储介质 | |
US20100100769A1 (en) | Power on self test device and computer system applying the same | |
TW201222240A (en) | Testing method for automatically rebooting a motherboard and recording related debug information and rebooting device thereof | |
US20180277234A1 (en) | Failure prevention of bus monitor | |
US20180306861A1 (en) | Microprocessor interfaces | |
TWI396969B (zh) | 伺服器的偵錯裝置與其偵錯方法 | |
CN113160875A (zh) | 芯片测试系统和测试方法 | |
TWI234705B (en) | Detecting method for PCI system | |
US11474922B2 (en) | Fault content identification device, fault content identification method, and recording medium in which fault content identification program is stored |