CN104182309A - 除错装置与除错方法 - Google Patents
除错装置与除错方法 Download PDFInfo
- Publication number
- CN104182309A CN104182309A CN201310195505.3A CN201310195505A CN104182309A CN 104182309 A CN104182309 A CN 104182309A CN 201310195505 A CN201310195505 A CN 201310195505A CN 104182309 A CN104182309 A CN 104182309A
- Authority
- CN
- China
- Prior art keywords
- signal
- port
- debug
- debugging
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
一种除错装置与除错方法,除错装置适用于伺服器上,此伺服器包括控制芯片。此除错装置包括接收单元、信号处理单元与多个连接端口。接收单元耦接控制芯片,用以接收开机检测信号。信号处理单元耦接接收单元,用以通过接收单元接收开机检测信号,并依据至少一切换信号以及多个输出端口,将开机检测信号的信息码转换成至少一除错信号,其中输出端口彼此不同。前述连接端口耦接信号处理单元且分别对应输出端口其中之一,用以传送至少一除错信号。
Description
技术领域
本发明涉及一种除错装置,特别涉及一种适于一伺服器的除错装置与除错方法。
背景技术
在目前的伺服器中,当伺服器启动时,基本输入输出系统(Basic InputOutput System,BIOS)将会最先被启动,以让基本输入输出系统对伺服器内的硬件设备进行完整的检验和测试,此检验与测试的动作又被称为开机自我测试(Power On Self Test,POST)。而当伺服器内的硬件设备通过检验与测试后,基本输入输出系统便会将伺服器内的硬件信息交给操作系统,让操作系统继续完成开机的流程。但是,若伺服器中有某个元件运作失常时,将使得开机程序停留在某个关卡而无法继续正常开机。
因此,当开机程序中未进入操作系统之前,发生开机不正常的状况时,只要去找出特定输入输出端口(IO Port)的代码,例如Port80,再找出此代码所对应的检查阶段,就可以检测出伺服器的哪个元件出现运作不正常的状况。目前最常应用除错的方式为利用配置于主机板上的除错模块(Debug Module)来撷取Port80的代码,并将Port80的代码显示出来,以供使用者判断伺服器是否产生错误状态。
然而,由于伺服器的主机板的空间有限,往往会在出货时将除错模块从主机板上卸除,亦即出货的主机板上不会配置有除错模块,如此就无法得知Port80的代码的信息,并造成后续伺服器的主机板量产后,不易进行除错与错误分析。因此,如何提供有效的除错装置,将是一个重要的课题。
发明内容
本发明的目的在于提供一种除错装置与除错方法,藉以减少伺服器的除错时间、成本及执行困难度,并提升除错效率。
本发明的一种除错装置,适用于伺服器上,此伺服器包括控制芯片。此除错装置包括接收单元、信号处理单元与多个连接端口。接收单元耦接控制芯片,用以接收开机检测信号。信号处理单元耦接接收单元,用以通过接收单元接收开机检测信号,并依据至少一切换信号以及多个输出端口,将开机检测信号的信息码转换成至少一除错信号,其中输出端口彼此不同。前述连接端口耦接信号处理单元且分别对应输出端口其中之一,用以传送至少一除错信号。
在一实施例中,前述输出端口包括串行端口、并列端口、内部集成电路与显示信号端口。
在一实施例中,前述除错装置更包括储存单元。此储存单元耦接信号处理单元,用以储存开机检测信号的信息码。
在一实施例中,前述除错装置更包括切换单元。此切换单元耦接信号处理单元,用以产生切换信号。
在一实施例中,前述除错装置更包括多个显示单元。这些显示单元分别耦接连接端口,用以接收至少一除错信号,并显示对应的至少一除错信号。
在一实施例中,前述接收单元包括低脚位数端口。
在一实施例中,前述至少一切换信号由连接端口至少其中之一与显示单元连接而产生。
本发明的一种除错方法,适用于一伺服器上,此伺服器包括控制芯片。此除错方法包括下列步骤。接收控制芯片所产生的开机检测信号。依据至少一切换信号以及多个输出端口,将开机检测信号的信息码转换成至少一除错信号,其中输出端口彼此不同。传送至少一除错信号。
本发明的除错装置与除错方法,其藉由信号处理单元取得控制芯片所产生的开机检测信号,并依据切换信号以及输出端口,将开机检测信号的信息码转换成对应的至少一除错信号,再由连接端口将前述除错信号传送出去。另外,前述切换信号可由连接端口至少其一与显示单元连接而产生或是由切换单元来产生。如此一来,可减少伺服器的除错时间、成本及执行困难度,并提升除错效率。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为本发明的伺服器的示意图;
图2为本发明的伺服器的另一示意图;
图3为本发明的除错方法的流程图。
其中,附图标记
100、200 伺服器
102 中央处理单元
104 记忆体
106 基本输入输出系统记忆体
108 控制芯片
110 除错装置
120 接收单元
130 信号处理单元
140_1~140_N 连接端口
150_1~150_N、230_1~230_N 处理单元
210 储存单元
220 切换单元
BDS 开机检测信号
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述:
以下所列举的各实施例中,将以相同的标号代表相同或相似的元件。
请参考图1所示,其为本发明的伺服器的示意图。伺服器100包括中央处理单元(Central Processing unit,CPU)102、记忆体(Dual In-line Memory Module,DIMM)104、基本输入输出系统(Basic Input Output System,BIOS)记忆体106、控制芯片108与本发明的除错装置110。中央处理单元102耦接记忆体104。基本输入输出系统记忆体106用以储存基本输入出输系统。控制芯片108耦接中央处理单元104与基本输入输出系统单元106。
并且,控制芯片108例如通过直接媒体端口(Direct Media Interface,DMI)总线耦接中央主理单元102。控制芯片108例如通过串行周边端口(SerialPeripheral Interface,SPI)总线耦接基本输入输出系统记忆体106。其中,中央处理单元120、记忆体104与基本输入输出系统记忆体106不为本发明的重点,故在此不再赘述。
本发明的除错装置100包括接收单元120、信号处理单元130与多个连接端口140_1~140_N,其中N为大于1的正整数。
接收单元120耦接控制芯片108,用以接收开机检测信号BDS。在本实施例中,接收单元120例如包括低脚位数(Low Pin Count,LPC)端口,则除错装置110通过前述低脚位数端口耦接控制芯片108,以接收控制芯片108所产生开机检测信号BDS。
信号处理单元130耦接接收单元120,用以通过接收单元120接收控制芯片108所产生的开机检测信号BDS,并依据一切换信号以及多个输出端口,将开机检测信号BDS的信息码转换成至少一除错信号,而前述输出端口彼此不同。其中,此控制芯片108例如为伺服器100的主机板的南桥芯片(SouthBridge Chip,SB Chip)或平台控制集线器(Platform Controller Hub,PCH)芯片。而前述输出端口包括串行端口(Serial Port)端口、并列端口(Parallel Port)端口、内部集成电路(Inter Integrated Circuit,I2C)与显示信号端口或其他的信号输出端口。
在实际应用上,基本输入输出系统记忆体106会预先储存多个开机自我测试码(Power On Self Test Code,POST Code),用来代表不同开机自我测试的阶段。当伺服器100要进入某个开机自我测试的阶段时,此阶段所代表的开机自我测试码数值会被送至特定输入输出端口(IO Port),例如Port80。
并且,控制芯片108耦接基本输入输出系统记忆体106,且于伺服器100的开机过程中,输出主机板对应开机自我测试码的开机检测信号。而信号处理单元130接收到前述开机检测信号BDS后,会将开机检测信号BDS的信息码撷取出来,再依据切换信号以及输出端口,将前述信息码转换成至少一除错信号。其中,此信息码例如对应前述开机自我测试码。
连接端口140_1~140_N耦接信号处理单元130且分别对应输出端口其中之一,用以传送至少一除错信号。举例来说,连接端口140_1对应的输出端口例如为串行端口,连接端口140_2对应的输出端口例如并列端口,连接端口140_3对应的输出端口例如内部集成电路,连接端口140_4对应的输出端口例如为显示信号端口。其余则类推。
进一步来说,连接端口140_1~140_N适于耦接显示单元150_1~150_N,且连接端口140_1~140_N与显示单元150_1~150_N一对一对应。举例来说,连接端口140_1适于耦接显示单元150_1,连接端口140_2适于耦接显示单元150_2,连接端口140_3适于耦接显示单元150_3。其余则类推。并且,显示单元150_1例如具有串行端口的装置,显示单元150_2例如具有并列端口的装置,显示单元150_3例如具有如内部集成电路的装置,显示单元150_4例如具有显示信号端口的发光二极管或七段显示器。其余则类推。
另外,前述切换信号例如由连接端口140_1~140_N与显示单元150_1~150_N至少其一有连接而产生。举例来说,当连接端口140_1与显示单元150_1时,显示单元150_1例如通过连接端口140_1传送切换信号给信号处理单元130,则信号处理单元130依据此切换信号以及对应此切换信号的输出端口(例如串行端口),将开机检测信号BDS的信息码转换成具有串行端口的除错信号。接着,信号处理单元130将具有串行端口的除错信号通过连接端口140_1传送至显示单元150_1,以于显示单元150_1上显示除错信号的对应状态。如此一来,使用者便可通过显示单元150_1得知伺服器100的运作状况。
当连接端口140_2与显示单元150_2时,显示单元150_2例如通过连接端口140_2传送切换信号给信号处理单元130,则信号处理单元130依据此切换信号以及对应此切换信号的输出端口(例如并列端口),将开机检测信号BDS的信息码转换成具有并列端口的除错信号。接着,信号处理单元130将具有并列端口的除错信号通过连接端口140_2传送至显示单元150_2,以于显示单元150_2上显示除错信号的对应状态。如此一来,使用者便可通过显示单元150_2得知伺服器100的运作状况。
首先,当电源供应器开始供电给伺服器100启动时,伺服器100会进行上电时序(Power Sequence)。接着,当伺服器100的上电时序完成后,基本输入输出系统进入开机自我测试的阶段,以产生对应的开机自我测试码数值至特定输出输入端口,则控制芯片108对应前述开机自我测试码数值,产生开机检测信号。
之后,信号处理单元130通过接收单元120接收到开机检测信号BDS后,会将开机检测信号BDS的信息码撷取出来。接着,信号处理单元130会等待连接端口140_1~140_N与显示单元150_1~150_N的连接而产生的切换信号以及输出端口,将前述信息码转换成至少一除错信号,再将除错信号通过连接端口140_1~140_N传输至显示单元150_1~150_N,以进行对应的显示。
举例来说,假设基本输入输出系统所产生的开机自我测试码例如为“00001101”,控制芯片108亦会对应提供“00001101”的开机检测信号BDS。接着,信号处理单元130通过接收单元120接收“00001101”的开机检测信号BDS,并将开机检测信号BDS的信息码撷取出来,亦即此信息码例如为“00001101”。
之后,信号处理单元130会依据切换信号以及输出端口,将此“00001101”的信息码转换成至少一除错信号。当切换信号由连接端口140_1与显示单元150_1连接而产生时,信号处理单元130会将“00001101”的信息码转换成具有连接端口140_1对应的串行端口的除错信号,并将此除错信号通过连接端口140_1传送至显示单元150_1,以进行相应的显示。
当切换信号由连接端口140_1、140_2与显示单元150_1、150_2连接而产生时,信号处理单元130会将“00001101”的信息码转换成具有连接端口140_1对应的串行端口的除错信号以及具有连接端口140_2对应的并列端口的除错信号,并将这两个除错信号分别通过连接端口140_1、140_2传送至显示单元150_1、150_2,以进行相应的显示。如此一来,藉由取得并显示出伺服器100的开机检测信号BDS的信息码,可有效减少伺服器100的除错时间、成本及执行困难度,并提升除错效率。
请参考图2,其为本发明的伺服器的另一示意图。其中,本发明的除错装置110还包括储存单元210、切换单元220与显示单元230_1~230_N。而其余元件及其耦接关系可参考图2所示,故在此不再赘述。
储存单元210耦接信号处理单元130,用以储存开机检测信号BDS的信息码。也就是说,信号处理单元130接收开机检测信号BDS,会将开机检测信号BDS的信息码撷取出来,并将此信息码储存至储存单元210。其中,储存单元210例如为暂存器(Register)。
切换单元220耦接信号处理单元130,用以产生至少一切换信号。其中,切换单元220例如可为指拨开关。举例来说,当切换单元220例如产生“0001”的切换信号时,信号处理单元130可具此“0001”的切换信号而找到对应的输出端口,例如串行端口,而将开机检测信号BDS的信息码转换成具有串行端口的除错信号,并通过连接端口140_1传送出去。
当切换单元220例如产生“0010”的切换信号时,信号处理单元130可具此“0010”的切换信号而找到对应的输出端口,例如并列端口,而将开机检测信号BDS的信息码转换成具有并列端口的除错信号,并通过连接端口140_2传送出去。
当切换单元220例如产生“0100”的切换信号时,信号处理单元130可具此“0100”的切换信号而找到对应的输出端口,例如内部集成电路端口,而将开机检测信号BDS的信息码转换成具有内部集成电路端口的除错信号,并通过连接端口140_3传送出去。
当切换单元220例如产生“1000”的切换信号时,信号处理单元130可具此“1000”的切换信号而找到对应的输出端口,例如显示信号端口,而将开机检测信号BDS的信息码转换成具有显示信号端口的除错信号,并通过连接端口140_4传送出去。前述是以切换单元220对应4个连接端口140_1~140_4而产生对应的切换信号为例,但本实施例不限于此。所属领域具通常知识者可藉由前述说明推得切换单元220对应其他数量的连接端口而产生对应的切换信号的实施方式,故在此不再赘述。
显示单元230_1~230_N分别耦接连接端口140_1~140_N,用以接收至少一除错信号,并显示对应的至少一除错信号。进一步来说,显示单元230_1~230_N以一对一的方式耦接连接端口140_1~140_N。藉此,使用者便可通过切换单元220控制由哪一个显示单元显示出伺服器100的开机检测信号BDS的信息码,以得知伺服器的运作状况。如此一来,可有效减少伺服器100的除错时间、成本及执行困难度,并提升除错效率。
藉由前述实施例的说明,可以归纳出一种除错方法。请参考图3所示,其为本发明的除错方法的流程图。本实施例的除错方法适用于一伺服器上,且此伺服器包括控制芯片。在步骤S310中,接收控制芯片所产生的开机检测信号。在步骤S320中,依据至少一切换信号以及多个输出端口,将开机检测信号的信息码转换成至少一除错信号,其中输出端口彼此不同。在步骤S330中,传送至少一除错信号。在本实施例中,前述输出端口包括串行端口、并列端口、内部集成电路与显示信号端口或其他的信号输出端口。
本发明的实施例的除错装置与除错方法,其藉由信号处理单元取得控制芯片所产生的开机检测信号,并依据切换信号以及输出端口,将开机检测信号的信息码转换成对应的至少一除错信号,再由连接端口将前述除错信号传送出去。另外,前述切换信号可由连接端口至少其一与显示单元连接而产生或是由切换单元来产生。如此一来,可减少伺服器的除错时间、成本及执行困难度,并提升除错效率。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (8)
1.一种除错装置,适用于一伺服器上,该伺服器包括一控制芯片,其特征在于,该除错装置包括:
一接收单元,耦接该控制芯片,用以接收一开机检测信号;
一信号处理单元,耦接该接收单元,用以通过该接收单元接收该开机检测信号,并依据至少一切换信号以及多个输出端口,将该开机检测信号的一信息码转换成至少一除错信号,其中该些输出端口彼此不同;以及
多个连接端口,耦接该信号处理单元且分别对应该些输出端口其中之一,用以传送该至少一除错信号。
2.根据权利要求1所述的除错装置,其特征在于,该些输出端口包括串行端口、并列端口、内部集成电路与显示信号端口。
3.根据权利要求1所述的除错装置,其特征在于,更包括:
一储存单元,耦接该信号处理单元,用以储存该开机检测信号的该信息码。
4.根据权利要求1所述的除错装置,其特征在于,更包括:
一切换单元,耦接该信号处理单元,用以产生该切换信号。
5.根据权利要求1所述的除错装置,其特征在于,更包括:
多个显示单元,分别耦接该些连接端口,用以接收该至少一除错信号,并显示对应的该至少一除错信号。
6.根据权利要求1所述的除错装置,其特征在于,该接收单元包括一低脚位数端口。
7.根据权利要求1所述的除错装置,其特征在于,该至少一切换信号由该些连接端口至少其中之一与一显示单元连接而产生。
8.一种除错方法,适用于一伺服器上,该伺服器包括一控制芯片,其特征在于,该除错方法包括:
接收该控制芯片所产生的一开机检测信号;
依据至少一切换信号以及多个输出端口,将该开机检测信号的一信息码转换成至少一除错信号,其中该些输出端口彼此不同;以及
传送该至少一除错信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195505.3A CN104182309A (zh) | 2013-05-23 | 2013-05-23 | 除错装置与除错方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310195505.3A CN104182309A (zh) | 2013-05-23 | 2013-05-23 | 除错装置与除错方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104182309A true CN104182309A (zh) | 2014-12-03 |
Family
ID=51963379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310195505.3A Pending CN104182309A (zh) | 2013-05-23 | 2013-05-23 | 除错装置与除错方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104182309A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110955565A (zh) * | 2018-09-27 | 2020-04-03 | 佛山市顺德区顺达电脑厂有限公司 | 服务器及其侦错方法 |
CN112579178A (zh) * | 2019-09-29 | 2021-03-30 | 佛山市顺德区顺达电脑厂有限公司 | 开机程序除错系统及其主机与方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1622048A (zh) * | 2003-11-24 | 2005-06-01 | 神基科技股份有限公司 | 显示电脑系统除错结果的方法及装置 |
US20050223298A1 (en) * | 2004-03-25 | 2005-10-06 | Nec Electronics Corporation | Switcher for debugging and debugging method |
CN101609422A (zh) * | 2008-06-19 | 2009-12-23 | 环旭电子股份有限公司 | 主板除错卡 |
CN101739320A (zh) * | 2008-11-27 | 2010-06-16 | 英业达股份有限公司 | 服务器的检错装置与其检错方法 |
CN201583939U (zh) * | 2009-12-18 | 2010-09-15 | 芯发威达电子(上海)有限公司 | 串行外设接口除错卡装置 |
CN102081564A (zh) * | 2009-11-26 | 2011-06-01 | 英业达股份有限公司 | 系统除错的方法及具有除错功能的系统 |
CN102135930A (zh) * | 2010-12-17 | 2011-07-27 | 威盛电子股份有限公司 | 计算机系统的侦错装置及其方法 |
WO2012127692A1 (ja) * | 2011-03-24 | 2012-09-27 | 富士通株式会社 | 情報処理装置、送信装置、および情報処理装置の制御方法 |
-
2013
- 2013-05-23 CN CN201310195505.3A patent/CN104182309A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1622048A (zh) * | 2003-11-24 | 2005-06-01 | 神基科技股份有限公司 | 显示电脑系统除错结果的方法及装置 |
US20050223298A1 (en) * | 2004-03-25 | 2005-10-06 | Nec Electronics Corporation | Switcher for debugging and debugging method |
CN101609422A (zh) * | 2008-06-19 | 2009-12-23 | 环旭电子股份有限公司 | 主板除错卡 |
CN101739320A (zh) * | 2008-11-27 | 2010-06-16 | 英业达股份有限公司 | 服务器的检错装置与其检错方法 |
CN102081564A (zh) * | 2009-11-26 | 2011-06-01 | 英业达股份有限公司 | 系统除错的方法及具有除错功能的系统 |
CN201583939U (zh) * | 2009-12-18 | 2010-09-15 | 芯发威达电子(上海)有限公司 | 串行外设接口除错卡装置 |
CN102135930A (zh) * | 2010-12-17 | 2011-07-27 | 威盛电子股份有限公司 | 计算机系统的侦错装置及其方法 |
WO2012127692A1 (ja) * | 2011-03-24 | 2012-09-27 | 富士通株式会社 | 情報処理装置、送信装置、および情報処理装置の制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110955565A (zh) * | 2018-09-27 | 2020-04-03 | 佛山市顺德区顺达电脑厂有限公司 | 服务器及其侦错方法 |
CN112579178A (zh) * | 2019-09-29 | 2021-03-30 | 佛山市顺德区顺达电脑厂有限公司 | 开机程序除错系统及其主机与方法 |
CN112579178B (zh) * | 2019-09-29 | 2022-04-05 | 佛山市顺德区顺达电脑厂有限公司 | 开机程序除错系统及其主机与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201540533U (zh) | 计算机系统 | |
US9846625B2 (en) | Method and device for debugging a MIPS-structure CPU with southbridge and northbridge chipsets | |
US9405649B2 (en) | Debugging circuit | |
CN102650975A (zh) | 用于多硬件平台飞腾服务器的i2c总线的实现方法 | |
US20160217052A1 (en) | Debug circuit, debug request circuit and debug system | |
CN102662835A (zh) | 一种针对嵌入式系统的程序调试方法及嵌入式系统 | |
CN102801818B (zh) | 基于ZigBee技术的传感器通用接口采集系统 | |
US20210173992A1 (en) | Fpga chip-based handler simulation test system and a test method | |
CN102135930A (zh) | 计算机系统的侦错装置及其方法 | |
CN107066746A (zh) | 基于i2c接口通过cpld来实现pca9555功能的方法 | |
CN102479141A (zh) | 监控上电自检信息的处理系统 | |
CN103744769A (zh) | 一种基于逻辑芯片cpld的快速定位服务器电源故障的方法 | |
CN103793302A (zh) | 除错装置 | |
CN102902613A (zh) | 计算机系统及其诊断方法 | |
US9904640B2 (en) | Program loading system for multiple motherboards | |
US11853247B2 (en) | Interface switching apparatus, communication device, and interface switching method | |
CN104182309A (zh) | 除错装置与除错方法 | |
CN201562271U (zh) | 计算机系统 | |
US9454438B2 (en) | Recovery circuit for basic input-output system | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
CN104182290A (zh) | 除错装置及除错方法 | |
CN104035844A (zh) | 一种故障测试方法及电子设备 | |
CN103294837A (zh) | 一种集成电路的验证调试方法及系统 | |
CN102819473B (zh) | 一种检测计算机故障的方法、计算机和显示装置 | |
CN102053888A (zh) | 运算装置的自我检测方法与系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141203 |
|
WD01 | Invention patent application deemed withdrawn after publication |