CN112595967B

CN112595967B - 一种芯片测试模式的进入方法及系统

Info

Publication number: CN112595967B
Application number: CN202011335138.9A
Authority: CN
Inventors: 王锐; 张良臣; 莫军; 王亚波; 李建军
Original assignee: Unicmicro Guangzhou Co ltd
Current assignee: Unicmicro Guangzhou Co ltd
Priority date: 2020-11-24
Filing date: 2020-11-24
Publication date: 2021-10-12
Anticipated expiration: 2040-11-24
Also published as: CN112595967A

Abstract

本发明公开了一种芯片测试模式的进入方法及系统，涉及集成电路技术领域。其中方法包括：接收SPI协议命令；判断所述SPI协议命令是否为Enable命令；若是，则确定芯片要进入测试模式；确定所述芯片要进入测试模式后，将CPU通路旁路，将接收命令逻辑电路作为命令通路；将来自所述接收命令逻辑电路的命令转化为总线的读写操作，进入所述芯片的测试模式。本发明不需要在系统上添加多余的不可进行功能复用的测试模式选择IO，并且在芯片封装后，仍旧可以通过SPI协议命令使芯片进入测试模式。

Description

一种芯片测试模式的进入方法及系统

技术领域

本发明涉及集成电路技术领域，尤其涉及一种芯片测试模式的进入方法及系统。

背景技术

集成电路的生产异常复杂，任何生产偏差都会导致芯片出现各种质量缺陷。SCAN测试是数字电路测试的重要手段之一。SCAN测试作为DFT测试(Design for Testability，指在集成电路的设计过程中增加测试电路，用来检测芯片在生产制造过程中是否引入瑕疵)中的一种重要的测试模式，可以有效的筛除在生产过程中引入的坏片，提高产品质量。

微控制单元(Microcontroller Unit，MCU)应用非常广泛，大到汽车、飞机，小到手环、儿童玩具，都离不开MCU的控制。MCU有着集成度高、面积小等特点，这使得MCU中IO数量往往会十分有限。现阶段，MCU中的SCAN模式的进入方法，多是通过增加一个测试模式选择IO，并结合其它的功能IO共同起作用，决定SCAN模式的进入。这种办法设计虽然简单，但是由于新增添了一个测试模式选择的IO，且这个测试模式选择IO不能复用成其它功能模式引脚，导致IO资源的浪费。此外，由于测试模式选择IO不和其它功能复用，导致在封装时，该测试模式选择IO往往不会被封装出来，这样使得这些芯片在封装后无法再次进入SCAN测试模式进行SCAN复测。

发明内容

本发明目的在于，提供一种芯片测试模式的进入方法，通过在系统总线上添加SCAN模式寄存器，并通过专门的SPI协议从接口向所述SCAN模式寄存器写入数据，以实现芯片进入模式。

为实现上述目的，本发明实施例提供一种芯片测试模式的进入方法，包括：

接收SPI协议命令；

判断所述SPI协议命令是否为Enable命令；若是，则确定芯片要进入测试模式；

确定所述芯片要进入测试模式后，将CPU通路旁路，将接收命令逻辑电路作为命令通路；

将来自所述接收命令逻辑电路的命令转化为总线的读写操作，进入所述芯片的测试模式。

优选地，所述判断所述SPI协议命令是否为Enable命令，包括：

通过测试信号处理逻辑判断所述SPI协议命令是否为Enable命令；

当所述SPI协议命令是Enable命令时，测试信号处理逻辑输出高电平测试信号；

当所述SPI协议命令不是Enable命令时，测试信号处理逻辑输出低电平测试信号。

优选地，所述测试信号处理逻辑用于防止芯片在应用模式时误切换至测试模式。

优选地，所述SPI协议命令通过接收命令逻辑电路获取。

优选地，在芯片进入测试模式之前，在所述芯片中预先设置用于进入测试模式的预设特征值，带有所述预设特征值的数据为Enable指令。

为实现上述目的，本发明实施例还提供一种芯片测试模式的进入系统，包括：

接收模块，用于接收SPI协议命令；

判断模块，用于判断所述SPI协议命令是否为Enable命令；若是，则确定所述芯片要进入测试模式；

选择模块，用于在确定所述芯片要进入测试模式后，将CPU通路旁路，接收来自所述接收命令逻辑电路的命令；

测试模块，用于将来自所述接收命令逻辑电路的命令转化为总线的读写操作，进入所述芯片的测试模式。

优选地，所述判断模块包括输出模块；

所述输出模块，用于在所述SPI协议命令是Enable命令时，控制测试信号处理逻辑输出高电平测试信号，在所述SPI协议命令不是Enable命令时，控制测试信号处理逻辑输出低电平测试信号。

优选地，所述接收模块通过接收命令逻辑电路获取所述SPI协议命令。

优选地，还包括特征值预设模块，用于在芯片进入测试模式之前，在所述芯片中预先设置用于进入测试模式的预设特征值；带有所述预设特征值的数据为Enable指令。

本发明的实施例，具有如下有益效果：

本发明提供了一种芯片测试模式的进入方法及系统，其中方法包括：接收SPI协议命令；判断所述SPI协议命令是否为Enable命令；若是，则确定芯片要进入测试模式；确定所述芯片要进入测试模式后，将CPU通路旁路，将接收命令逻辑电路作为命令通路；将来自所述接收命令逻辑电路的命令转化为总线的读写操作，进入所述芯片的测试模式。相较于现有技术，本发明通过在系统总线上添加SCAN模式寄存器，并通过专门的SPI协议从接口向所述SCAN模式寄存器写入数据，以实现芯片进入模式，不需要在系统上添加多余的不可进行功能复用的测试模式选择IO，并且在芯片封装后，仍旧可以通过SPI协议命令使芯片进入测试模式。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明某一实施例提供的芯片测试模式的进入方法的流程示意图；

图2是本发明另一实施例提供的芯片测试模式的进入方法的流程示意图；

图3是本发明某一实施例提供的利用芯片测试模式的进入方法产生的时序图；

图4是本发明某一实施例提供的利用芯片测试模式的进入方法产生的逻辑示意图；

图5是本发明某一实施例提供的利用芯片测试模式的进入系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，文中所使用的步骤编号仅是为了方便描述，不对作为对步骤执行先后顺序的限定。

应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

为了便于本领域技术人员理解本发明实施例，以下对本发明实施例的相关技术内容进行说明。

可测试电路设计(Design for Testability，DFT)是指在集成电路的设计过程中增加测试电路，用来检测芯片在生产制造过程中是否引入瑕疵的方法。

扫描链测试(SCAN测试)，是一种重要的测试方法，隶属于DFT中的一种模式，用来检测芯片在生产制造过程中是否存在瑕疵。Scan Chain是SCAN模式中的扫描链，在SCAN模式下，芯片内部将数字电路中的寄存器的Q端和D端通过组合逻辑相连接，组成一条或多条时序链，这些链就叫Scan Chain。

串行外设接口通信协议(Serial Peripheral Interface，SPI协议)是一种通信协议，标准的SPI协议通过4根信号线通信，具有通信稳定、速度快等优点。

模拟上电复位电路(Power-on Reset，POR)，上电时产生整个芯片复位信号。上电后复位释放，除非芯片断电后再次上电，否则此电路的输出不会再次产生复位。

门控时钟单元(Clock-Gating，ICG)，其通过时钟使能端控制时钟信号的开启或者关闭。

外围设备(peripheral)是指安装在计算机主机外的硬设备，透过各式适配卡与排线来和计算机主机相连接，提供与扩充各式各样的计算机功能。例如：打印机、调制解调器、鼠标或扫描仪等。

数据选择器(multiplexer，MUX)在多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器，也称多路选择器或多路开关。

AD转换芯片里面的WR，是写的意思，有效时往芯片写入控制字或待转换的数据。AD转换芯片里面的RD，是读的意思，有效时重AD芯片里面读取转换后的数据。

下面，将通过几个具体的实施例对本发明实施例提供的芯片测试模式的进入方法进行详细介绍和说明。

请参阅图1，图1是本发明某一实施例提供的芯片测试模式的进入方法的流程示意图。本发明实施例提供一种芯片测试模式的进入方法，包括：

步骤S110，接收SPI协议命令。

SPI协议命令通过接收命令逻辑电路获取。

步骤S120，判断SPI协议命令是否为Enable命令；若是，则确定芯片要进入测试模式。通过测试信号处理逻辑判断SPI协议命令是否为Enable命令；当SPI协议命令是Enable命令时，测试信号处理逻辑输出高电平测试信号；当SPI协议命令不是Enable命令时，测试信号处理逻辑输出低电平测试信号。测试信号处理逻辑用于防止芯片在应用模式时误切换至测试模式。

步骤S130，确定芯片要进入测试模式后，将CPU通路旁路，将接收命令逻辑电路作为命令通路；

步骤S140，将来自接收命令逻辑电路的命令转化为总线的读写操作，进入芯片的测试模式。可以理解地，在芯片进入测试模式之前，需要在芯片中预先设置用于进入测试模式的预设特征值，带有预设特征值的数据为Enable指令。

请参阅图2和图3。图2是本发明另一实施例提供的芯片测试模式的进入方法的流程示意图。图3是本发明某一实施例提供的利用芯片测试模式的进入方法产生的时序图。

在一个具体实施方式中，基于本发明实施例提供的芯片测试模式的进入方法，芯片(MCU)包括SPIS模块、SCAN MODE LOGIC模块和BUS MUX模块。SPIS为接收命令逻辑电路,其通过四个接口IO1～IO4接收输入的符合SPI协议的命令。SPIS模块中包含测试信号(TEST_EN)处理逻辑。测试信号只有在SPIS模块接收到命令为Enable指令时才会为1，在SPIS未收到Enable指令时，其值保持为0。Enable指令即为SPIS模块接收的数据为一个特定值，这个特定值可以在设计时指定。测试信号处理逻辑在芯片中起到防止在应用模式时误进测试模式的作用。只有当接收到Enable命令后，芯片才可以通过SPIS的接口接收其它的命令，从而使得芯片进入SCAN模式。在接收到Enable命令前，SPIS模块输入的命令被芯片系统忽略，系统无法进入SCAN模式。

图3中IO1、IO2、IO3分别对应SPI协议中的SCK、CSN和MOSI三根信号，他们与其它功能进行复用，这样不会造成IO资源的浪费。片选信号(chip select，CSN)、时钟信号(clocksignal，SCK)、主机输出从机输入(master output slave input，MOSI)。

具体信号和IO的对应关系可以根据应用做更改，REC_DAT信号为SPIS接收到的数据，当其值为RecDat特征值时，即SPIS接收到的命令为Enable命令，TEST_EN为1，SPIS命令通路选通。

图2中BUS MUX为命令选择器，其根据TEST_EN信号选择总线的输入命令来自SPIS还是CPU。当TEST_EN信号为0时，BUS MUX将选择CPU命令通路，这时MCU系统工作在正常应用模式下。当SPIS接收到Enable命令后，TEST_EN信号为1，这时BUS MUX将旁路CPU通路，选择SPIS通路作为命令通路，这时系统工作在测试模式下，SPIS接收到的命令将直接转换为对MCU系统总线的读写操作。

除了SPIS和BUS MUX，本发明公开的MCU芯片中SCAN模式进入电路的实现方法中还含有SCAN MODE LOGIC。SCAN MODE LOGIC内部含有SCAN_MODE寄存器，其可以根据总线上的命令来读写。

请参阅图4，图4为SCAN MODE LOGIC中SCAN_MODE产生逻辑示意图。当SPIS接收到Enable命令后，TEST_EN信号为1。这时，MCU中的CPU被BUS MUX旁路。SCAN MODE LOGIC中的SCAN_MODE寄存器可以通过SPIS接口的命令进行读写。当SPIS接口接收到向SCAN_MODE寄存器写1的命令后，SPIS将收到的SPI命令转化为总线的写操作，通过图3中的BUS WR逻辑，对SCAN_MODE寄存器写1。SCAN_MODE寄存器的复位端接模拟模块的POR的复位输出，这样在SCAN模式下，SCAN_MODE寄存器的复位端不会由于Scan Chain的跳动而改变SCAN模式的状态。当SCAN_MODE为1后，SCAN_MODE寄存器的输出端一方面通过或门，环回给输入D端，另一方面，SCAN_MODE会通过反相器将此寄存器的时钟端通过时钟门控器件ICG停掉，这样保证了在SCAN_MODE为1后，SCAN_MODE寄存器的时钟、复位和信号输入D端都不会随着ScanChain的跳动而改变SCAN模式。

请参阅图5，图5是本发明某一实施例提供的利用芯片测试模式的进入系统的结构示意图。在本实施例中与上述实施例相同的部分，在此不再赘述。本发明实施例还提供一种芯片测试模式的进入系统，包括：

接收模块01，用于接收SPI协议命令；具体地，接收模块通过接收命令逻辑电路获取SPI协议命令。

判断模块02，用于判断SPI协议命令是否为Enable命令；若是，则确定芯片要进入测试模式；其中，判断模块包括输出模块；输出模块，用于在SPI协议命令是Enable命令时，控制测试信号处理逻辑输出高电平测试信号，在SPI协议命令不是Enable命令时，控制测试信号处理逻辑输出低电平测试信号。测试信号处理逻辑用于防止芯片在应用模式时误切换至测试模式。

选择模块03，用于在确定芯片要进入测试模式后，将CPU通路旁路，接收来自接收命令逻辑电路的命令。

测试模块04，用于将来自接收命令逻辑电路的命令转化为总线的读写操作，进入芯片的测试模式。

还包括特征值预设模块05，用于在芯片进入测试模式之前，在芯片中预先设置用于进入测试模式的预设特征值；带有预设特征值的数据为Enable指令。

本发明通过在系统总线上添加SCAN模式寄存器，并通过专门的SPI协议从接口向所述SCAN模式寄存器写入数据，以实现芯片进入模式，不需要在系统上添加多余的不可进行功能复用的测试模式选择IO，并且在芯片封装后，仍旧可以通过SPI协议命令使芯片进入测试模式。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims

1.一种芯片测试模式的进入方法，其特征在于，包括：

接收SPI协议命令；

判断所述SPI协议命令是否为Enable命令；若是，则确定芯片要进入测试模式；所述判断所述SPI协议命令是否为Enable命令，包括：通过测试信号处理逻辑判断所述SPI协议命令是否为Enable命令；当所述SPI协议命令是Enable命令时，测试信号处理逻辑输出高电平测试信号；当所述SPI协议命令不是Enable命令时，测试信号处理逻辑输出低电平测试信号；

2.根据权利要求1所述的芯片测试模式的进入方法，其特征在于，所述测试信号处理逻辑用于防止芯片在应用模式时误切换至测试模式。

3.根据权利要求1所述的芯片测试模式的进入方法，其特征在于，所述SPI协议命令通过接收命令逻辑电路获取。

4.根据权利要求1所述的芯片测试模式的进入方法，其特征在于，在芯片进入测试模式之前，在所述芯片中预先设置用于进入测试模式的预设特征值，带有所述预设特征值的数据为Enable指令。

5.一种芯片测试模式的进入系统，其特征在于，包括：

接收模块，用于接收SPI协议命令；

判断模块，用于判断所述SPI协议命令是否为Enable命令；若是，则确定所述芯片要进入测试模式；所述判断模块包括输出模块；所述输出模块，用于在所述SPI协议命令是Enable命令时，控制测试信号处理逻辑输出高电平测试信号，在所述SPI协议命令不是Enable命令时，控制测试信号处理逻辑输出低电平测试信号；

6.根据权利要求5所述的芯片测试模式的进入系统，其特征在于，所述测试信号处理逻辑用于防止芯片在应用模式时误切换至测试模式。

7.根据权利要求5所述的芯片测试模式的进入系统，其特征在于，所述接收模块通过接收命令逻辑电路获取所述SPI协议命令。

8.根据权利要求5所述的芯片测试模式的进入系统，其特征在于，还包括特征值预设模块，用于在芯片进入测试模式之前，在所述芯片中预先设置用于进入测试模式的预设特征值；带有所述预设特征值的数据为Enable指令。