KR970018600A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR970018600A
KR970018600A KR1019960039154A KR19960039154A KR970018600A KR 970018600 A KR970018600 A KR 970018600A KR 1019960039154 A KR1019960039154 A KR 1019960039154A KR 19960039154 A KR19960039154 A KR 19960039154A KR 970018600 A KR970018600 A KR 970018600A
Authority
KR
South Korea
Prior art keywords
input
test mode
output
data
test
Prior art date
Application number
KR1019960039154A
Other languages
English (en)
Inventor
에이이찌 이와나미
도시오 와다
Original Assignee
이와자끼 히데히꼬
닛데쓰 세미콘다꾸다 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와자끼 히데히꼬, 닛데쓰 세미콘다꾸다 가부시끼가이샤 filed Critical 이와자끼 히데히꼬
Publication of KR970018600A publication Critical patent/KR970018600A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수의 입출력 단자를 갖는 메모리장치를 시험하는 경우에 동측수의 제한을 완화하여 메모리 시험의 생산성을 개선한다.
메모리 어레이(11)의 입출력 패드(I/O1~I/O16)는 끝에서 4개씩 그룹화되어 각 그룹에 대응하여 각각 시험회로(14-1) 등을 설치한다. 입출력 패드(I/O1, I/O5, I/O9, I/O13)만이 IC 테스터의 도시하지 않은 시험 데이터 단자에 접속되고, 다른 입출력 패드는 미접속으로 한다. 시험회로(14-1)는 장치가 시험모드에 들어간 것을 검출하기 위한 시험모드 검출회로(21)와 하나와 입출력 패드(I/O)로부터 입력된 데이터를 4개의 매모리셀에 기입하는 시험모드 기입회로(22-1~22-4)와 4개의 메모리셀로부터 데이터를 독출한 데이터가 일치하는지의 여부를 판정하는 일치회로(23)와 그 판정결과를 입출력 패드(I/O)에 출력하는 데이터 출력회로(24)를 구비한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 본 발명의 한 개의 실시형태에 관한 반도체 기억장치의 구성을 나타내는 도면.

Claims (5)

  1. 데이터 입출력용의 복수의 입출력 단자와, 상기 입출력 단자 중 하나의 입출력 데이터를 복수의 메모리셀에 기입하는 기입수단과, 상기 복수의 메모리셀 각각으로부터 데이터가 독출하고, 상기 데이터를 일치하는지의 여부 및 일치하는 경우의 일치 데이터를 판정하는 판정수단과,상기 판정수단에 의한 판정결과를 상기 한 개의 입출력 단자에 출력하는 출력수단을 구비하며,상기 입출력 단자중 일부의 입출력 단자만을 사용하여 모든 메모리셀을 시험하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 메모리셀을 시험하기 위한 시험모드로의 이행을 검출하는 시험모드 검출수단을 또한 구비하는 것을 특징으로 하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 시험모드 검출수단은 제어핀의 일부 및 어드레스핀의 일부에 주어진 신호가 소정의 조건을 만족시킨 것을 가지고 시험모드로의 이행을 검출하는 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 상기 시험모드 검출수단이 시험모드로의 이행을 검출하기 위한 소정의 조건은 기입불능 신호가 활성화하고, 또한 칼럼, 어드레스, 스토로브 신호가 저어드레스 스토로브 신호 보다도 빨리 활성화 하는 RAS 전의 CAS 상태로 되어 있는 경우, 특정한 2개의 어드레스 라인에 소정 데이터가 설정되는 것인 것을 특징으로 하는 반도체 기억장치.
  5. 제3항에 있어서, 상기 시험모드 검출수단은 상기 제어신호용 핀 및 어드레스 신호용 핀 중 특정의 핀에 통상 전압 이상의 고전압이 인가된 것을 가지고 시험모드로의 이행을 검출하는 것을 특징으로 하는 반도체 기억장치.
KR1019960039154A 1995-09-20 1996-09-10 반도체 기억장치 KR970018600A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-266223 1995-09-20
JP7266223A JPH0991998A (ja) 1995-09-20 1995-09-20 半導体記憶装置

Publications (1)

Publication Number Publication Date
KR970018600A true KR970018600A (ko) 1997-04-30

Family

ID=17427982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039154A KR970018600A (ko) 1995-09-20 1996-09-10 반도체 기억장치

Country Status (3)

Country Link
US (1) US5717643A (ko)
JP (1) JPH0991998A (ko)
KR (1) KR970018600A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488325B1 (ko) * 2001-11-29 2005-05-11 미쓰비시덴키 가부시키가이샤 단자의 입력 용량이 감소된 반도체 장치
KR100480568B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5862146A (en) * 1997-04-15 1999-01-19 Texas Instruments Incorporated Process of testing memory parts and equipment for conducting the testing
US6009026A (en) * 1997-07-28 1999-12-28 International Business Machines Corporation Compressed input/output test mode
US5926422A (en) * 1997-10-02 1999-07-20 Texas Instruments Incorporated Integrated circuit memory device having current-mode data compression test mode
KR100265764B1 (ko) * 1998-02-02 2000-10-02 윤종용 다수군의 데이터 입출력 채널들 중 어느 일군이 선택되어 테스트되는 반도체 메모리장치
US5933378A (en) * 1998-02-26 1999-08-03 Micron Technology, Inc. Integrated circuit having forced substrate test mode with improved substrate isolation
JPH11317100A (ja) 1998-05-06 1999-11-16 Mitsubishi Electric Corp 半導体記憶装置
KR100408395B1 (ko) 2001-01-26 2003-12-06 삼성전자주식회사 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
KR100425444B1 (ko) * 2001-03-27 2004-03-30 삼성전자주식회사 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법
JP3925839B2 (ja) * 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP3943890B2 (ja) * 2001-10-18 2007-07-11 富士通株式会社 半導体装置
US6639859B2 (en) * 2001-10-25 2003-10-28 Hewlett-Packard Development Company, L.P. Test array and method for testing memory arrays
US6865297B2 (en) * 2003-04-15 2005-03-08 Eastman Kodak Company Method for automatically classifying images into events in a multimedia authoring application
US7298895B2 (en) * 2003-04-15 2007-11-20 Eastman Kodak Company Method for automatically classifying images into events
KR100660538B1 (ko) * 2004-06-30 2006-12-22 삼성전자주식회사 반도체 메모리 장치
JP4562468B2 (ja) * 2004-09-13 2010-10-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4593414B2 (ja) * 2005-09-21 2010-12-08 富士通セミコンダクター株式会社 半導体装置の設計装置、設計方法及びプログラム
US8078618B2 (en) 2006-01-30 2011-12-13 Eastman Kodak Company Automatic multimode system for organizing and retrieving content data files
JP2007272982A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその検査方法
JP2009070456A (ja) * 2007-09-12 2009-04-02 Renesas Technology Corp 半導体記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228000A (en) * 1990-08-02 1993-07-13 Mitsubishi Denki Kabushiki Kaisha Test circuit of semiconductor memory device
JP2812004B2 (ja) * 1991-06-27 1998-10-15 日本電気株式会社 スタティック型ランダムアクセスメモリ装置
JPH07312100A (ja) * 1994-05-17 1995-11-28 Seiko Instr Inc 半導体メモリ集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480568B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 고전압검출부,및이를구비한반도체메모리장치와반도체메모리장치의모드구별방법
KR100488325B1 (ko) * 2001-11-29 2005-05-11 미쓰비시덴키 가부시키가이샤 단자의 입력 용량이 감소된 반도체 장치

Also Published As

Publication number Publication date
US5717643A (en) 1998-02-10
JPH0991998A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
KR970018600A (ko) 반도체 기억장치
KR100487176B1 (ko) 메모리 장치용 고속 검사 시스템
KR940004653A (ko) 반도체 메모리 장치
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
DE69628196D1 (de) Einrichtung und verfahren zum einschalten einer funktion in einem vielspeichermodul
KR890008851A (ko) 전기적으로 프로그래밍 가능한 메모리셀의 테스트 방법 및 그 집적회로
US5519712A (en) Current mode test circuit for SRAM
KR900019050A (ko) 반도체 집적회로 장치
EP0242255A3 (en) Circuit testing system
KR930006736A (ko) 반도체 기억장치
US6515922B1 (en) Memory module
KR950015397A (ko) 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법
KR910001744A (ko) 반도체 기억장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR19990007406A (ko) 동기식 반도체 기억장치
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR100474985B1 (ko) 메모리로직복합반도체장치
EP0377455A3 (en) Test mode switching system for lsi
TW375826B (en) Merged DQ circuit of semiconductor device and method thereof
US7061821B2 (en) Address wrap function for addressable memory devices
US7248068B2 (en) Semiconductor device and method for testing semiconductor device
KR970030584A (ko) 반도체 기억장치
TW349226B (en) A test method of high speed memory devices in which limit conditions for the clock signals are defined
KR970017693A (ko) 테스트 회로
KR950006876A (ko) 롤콜 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application