CN103248843B - 一种cmos图像传感器 - Google Patents

Abstract

本发明公开了一种CMOS图像传感器，包括像素阵列、采样电路、逻辑电路和放大器，还包括：时钟产生器、输出管脚AON与输出管脚AOP；所述时钟产生器与逻辑电路相连，用于为电路内部提供时钟信号；所述AON与AOP分别与一放大器相连，用于输出图像数据及图像数据的同步信号。通过采用本发明公开的传感器，减小了集成电路管脚数，并进一步缩小了集成电路的尺寸。

Description

一种CMOS图像传感器

技术领域

本发明涉及半导体制造领域，尤其涉及一种CMOS图像传感器。

背景技术

受益于半导体工艺快速发展，集成电路尺寸越来越小。随着集成电路尺寸的进一步减小，集成电路尺寸将受制于集成电路管脚(PIN)数。因此，需要减小集成电路管脚数，从而缩小集成电路尺寸。

如图1所示，现有技术中的CMOS图像传感器包括：像素阵列、采样电路、逻辑电路和放大器，且至少需要时钟信号管脚CLK，电源管脚VDD，输出管脚AOP和AON，同步信号管脚SYNC，和地管脚GND才能够完成基本功能。其中，像素阵列与采样电路相连，采样电路通过两个放大器分别与输出管脚AOP和AON相连；逻辑电路的两端分别与时钟信号管脚CLK与同步信号管脚SYNC相连；电源管脚VDD与地管脚GND分别连接在芯片两端。

现有技术的芯片中的CLK管脚为芯片内部电路提供时钟信号；SYNC管脚为芯片输出图像数据信号的同步信号，它标识有效输出数据的开始和结束；AOP和AON是输出管脚，其中AOP输出像素的复位电压，AON输出像素曝光后的信号电压。因此，现有技术中至少需要6个管脚完成CMOS图像传感器的基本功能，从而增大了集成电路的尺寸。

随着半导体工艺的日益发展，如何在不影响传感器基本功能的情况下，减少电路管脚数并进一步缩小集成电路的尺寸成为现在研究的热点课题。

发明内容

本发明的目的是提供一种CMOS图像传感器，减小集成电路管脚数，并进一步缩小集成电路的尺寸。

本发明的目的是通过以下技术方案实现的：

一种CMOS图像传感器，包括像素阵列、采样电路、逻辑电路和放大器，还包括：时钟产生器、输出管脚AON与输出管脚AOP；所述时钟产生器与逻辑电路相连，用于为电路内部提供时钟信号；所述AON与AOP分别与一放大器相连，用于输出图像数据及图像数据的同步信号。

由上述本发明提供的技术方案可以看出，通过采用管脚复用技术，对输出管脚AON与输出管脚AOP进行再次利用，使其原来的固定单一功能得以扩展，使得一个管脚可以实现多个功能，极大的减少了管脚数目，对减小集成电路的尺寸具有重大意义。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明背景技术中提供的现有技术中CMOS图像传感器的示意图；

图2为本发明实施例中提供的一种CMOS图像传感器的示意图；

图3为本发明实施例中提供的CMOS图像传感器信号传输的示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

实施例

图2为本发明实施例中提供的一种CMOS图像传感器的示意图。如图2所示，该传感器主要包括：像素阵列、采样电路、逻辑电路和放大器、时钟产生器、输出管脚AON与输出管脚AOP；所述时钟产生器与逻辑电路相连，用于为电路内部提供时钟信号；所述AON与AOP分别与一放大器相连，用于输出图像数据及图像数据的同步信号。

其中，所述AON与AOP用于输出图像数据及输出图像数据的同步信号包括：所述AON与AOP包括忙碌与空闲状态；当其处于忙碌状态时用于输出图像数据；当其处于空闲状态时用于输出图像数据的同步信号，该同步信号包括图像数据的帧头、行头与行尾。

输出所述图像数据的帧头包括：当所述AON输出信号为高电平，且AOP的输出为N个时钟周期时，输出为图像数据的帧头。

输出所述图像数据的行头包括：当所述AON输出信号为高电平，且AOP的输出为M个时钟周期时，输出为图像数据的行头；其中，N不等于M，且N与M均为大于1的正整数。

输出所述图像数据的帧头或行头还包括：当AON输出信号从低电平变为高电平时开始输出，从高电平变为低电平时终止输出。

当所述AON与AOP输出为图像数据或图像数据的帧头或行头时，通过外部设备对所述图像数据所述图像数据的帧头或所述图像数据的行头进行采样检测获取电路内部时钟信号的频率与相位。

输出所述图像数据的行尾包括：当所述AON与AOP的输出信号均为低电平时，输出为图像数据的行尾。

本发明实施例的目的在于通过减少管脚数量，从而缩小集成电路的尺寸。对比图1与图2可以看到，本发明实施例提供的CMOS图像传感器相对与现有的传感器减少了时钟管脚CLK和同步信号管脚SYNC；这两个管脚所实现的功能通过内置一个时钟产生器以及复用输出管脚AON与输出管脚AOP来实现。具体的：原有的时钟管脚CLK通过内置时钟产生器来为内部电路提供时钟信号（包括频率与相位），时钟产生器可由环形振荡器等现有电路技术实现，实现方式和方法没有限制，根据芯片自身要求选择合适的电路形式即可；原有的同步信号管脚SYNC通过复用输出管脚AON与AOP来实现，使其具备原有的输出图像数据的功能，且具备同步信号管脚SYNC所拥有的输出图像数据的同步信号的功能。对此，我们将管脚AOP与AON的工作状态进行了定义，即包括忙碌状态与空闲状态。在忙碌状态时进行图像数据的输出，在空闲状态下则进行图像数据的同步信号的输出（作为同步信号管脚SYNC）。

为了便于理解，下面结合附图3对输出管脚AON与AOP的功能做具体的介绍。如图3所示，信号Inner_CLK为时钟产生器产生的时钟信号，信号AOP与AON是AOP与AON管脚的输出信号；并且，还在信号AOP与AON输出的第一行图像数据前设置帧头(framehead)，在除第一行外的所有行图像数据前面设置行头(linehead)，以及在每一行图像数据之后设置行尾(lineend)来标识每一行图像数据输出的开始和结束，以此实现图像数据的同步信号的输出。

当管脚AOP与AON处于忙碌状态时，输出图像数据（图3中的Data），其原理与现有技术类似，不再赘述。

当管脚AOP与AON处于空闲状态时，作为同步信号管脚SYNC输出图像数据的帧头、行头与行尾。本发明实施例对输出图像数据的帧头、行头与行尾的条件做出了定义。

帧头：当所述AON输出信号为高电平，且AOP的输出为N（大于1的正整数）个时钟周期时，输出为图像数据的帧头。另外，管脚AON输出的信号从低电平变为高电平时标志着开始输出帧头，管脚AON输出信号从高电平变为低电平时标志着输出终止。其中，第一行的图像数据在每一个帧头的第N+S1（S1为大于0的正整数）个时钟周期输出，例如，在图3中S1=2。

行头：当所述AON输出信号为高电平，且AOP的输出为M（M为不等于N且大于1的正整数）个时钟周期时，输出为图像数据的行头。另外，管脚AON输出的信号从低电平变为高电平时标志着开始输出行头，管脚AON输出信号从高电平变为低电平时标志着输出终止。其中，在除了第一行外的所有行的图像数据在每一个行头的第M+S2（S2为大于0的正整数）个时钟周期输出，例如，在图3中S2=2。

行尾：当所述AON与AOP的输出信号均为低电平时，输出为图像数据的行尾。

需要说明的是，管脚AON输出的信号是高电平或是低电平以及管脚AOP输出是N、M个时钟周期或是低电平信号是由CMOS图像传感器芯片内部的逻辑电路所控制的。

进一步的，当输出为图像数据的帧头或行头时（管脚AOP输出是N、M个时钟周期），其输出的时钟信号的频率和相位与芯片内部的Inner_CLK是完全相同的。因为在帧头或者行头，管脚AOP输出是N、M个时钟周期时，其输出的时钟信号的频率和相位与芯片内部的Inner_CLK是完全相同的，这样，外部通过对管脚AOP与AON进行采样检测帧头或者行头时，即可知道芯片内部时钟信号Inner_CLK的频率和相位，从而在外部复现该时钟信号。此外，输出的图像数据和芯片内部的时钟信号Inner_CLK是完全同步的，同时我们在帧头和行头的定义中规定了：第一行图像数据在每一个帧头的第N+S1个时钟周期输出，在除第一行外的所有行的图像数据在每一个行头的第M+S2个时钟周期输出，这样外部用复现的时钟信号就可以对芯片输出的图像数据进行准确地采样。

本发明实施例通过采用管脚复用技术，对输出管脚AON与输出管脚AOP进行再次利用，使其原来的固定单一功能得以扩展，使得一个管脚可以实现多个功能，极大的减少了管脚数目，对减小集成电路的尺寸具有重大意义。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (6)

1.一种CMOS图像传感器，包括像素阵列、采样电路、逻辑电路和放大器，其特征在于，还包括：时钟产生器、输出管脚AON与输出管脚AOP；所述时钟产生器与逻辑电路相连，用于为电路内部提供时钟信号；所述AON与AOP分别与一放大器相连，用于输出图像数据及图像数据的同步信号；

当所述AON与AOP输出为图像数据或图像数据的帧头或行头时，通过外部设备对所述图像数据、所述图像数据的帧头或所述图像数据的行头进行采样检测获取电路内部时钟信号的频率与相位。

2.根据权利要求1所述的传感器，其特征在于，所述AON与AOP用于输出图像数据及输出图像数据的同步信号包括：

所述AON与AOP包括忙碌与空闲状态；当其处于忙碌状态时用于输出图像数据；当其处于空闲状态时用于输出图像数据的同步信号，该同步信号包括图像数据的帧头、行头与行尾。

3.根据权利要求2所述的传感器，其特征在于，输出所述图像数据的帧头包括：

当所述AON输出信号为高电平，且AOP的输出为N个时钟周期时，输出为图像数据的帧头。

4.根据权利要求3所述的传感器，其特征在于，输出所述图像数据的行头包括：

当所述AON输出信号为高电平，且AOP的输出为M个时钟周期时，输出为图像数据的行头；其中，N不等于M，且N与M均为大于1的正整数。

5.根据权利要求4所述的传感器，其特征在于，输出所述图像数据的帧头或行头还包括：

当AON输出信号从低电平变为高电平时开始输出帧头或行头，从高电平变为低电平时终止输出。

6.根据权利要求2所述的传感器，其特征在于，输出所述图像数据的行尾包括：

当所述AON与AOP的输出信号均为低电平时，输出为图像数据的行尾。