CN206077562U - 标准图像产生装置 - Google Patents

标准图像产生装置 Download PDF

Info

Publication number
CN206077562U
CN206077562U CN201621109837.0U CN201621109837U CN206077562U CN 206077562 U CN206077562 U CN 206077562U CN 201621109837 U CN201621109837 U CN 201621109837U CN 206077562 U CN206077562 U CN 206077562U
Authority
CN
China
Prior art keywords
module
resistance
voltage
signal
feet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201621109837.0U
Other languages
English (en)
Inventor
王成
崔少辉
孟晨
罗锦
姜会霞
范书义
魏保华
李岩
李柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ordnance Engineering College of PLA
Original Assignee
Ordnance Engineering College of PLA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ordnance Engineering College of PLA filed Critical Ordnance Engineering College of PLA
Priority to CN201621109837.0U priority Critical patent/CN206077562U/zh
Application granted granted Critical
Publication of CN206077562U publication Critical patent/CN206077562U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

本实用新型公开了一种标准图像产生装置,涉及图像处理装置技术领域。所述装置包括晶振,所述晶振与FPGA模块的时钟信号输入端连接,用于为FPGA模块提供工作时钟;JTAG下载接口与所述FPGA模块连接,用于在线下载FPGA程序;电源模块通过电压变换模块为所述FPGA模块提供3.3V工作电源并为信号合成模块提供±10V工作电源;信号合成模块与所述FPGA模块的信号输出端连接,用于将FPGA模块输出的图像信号和同步信号进行处理后生成标准图像。所述装置能够产生需要的标准图像,用于图像采集卡功能的自检,且所述装置结构简单,制作方便,成本低。

Description

标准图像产生装置
技术领域
本实用新型涉及图像处理装置技术领域,尤其涉及一种标准图像产生装置。
背景技术
随着通用自动测试系统技术的发展,自动测试系统往往会安装图像采集卡完成装备图像采集任务,这样就需要研究标准图像产生装置,供自动测试系统的自检使用,图像采集卡通过采集标准图像完成其功能自检。
然而市场上并没有方便获取的标准图像产生装置,尤其是模拟信号的标准图像产生装置。因此,以往自动测试系统图像采集卡自检往往通过在自检适配器中安装摄像头,图像采集卡连接摄像头输出完成功能自检,这种方式的缺点在于需要为摄像头单独开孔,而且摄像头难以固定在自检适配器中,导致有时自检不合格的原因可能是摄像头固定不好的原因导致的。为了解决上述问题,研究一种标准图像产生装置,对于需要完成图像采集卡自检的自动测试系统是非常必要的。
实用新型内容
本实用新型所要解决的技术问题是提供一种标准图像产生装置,所述装置能够产生需要的标准图像,用于图像采集卡功能的自检,且所述装置结构简单,制作方便,成本低。
为解决上述技术问题,本实用新型所采取的技术方案是:一种标准图像产生装置,其特征在于:包括FPGA模块、晶振模块、电源模块、电压变换模块、JTAG下载接口和信号合成模块,所述晶振与所述FPGA模块的时钟信号输入端连接,用于为所述FPGA模块提供工作时钟;所述JTAG下载接口与所述FPGA模块连接,用于在线下载FPGA程序;所述电源模块通过所述电压变换模块为所述FPGA模块提供3.3V工作电源并为所述信号合成模块提供±10V工作电源;所述信号合成模块与所述FPGA模块的信号输出端连接,用于将FPGA模块输出的图像信号和同步信号进行处理后生成标准图像。
进一步的技术方案在于:所述电压变换模块包括稳压器和电压变换器,所述电源模块的电源输出端分别与所述稳压器和电压变换器的电源输入端连接,所述稳压器的输出端与所述FPGA模块的供电端连接,稳压器用于为其提供3.3V工作电源;所述电压变换器的输出端与所述信号合成模块的供电端连接,电压变换器用于为其提供±10V工作电源。
进一步的技术方案在于:所述稳压器包括AMS1117型稳压芯片,所述稳压芯片的1脚接地,所述稳压芯片的2脚与4脚连接后分为三路,第一路经电容C2接地,第二路经电容C3接地,第三路为所述稳压器的电源输入端,所述稳压芯片的3脚分为两路,第一路与电源模块的电源输出端连接,第二路经电容C1接地。
进一步的技术方案在于:所述电压变化器包括MAX680型电压变换芯片,所述电压变换芯片的1脚经电容C4与所述电压变换芯片的7脚连接,所述电压变换芯片的2脚经电容C5与所述电压变换芯片的3脚连接,所述电压变换芯片的4脚分为两路,第一路经电容C6接地,第二路为所述电压变换器的-10V电源输出端;所述电压变换芯片的5脚接地;所述电压变换芯片的6脚为所述电压变换器的电源输入端;所述电压变换芯片的8脚分为两路,第一路经电容C7接地,第二路为所述电压变换器的+10V电源输出端。
进一步的技术方案在于:所述信号合成模块包括电阻R3,所述电阻R3的一端为所述信号合成模块的一个信号输入端,所述电阻R3的另一端经电位器W3后与运算放大器U2A的反相输入端连接;电阻R2的一端为所述信号合成模块的另一个信号输入端连接,所述电阻R2的另一端经电位器W2后与运算放大器U2A的反相输入端连接;电阻R1的一端接-10V电源,电阻R1的另一端经电位器W1后与运算放大器U2A的反相输入端连接;电阻R4的一端接地,另一端与运算放大器U2A的正相输入端连接;运算放大器U2A的4脚和11脚分别与+10V电源和-10V电源连接;所述运算放大器U2A的输出端分为两路,第一路与电阻R6的一端连接,第二路经电阻R5与运算放大器U2A的反相输入端连接;电阻R6的另一端分为两路,第一路与运算放大器U2B的反相输入端连接,第二路经电阻R8后与所述运算放大器U2B的输出端连接,所述运算放大器U2B的输出端为所述信号合成模块的标准图像输出端,所述运算放大器U2B的同相输入端经电阻R7后接地。
进一步的技术方案在于:所述FPGA模块使用EPM3032ATC44型可编辑逻辑器件。
采用上述技术方案所产生的有益效果在于:所述装置能够产生需要的标准图像,用于图像采集卡功能的自检,且所述装置结构简单,制作方便,成本低。
附图说明
图1是本实用新型实施例所述装置的原理框图;
图2是本实用新型实施例中所述稳压器的电路原理图;
图3是本实用新型实施例中所述电压变换器的电路原理图;
图4是本实用新型实施例中所述信号合成模块的电路原理图;
图5是本实用新型实施例中所述FPGA模块的电路原理图;
图6是本实用新型实施例中所述JTAG下载接口的电路原理图;
图7是本实用新型实施例中所产生的一种标准图像。
具体实施方式
下面结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是本实用新型还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广,因此本实用新型不受下面公开的具体实施例的限制。
如图1所示,本实用新型实施例公开了一种标准图像产生装置,包括FPGA模块、晶振模块、电源模块、电压变换模块、JTAG下载接口和信号合成模块,JTAG下载接口的具体形式如图6所示。所述晶振与所述FPGA模块的时钟信号输入端连接,用于为所述FPGA模块提供工作时钟;所述JTAG下载接口与所述FPGA模块连接,用于在线下载FPGA程序;所述电源模块通过所述电压变换模块为所述FPGA模块提供3.3V工作电源并为所述信号合成模块提供±10V工作电源;所述信号合成模块与所述FPGA模块的信号输出端连接,用于将FPGA模块输出的图像信号和同步信号进行处理后生成标准图像。
进一步的,在本实用新型的一个实施例中,如图1所示,所述电压变换模块包括稳压器和电压变换器。所述电源模块的电源输出端分别与所述稳压器和电压变换器的电源输入端连接,所述稳压器的输出端与所述FPGA模块的供电端连接,稳压器用于为其提供3.3V工作电源;所述电压变换器的输出端与所述信号合成模块的供电端连接,电压变换器用于为其提供±10V工作电源。
在本实用新型的一个实施例中,如图2所示,所述稳压器包括AMS1117型稳压芯片,所述稳压芯片的1脚接地,所述稳压芯片的2脚与4脚连接后分为三路,第一路经电容C2接地,第二路经电容C3接地,第三路为所述稳压器的电源输入端,所述稳压芯片的3脚分为两路,第一路与电源模块的电源输出端连接,第二路经电容C1接地。
在本实用新型的一个实施例中,如图3所示,所述电压变化器包括MAX680型电压变换芯片,所述电压变换芯片的1脚经电容C4与所述电压变换芯片的7脚连接,所述电压变换芯片的2脚经电容C5与所述电压变换芯片的3脚连接,所述电压变换芯片的4脚分为两路,第一路经电容C6接地,第二路为所述电压变换器的-10V电源输出端;所述电压变换芯片的5脚接地;所述电压变换芯片的6脚为所述电压变换器的电源输入端;所述电压变换芯片的8脚分为两路,第一路经电容C7接地,第二路为所述电压变换器的+10V电源输出端。
在本实用新型的一个实施例中,如图4所示,所述信号合成模块包括电阻R3,所述电阻R3的一端为所述信号合成模块的一个信号输入端,所述电阻R3的另一端经电位器W3后与运算放大器U2A的反相输入端连接;电阻R2的一端为所述信号合成模块的另一个信号输入端连接,所述电阻R2的另一端经电位器W2后与运算放大器U2A的反相输入端连接;电阻R1的一端接-10V电源,电阻R1的另一端经电位器W1后与运算放大器U2A的反相输入端连接;电阻R4的一端接地,另一端与运算放大器U2A的正相输入端连接;运算放大器U2A的4脚和11脚分别与+10V电源和-10V电源连接;所述运算放大器U2A的输出端分为两路,第一路与电阻R6的一端连接,第二路经电阻R5与运算放大器U2A的反相输入端连接;电阻R6的另一端分为两路,第一路与运算放大器U2B的反相输入端连接,第二路经电阻R8后与所述运算放大器U2B的输出端连接,所述运算放大器U2B的输出端为所述信号合成模块的标准图像输出端,所述运算放大器U2B的同相输入端经电阻R7后接地。
在本实用新型的一个实施例中,如图5所示,所述FPGA模块使用EPM3032ATC44型可编辑逻辑器件。
原理说明:
AMS1117为高效线性稳压器,后置稳压芯片,用于将5V电源转换至3.3V的线性稳压器,MAX680用于将+5V电源转换成±10V的电压变换芯片,LF347是场效应管与双极性管兼容的单片四运放,运放采用±10V供电,通过电阻分压实现图像信号与同步信号的叠加合成。
考虑到我国电视及国内图像采集卡都支持PAL制式,因此标准图像装置产生视频信号也基于PAL制式。PAL制式是以扫描方式传送的,信号扫描是每秒25帧,每帧625行,分为奇数行和偶数行两场的隔行扫描-即每秒50场,每场312.5行,场扫描频率为50Hz,行扫描频率为25*625=15625Hz,周期为64μs。
同步信号是特定时刻输出的负脉冲,可通过对行计数器和列计数器的输出译码形成,以每行的起始点为0时刻,按不同的负电平宽度和出现时刻,同步信号可分为5种情况,若采用6MHz晶振,每行64μs对应的计数值为384。对应384进制的列计数器,5种负电平的同步信号对应的起始时刻、脉宽、列计数器值分别为:
S0:0μs开始,脉宽4.7μs,计数值0~28;
S1:0μs开始,脉宽27.3μs,计数值0~164;
S2:32μs开始,脉宽27.3μs,计数值192~356;
S3:0μs开始,脉宽2.35μs,计数值0~14;
S4:32μs开始,脉宽2.35μs,计数值192~206;
其中,S1~S4为场同步和帧同步信号,S0为行同步信号。
图像信号由FPGA模块内的程序产生,即将1帧图像可以看做是一个384*625的二维数组,根据需要产生的图像,对二维数组进行相应设置即可产生所需的图像。例如,将奇数场中行在第150行到170行之间,偶数场中行在第462行到482行之间,列为184列和221列的图像信号设置为1,同时将列为202至204列之间,奇数场中行为158至161之间,偶数场中行为470至473之间的图像信号设置为1,其余图像信号均设置为0,则产生的标准图像信号通过图像采集卡采集得到的图像如图7所示。
综上,所述装置能够产生需要的标准图像,用于图像采集卡功能的自检,且所述装置结构简单,制作方便,成本低。

Claims (6)

1.一种标准图像产生装置,其特征在于:包括FPGA模块、晶振模块、电源模块、电压变换模块、JTAG下载接口和信号合成模块,所述晶振与所述FPGA模块的时钟信号输入端连接,用于为所述FPGA模块提供工作时钟;所述JTAG下载接口与所述FPGA模块连接,用于在线下载FPGA程序;所述电源模块通过所述电压变换模块为所述FPGA模块提供3.3V工作电源并为所述信号合成模块提供±10V工作电源;所述信号合成模块与所述FPGA模块的信号输出端连接,用于将FPGA模块输出的图像信号和同步信号进行处理后生成标准图像。
2.如权利要求1所述的标准图像产生装置,其特征在于:所述电压变换模块包括稳压器和电压变换器,所述电源模块的电源输出端分别与所述稳压器和电压变换器的电源输入端连接,所述稳压器的输出端与所述FPGA模块的供电端连接,稳压器用于为其提供3.3V工作电源;所述电压变换器的输出端与所述信号合成模块的供电端连接,电压变换器用于为其提供±10V工作电源。
3.如权利要求2所述的标准图像产生装置,其特征在于:所述稳压器包括AMS1117型稳压芯片,所述稳压芯片的1脚接地,所述稳压芯片的2脚与4脚连接后分为三路,第一路经电容C2接地,第二路经电容C3接地,第三路为所述稳压器的电源输入端,所述稳压芯片的3脚分为两路,第一路与电源模块的电源输出端连接,第二路经电容C1接地。
4.如权利要求2所述的标准图像产生装置,其特征在于:所述电压变化器包括MAX680型电压变换芯片,所述电压变换芯片的1脚经电容C4与所述电压变换芯片的7脚连接,所述电压变换芯片的2脚经电容C5与所述电压变换芯片的3脚连接,所述电压变换芯片的4脚分为两路,第一路经电容C6接地,第二路为所述电压变换器的-10V电源输出端;所述电压变换芯片的5脚接地;所述电压变换芯片的6脚为所述电压变换器的电源输入端;所述电压变换芯片的8脚分为两路,第一路经电容C7接地,第二路为所述电压变换器的+10V电源输出端。
5.如权利要求1所述的标准图像产生装置,其特征在于:所述信号合成模块包括电阻R3,所述电阻R3的一端为所述信号合成模块的一个信号输入端,所述电阻R3的另一端经电位器W3后与运算放大器U2A的反相输入端连接;电阻R2的一端为所述信号合成模块的另一个信号输入端连接,所述电阻R2的另一端经电位器W2后与运算放大器U2A的反相输入端连接;电阻R1的一端接-10V电源,电阻R1的另一端经电位器W1后与运算放大器U2A的反相输入端连接;电阻R4的一端接地,另一端与运算放大器U2A的正相输入端连接;运算放大器U2A的4脚和11脚分别与+10V电源和-10V电源连接;所述运算放大器U2A的输出端分为两路,第一路与电阻R6的一端连接,第二路经电阻R5与运算放大器U2A的反相输入端连接;电阻R6的另一端分为两路,第一路与运算放大器U2B的反相输入端连接,第二路经电阻R8后与所述运算放大器U2B的输出端连接,所述运算放大器U2B的输出端为所述信号合成模块的标准图像输出端,所述运算放大器U2B的同相输入端经电阻R7后接地。
6.如权利要求1所述的标准图像产生装置,其特征在于:所述FPGA模块使用EPM3032ATC44型可编辑逻辑器件。
CN201621109837.0U 2016-10-10 2016-10-10 标准图像产生装置 Expired - Fee Related CN206077562U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621109837.0U CN206077562U (zh) 2016-10-10 2016-10-10 标准图像产生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621109837.0U CN206077562U (zh) 2016-10-10 2016-10-10 标准图像产生装置

Publications (1)

Publication Number Publication Date
CN206077562U true CN206077562U (zh) 2017-04-05

Family

ID=58440553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621109837.0U Expired - Fee Related CN206077562U (zh) 2016-10-10 2016-10-10 标准图像产生装置

Country Status (1)

Country Link
CN (1) CN206077562U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022437A (zh) * 2017-12-20 2018-05-11 四川建筑职业技术学院 一种十字路口智能交通疏导系统
CN110933264A (zh) * 2019-10-23 2020-03-27 阜阳师范大学 一种基于可视化平台的智能业务监控的数据采集系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022437A (zh) * 2017-12-20 2018-05-11 四川建筑职业技术学院 一种十字路口智能交通疏导系统
CN110933264A (zh) * 2019-10-23 2020-03-27 阜阳师范大学 一种基于可视化平台的智能业务监控的数据采集系统
CN110933264B (zh) * 2019-10-23 2021-07-06 阜阳师范大学 一种基于可视化平台的智能业务监控的数据采集系统

Similar Documents

Publication Publication Date Title
WO2017000514A1 (zh) 一种基于dsp和fpga的嵌入式控制器的同步印染控制系统
CN104581058B (zh) 一种风机信号采集器
CN206077562U (zh) 标准图像产生装置
CN103248840A (zh) 摄像设备、x射线检测器和摄像方法
CN102708280B (zh) 一种图像显示方法及设备
CN106713804B (zh) 一种三通道图像传输接口转换方法
CN104168487A (zh) 一种视频信号帧同步方法及其装置
CN203260298U (zh) 一种lcd测试装置
CN101593346A (zh) 集成化通用目标视频图像采集识别跟踪器
CN102868865B (zh) 一种图像像元合并的电路及方法
CN104796636B (zh) 用于超大面阵拼接cmos图像传感器的复用型像元控制电路
CN103108138A (zh) 采用感应电荷积累实现面阵ccd快速驱动的方法
CN102831872A (zh) 基于fpga的lcd信号转vga信号的实现方法
CN101146181A (zh) 一种tdi ccd器件的模拟装置
CN109905701A (zh) 时间同步精度的检测系统
CN208422362U (zh) 一种医疗显示器
CN109167994A (zh) 一种图像采集系统
CN201170771Y (zh) 用于光学层析检测的图像重建装置
CN201499258U (zh) 双路视场数字图像采集系统
CN205102925U (zh) 可变帧频红外热像仪
CN109817129A (zh) 一种基于Mipi CPHY接口实现的液晶模组检测系统和方法
CN102158655A (zh) 一种dvi/hdmi/dp/vga信号的后级无抖校正系统
CN104717446A (zh) 多视频格式向itu656协议pal制式的自动转换方法
CN101610339B (zh) 一种图像传感同步方法及其电路
CN204697188U (zh) Hdmi接口超高清图像信号源

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405

Termination date: 20171010