CN206922765U - 触控式高阶矢量调制信号发生器 - Google Patents
触控式高阶矢量调制信号发生器 Download PDFInfo
- Publication number
- CN206922765U CN206922765U CN201720718011.2U CN201720718011U CN206922765U CN 206922765 U CN206922765 U CN 206922765U CN 201720718011 U CN201720718011 U CN 201720718011U CN 206922765 U CN206922765 U CN 206922765U
- Authority
- CN
- China
- Prior art keywords
- units
- fpga
- modulation signal
- touch
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
本实用新型公开了一种触控式高阶矢量调制信号发生器，包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCS FLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376 USB2.0协议转换单元，FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCS FLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元。本实用新型方便携带、基带速率高、调制类型多、基带滤波器灵活性好。
Description
技术领域
本实用新型涉及一种信号发生器，特别是一种触控式高阶矢量调制信号发生器。
背景技术
针对现代卫星通信盲均衡系统产业化实现的需求，搭建一个完整的电子测量系统显得十分必要，提到电子测量，可能进入人们脑海的第一个仪器通常是采集仪器，如示波器或者逻辑分析仪。但是，只有在能够采集到某类信号时，这些工具才能进行测量，绝大多数情况下，这些信号是没有的，所以研制可以稳定精确地产生调制信号的发生器能弥补电子测量系统激励不足的问题，同时为了方便工程师探测盲均衡系统性能的极限，信号发生器必须还具有高阶调制及各个滤波参数灵活可变的功能，使得余量测试和检定成为可能。
现有技术的示波器或者逻辑分析仪存在可携带性差、基带速率低下、调制类型过少、基带滤波器灵活性差等问题。
实用新型内容
本实用新型所要解决的技术问题是提供一种触控式高阶矢量调制信号发生器。
为解决上述技术问题，本实用新型所采用的技术方案是：
一种触控式高阶矢量调制信号发生器，其特征在于：包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCS FLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376 USB2.0协议转换单元，所述FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCS FLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元给该单元提供系统时钟。
进一步地，所述FPGA基带调制信号生成模块选用FPGA芯片型号为EP3C16Q240C8N，FPGA基带调制信号生成模块集成4/16/64/256QAM调制单元、2/4/8/16ASK调制单元、2/4/8DPSK调制单元、2/4/8FSK调制单元、MSK调制单元、插值倍数可变和余弦滚降系数可调的脉冲成型滤波器、基于单边带调制的希尔伯特滤波器、差分编码单元。
进一步地，所述NiosⅡ软核控制单元通过QSYS平台搭建，使用NiosⅡ/fast，利用FPGA片上M9K存储块生成4KByte片内高速指令缓存、2KByte片内高速数据缓存、4KByte片内紧密耦合指令寄存器、4KByte片内紧密耦合数据寄存器。
进一步地，所述NIOSⅡ软核主控制器QSYS配置包括NiosⅡ/fast软核、4KByte高速指令缓存、2KByte高速数据缓存、4KByte紧密耦合数据寄存器、4KByte紧密耦合指令寄存器、SDRAM控制器、SRAM控制器、EPCS FLASH控制器、TIME1系统时钟、TIME2时间戳时钟、共享式总线Avalon-MM Pipeline Bridge、JTAG UART控制口、系统ID生成器、RA8875显示复位PIO LCD_RST、RA8875 8080/6800传输模式选择PIO LCD_PS、RA8875 传输使能PIO LCD_CS、8080总线16位并行传输控制器TFT_IP、RA8875中断信号接收PIO MPU_INT、RA8875等待信号发送PIOMPU_WAIT 、GT811触控中断信号接收PIOT_IN、GT811 I2C数据PIO T_I2C_SDA、GT811 I2C时钟PIO T_I2C_SCL、AD9957的AD9957_nCS、TxENABLE、IOUPDATA、IORESET、AD9957_OSK、AD9957_RT、EXT_PWR_DWN引脚控制PIO、基带调制信号生成模块的控制IP核BASEBAND_CONTROL、USB协议芯片CH376的USB_nINT、USB_nCS引脚控制PIO。
进一步地，所述AD9957上变频单元并行口接收来自FPGA基带调制信号生成模块生成的18位基带数据信号，在输入到AD9957之前通过22Ω排阻进行阻抗匹配，并将多芯片同步信号引出到外部排插引脚，外部参考时钟选用无源25M晶振，环路滤波器的开环带宽为95KHz，相位裕量为40°， SPI口配置倍频系数为40，将AD9957内部工作时钟倍频到1G，VCO选取第5个频段，增益为850MHz/V，开环泵电流为287uA， PLL锁定和CIC溢出引脚接指示灯以指示PLL锁定和CIC溢出情况。
进一步地，所述重构滤波单元包括T1-1T射频变压器和7阶椭圆滤波器，中心抽头射频变压器主要功能是将AD9957输出的差分信号转换为单端输出以及进行输出端的阻抗转换，7阶椭圆滤波器通带200M、阻带244M、阻带衰减60dB、带内波纹0.5dB。
进一步地，所述的RA8875显示控制器单元和GT811触控单元集成在触控屏上，通过40P FFC连接线或者34P排母连接的方式与主板进行扩展连接，提供两种连接方式方便实验时进行调试。
本实用新型与现有技术相比，具有以下优点和效果：
1、解决了现有技术中中的信号发生器存在可携带性差、基带速率低下、调制类型过少、基带滤波器灵活性差等问题。
2、采用现场可编程的FPGA来进行调制的实现，相对本质上是串行的ARM或DSP芯片，FPGA具有高度并行的功能，能够更好地处理数据量大的、处理速度要求高并且对算法结构相对比较简单的底层信号处理算法，而且FPGA的现场可编程特性也能保证其在市场上的生命周期。
3、采用专用的数字正交上变频芯片AD9957，在该芯片中能够完成插值预失真补偿、HB+CCI插值、数字上变频、DA预失真补偿、DA转换等工作，不仅提高了调制信号的输出频率，而且大大降低了开发FPGA的工作量和使用更高级FPGA的成本。
附图说明
图1是本实用新型的触控式高阶矢量调制信号发生器的系统总体框图。
图2是本实用新型的NiosⅡ软核主控制单元的QSYS配置图。
图3是本实用新型的电源配置模块电路图。
图4是本实用新型的AD9957上变频模块引脚配置电路图。
图5是本实用新型的射频变压和7阶椭圆重构滤波器电路图。
图6是本实用新型的FPGA-EP3C16Q240C8N的IO引脚配置电路图。
图7是本实用新型的FPGA-EP3C16Q240C8N的内核供电、锁相环供电、IO块供电接地、启动模式选择引脚配置及外围时钟、EPCS FLASH、JTAG、复位电路图。
图8是本实用新型的SDRAM&SRAM引脚配置电路图。
图9是本实用新型的触控屏FFC-40P软排线和34P排母插口引脚配置电路图。
图10是本实用新型的NiosⅡ软核初始化的流程图。
图11是本实用新型的触控式高阶矢量信号发生器的触控屏控制界面。
图12是本实用新型的AD9957省电优化控制的触控界面。
图13是本实用新型的进行参数设置的数字小键盘界面。
具体实施方式
下面结合附图并通过实施例对本实用新型作进一步的详细说明，以下实施例是对本实用新型的解释而本实用新型并不局限于以下实施例。
如图1所示，本实用新型的一种触控式高阶矢量调制信号发生器，包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCS FLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376USB2.0协议转换单元，所述FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCS FLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元给该单元提供系统时钟。
NIOSⅡ软核主控制器搭载uC/OSⅡ操作系统和uC/GUI图形库，实现对FPGA内部基带调制信号生成模块的控制、通过SPI总线串口对AD9957的配置以及接收GT811触控单元的触控信号和传输图像信号给RA8875显示控制器。
FPGA基带调制信号生成模块选用FPGA芯片型号为EP3C16Q240C8N，FPGA基带调制信号生成模块集成了4/16/64/256QAM（直角坐标系映射、象限坐标系映射）调制单元、2/4/8/16ASK（SSB、DSB）调制单元、2/4/8DPSK调制单元、2/4/8FSK调制单元、MSK调制单元、插值倍数可变和余弦滚降系数可调的脉冲成型滤波器、基于单边带调制的希尔伯特滤波器、差分编码单元等。
NiosⅡ软核控制单元通过QSYS平台搭建，使用NiosⅡ/fast，利用FPGA片上M9K存储块生成4KByte片内高速指令缓存、2KByte片内高速数据缓存、4KByte片内紧密耦合指令寄存器、4KByte片内紧密耦合数据寄存器。
如图2所示，NIOSⅡ软核主控制器QSYS配置包括NiosⅡ/fast软核、4KByte高速指令缓存、2KByte高速数据缓存、4KByte紧密耦合数据寄存器、4KByte紧密耦合指令寄存器、SDRAM控制器、SRAM控制器、EPCS FLASH控制器、TIME1系统时钟、TIME2时间戳时钟、共享式总线Avalon-MM Pipeline Bridge、JTAG UART控制口、系统ID生成器、RA8875显示复位PIOLCD_RST、RA8875 8080/6800传输模式选择PIO LCD_PS、RA8875 传输使能PIO LCD_CS、8080总线16位并行传输控制器TFT_IP、RA8875中断信号接收PIO MPU_INT、RA8875等待信号发送PIOMPU_WAIT 、GT811触控中断信号接收PIOT_IN、GT811 I2C数据PIO T_I2C_SDA、GT811I2C时钟PIO T_I2C_SCL、AD9957的AD9957_nCS、TxENABLE、IOUPDATA、IORESET、AD9957_OSK、AD9957_RT、EXT_PWR_DWN引脚控制PIO、基带调制信号生成模块的控制IP核BASEBAND_CONTROL、USB协议芯片CH376的USB_nINT、USB_nCS引脚控制PIO。
如图3所示，稳压器选用AMS-1117系列芯片，AMS-1117 3.3V生成的3.3V电压给FPGA的IO BANK、有源50M晶振、SDRAM、SRAM、EPCS FLASH、CH376、AD9957数字部分等供电，触控屏单独再用个3.3V稳压器进行供电，防止稳压器电流驱动不足，AMS-1117 2.5V生成电压供给FPGA内部锁相环，AMS-1117 1.8V生成的数字电压供给AD9957的1.8V数字部分，AMS-1117 1.2V生成的数字电压供给FPGA内核，AMS-1117 3.3V生成的模拟电压供给AD9957模拟部分，AMS-1117 1.8V生成的模拟电压供给AD9957模拟部分和AD9957 PLL的外部环路滤波器。
如图4所示，AD9957上变频单元并行口接收来自FPGA基带调制信号生成模块生成的18位基带数据信号，在输入到AD9957之前通过22Ω排阻进行阻抗匹配，并将多芯片同步信号引出到外部排插引脚，外部参考时钟选用无源25M晶振，环路滤波器的开环带宽为95KHz，相位裕量为40°， SPI口配置倍频系数为40，将AD9957内部工作时钟倍频到1G，VCO选取第5个频段，增益为850MHz/V，开环泵电流为287uA， PLL锁定和CIC溢出引脚接指示灯以指示PLL锁定和CIC溢出情况。
如图5所示，重构滤波单元包括T1-1T射频变压器和7阶椭圆滤波器，中心抽头射频变压器主要功能是将AD9957输出的差分信号转换为单端输出以及进行输出端的阻抗转换，7阶椭圆滤波器通带200M、阻带244M、阻带衰减60dB、带内波纹0.5dB。
如图6~7所示，所述NIOSⅡ软核主控制器和基带调制信号生成单元都是在FPGA内部搭建的，图6给出了FPGA的输出IO引脚配置图，图7是FPGA外围最小系统的搭建，包括内核供电引脚、锁相环供电引脚、IO块供电引脚、启动模式选择引脚及50M有源时钟、EPCSFLASH、JTAG、复位的电路图。
如图8所示，所述的SDRAM&SRAM内存单元为NIOSⅡ软核提供运行所必须的内存运作空间。
如图9所示，所述的RA8875显示控制器单元和GT811触控单元集成在触控屏上，通过40P FFC连接线或者34P排母连接的方式与主板进行扩展连接，提供两种连接方式可以方便实验时进行调试。
如图10所示，所述的NIOSⅡ软核主控制器初始化流程为初始化RA8875、显示开机画面、初始化GT811触控驱动、注册触控中断、检测触控是否按下、初始化GUI_Init、初始化基带控制IP核、初始化AD9957、创建OS任务、OS开始执行。
如图11~13所示，图11为所述的NIOSⅡ软核主控制器上开发基于uC/GUI创建的触控式高阶矢量调制信号发生器控制界面，通过该界面可以设置触控式高阶矢量调制信号发生器的调制模式、调制阶数、成型滤波器的余弦滚降模式、余弦滚降系数、插值倍数、4组用户基带输入数据选择、AD9957的频率控制字、相位控制值、幅度控制字、CIC插值倍数、Q路优先配置模式、反SINC滤波使能、反CIC滤波使能、使能数据配置器数据保留功能、频谱反转、8组内部可切换的PROFILE寄存器。图12为AD9957省电优化控制的触控界面，可以设置AD9957内部的省电控制，省电功能适用于数字内核、DAC、辅助DAC、REFCLK输入，External PD Mode是通过外部省电控制引脚控制AD9957的上述四个模块同时进入省电状态，该引脚有完全省电模式和快速恢复省电模式两种模式可选。图13位数字小键盘界面，虽然图11中参数都有配置了滑动条进行数值改变，但是参数的范围较大，滑动条在屏幕上分辨率有限，因此设置了数字小键盘界面进行参数的精确配置。
本说明书中所描述的以上内容仅仅是对本实用新型所作的举例说明。本实用新型所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本实用新型说明书的内容或者超越本权利要求书所定义的范围，均应属于本实用新型的保护范围。
Claims (7)
1.一种触控式高阶矢量调制信号发生器，其特征在于：包含NiosⅡ软核主控制单元、FPGA基带调制信号生成模块、EPCS FLASH存储单元、SDRAM&SRAM内存单元、触控屏RA8875显示单元、触控屏GT811触控单元、AD9957上变频单元、重构滤波单元、CH376 USB2.0协议转换单元，所述FPGA基带调制信号生成模块连接AD9957的18位并行数据输入口，Nios软核主控制单元分别连接RA8875显示控制器单元的8080总线并口、GT811触控单元的I2C总线串口、AD9957上变频单元的SPI总线串口、CH376的SPI总线串口、EPCS FLASH存储单元的通信串口、SDRAM&SRAM内存单元的通信并口、FPGA内部基带调制信号生成模块控制口，AD9957上变频单元的pdclk时钟输出端口连接FPGA基带调制信号生成单元给该单元提供系统时钟。
2.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述FPGA基带调制信号生成模块选用FPGA芯片型号为EP3C16Q240C8N，FPGA基带调制信号生成模块集成4/16/64/256QAM调制单元、2/4/8/16ASK调制单元、2/4/8DPSK调制单元、2/4/8FSK调制单元、MSK调制单元、插值倍数可变和余弦滚降系数可调的脉冲成型滤波器、基于单边带调制的希尔伯特滤波器、差分编码单元。
3.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述NiosⅡ软核控制单元通过QSYS平台搭建，使用NiosⅡ/fast，利用FPGA片上M9K存储块生成4KByte片内高速指令缓存、2KByte片内高速数据缓存、4KByte片内紧密耦合指令寄存器、4KByte片内紧密耦合数据寄存器。
4.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述NIOSⅡ软核主控制器QSYS配置包括NiosⅡ/fast软核、4KByte高速指令缓存、2KByte高速数据缓存、4KByte紧密耦合数据寄存器、4KByte紧密耦合指令寄存器、SDRAM控制器、SRAM控制器、EPCSFLASH控制器、TIME1系统时钟、TIME2时间戳时钟、共享式总线Avalon-MM PipelineBridge、JTAG UART控制口、系统ID生成器、RA8875显示复位PIO LCD_RST、RA8875 8080/6800传输模式选择PIO LCD_PS、RA8875 传输使能PIO LCD_CS、8080总线16位并行传输控制器TFT_IP、RA8875中断信号接收PIO MPU_INT、RA8875等待信号发送PIOMPU_WAIT 、GT811触控中断信号接收PIOT_IN、GT811 I2C数据PIO T_I2C_SDA、GT811 I2C时钟PIO T_I2C_SCL、AD9957的AD9957_nCS、TxENABLE、IOUPDATA、IORESET、AD9957_OSK、AD9957_RT、EXT_PWR_DWN引脚控制PIO、基带调制信号生成模块的控制IP核BASEBAND_CONTROL、USB协议芯片CH376的USB_nINT、USB_nCS引脚控制PIO。
5.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述AD9957上变频单元并行口接收来自FPGA基带调制信号生成模块生成的18位基带数据信号，在输入到AD9957之前通过22Ω排阻进行阻抗匹配，并将多芯片同步信号引出到外部排插引脚，外部参考时钟选用无源25M晶振，环路滤波器的开环带宽为95KHz，相位裕量为40°， SPI口配置倍频系数为40，将AD9957内部工作时钟倍频到1G，VCO选取第5个频段，增益为850MHz/V，开环泵电流为287uA， PLL锁定和CIC溢出引脚接指示灯以指示PLL锁定和CIC溢出情况。
6.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述重构滤波单元包括T1-1T射频变压器和7阶椭圆滤波器，中心抽头射频变压器主要功能是将AD9957输出的差分信号转换为单端输出以及进行输出端的阻抗转换，7阶椭圆滤波器通带200M、阻带244M、阻带衰减60dB、带内波纹0.5dB。
7.按照权利要求1所述的触控式高阶矢量调制信号发生器，其特征在于：所述的RA8875显示控制器单元和GT811触控单元集成在触控屏上，通过40P FFC连接线或者34P排母连接的方式与主板进行扩展连接，提供两种连接方式方便实验时进行调试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720718011.2U CN206922765U (zh) | 2017-06-20 | 2017-06-20 | 触控式高阶矢量调制信号发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720718011.2U CN206922765U (zh) | 2017-06-20 | 2017-06-20 | 触控式高阶矢量调制信号发生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206922765U true CN206922765U (zh) | 2018-01-23 |
Family
ID=61321789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720718011.2U Expired - Fee Related CN206922765U (zh) | 2017-06-20 | 2017-06-20 | 触控式高阶矢量调制信号发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206922765U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109286590A (zh) * | 2018-11-16 | 2019-01-29 | 上海工程技术大学 | 一种调制信号发生器 |
| CN114244380A (zh) * | 2021-12-31 | 2022-03-25 | 北京航天测控技术有限公司 | 一种模块化微波信号源系统 |
| CN114780475A (zh) * | 2022-03-15 | 2022-07-22 | 珠海亿智电子科技有限公司 | 一种基于8080接口的spi图像发生装置和控制方法 |
-
2017
- 2017-06-20 CN CN201720718011.2U patent/CN206922765U/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109286590A (zh) * | 2018-11-16 | 2019-01-29 | 上海工程技术大学 | 一种调制信号发生器 |
| CN114244380A (zh) * | 2021-12-31 | 2022-03-25 | 北京航天测控技术有限公司 | 一种模块化微波信号源系统 |
| CN114244380B (zh) * | 2021-12-31 | 2023-12-01 | 北京航天测控技术有限公司 | 一种模块化微波信号源系统 |
| CN114780475A (zh) * | 2022-03-15 | 2022-07-22 | 珠海亿智电子科技有限公司 | 一种基于8080接口的spi图像发生装置和控制方法 |
| CN114780475B (zh) * | 2022-03-15 | 2023-08-29 | 珠海亿智电子科技有限公司 | 一种基于8080接口的spi图像发生装置和控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206922765U (zh) | 触控式高阶矢量调制信号发生器 | |
| CN110113275A (zh) | 一种智能化多通道宽带干扰信号产生装置 | |
| CN104267638A (zh) | 一种基于时钟管理器和fpga的串行/解串器时钟源 | |
| CN105388805A (zh) | 基于spi总线的测量控制系统 | |
| CN103763549A (zh) | 一种基于FPGA的Camera Link接口实验与开发系统 | |
| CN206060731U (zh) | 多通道数字信号处理平台 | |
| WO2020134502A1 (zh) | 一种视频信号生成装置及方法 | |
| CN104199343A (zh) | 一种基于串行储存方式的微型数据采集系统 | |
| CN207440581U (zh) | 一种fpga通用开发板 | |
| CN207337257U (zh) | 用数模转换器实现的多路可调电压源 | |
| CN201860314U (zh) | 一种高轨卫星集成测控专用电路 | |
| CN207440169U (zh) | 一种可变量程高精度电压采样装置 | |
| CN104284403A (zh) | 一种无线传感器网络低功耗节点设计方法 | |
| Xiao et al. | Design for wireless temperature and humidity monitoring system of the intelligent greenhouse | |
| CN207502856U (zh) | Lctf控制器 | |
| CN207457341U (zh) | 三相四线rf智能电表 | |
| CN205883718U (zh) | 一种mipi应用高速电路板 | |
| CN204242380U (zh) | 基于2.4g无线传输的分布式自动气象站 | |
| CN108562795A (zh) | 一种太阳电池阻抗测量系统 | |
| CN204362237U (zh) | Isdb-t数字电视模块和能够播放数字电视的主机 | |
| CN208568906U (zh) | 口袋式频率特性测试仪 | |
| CN203761518U (zh) | 一种基于FPGA的Camera Link接口实验与开发系统 | |
| CN210119679U (zh) | 一种双网口材料试验机联网控制器 | |
| CN207304570U (zh) | 一种基于通用授时接口的时钟同步装置 | |
| CN107563098B (zh) | 一种飞机电台软件无线电演示平台 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180123 Termination date: 20190620 |