CN109286590A - 一种调制信号发生器 - Google Patents

Abstract

本发明公开了一种调制信号发生器，包括依次相连的FPGA芯片、数字上变频器、信号输出电路、七阶椭圆滤波器和接口，经过FPGA芯片的调制算法模块调制的基带信号传输到所述数字上变频器；所述数字上变频器采用正交调制模式将接收的基带信号上变频，产生双端输出的模拟中频信号，并把双端输出的模拟中频信号输出给所述信号输出电路；所述信号输出电路将接收的双端输出的模拟中频信号变成单端输出的模拟信号；所述七阶椭圆滤波器对接受的单端输出的模拟信号进行滤波处理，并通过所述接口输出经过滤波处理的模拟信号。本发明的调制信号发生器，可产生多种调制制式可选、频率可调、幅值可调的调制信号，从而能覆盖绝大部分的信号测试需求。

Description

一种调制信号发生器

技术领域

本发明涉及一种调制信号发生器。

背景技术

在国外，上世纪八十年代就出现了关于数字化解调系统方面的论述和报告，90年代后渐渐出现了基于片上系统(System On Chip，SOC)和软件无线电技术的数字解调设计思想，同时一些公司相继推出了数字化解调产品。美国的Pentek公司2007年成功推出了功能强大的Model 7142-428软件无线电处理机，该处理机不但包括14位125MHz的4个AD和1个DA转换通道，而且设计有多频带的数字下变频核，可实现抽取范围为2-65536，此外还拥有插值范围为2-32768的插值滤波器；Pentek公司推出的一系列软件无电线处理机产品为无线通信等系统提供了优越的解决方案。而在信号发生器研究和发展中，国外的产品技术成熟，产品种类齐全，目前国际上居领先地位的是美国的泰克(Tektronix)和安捷伦(Agilent)，其产品在技术和市场占有率上享誉全球。泰克公司的任意波形/函数发生器从AFG3000、AFG5000到AFG7000，可产生高达24GS/s的釆样率，成为当前市场上唯一能够生成最高达9.6GHz任意宽频带调制信号的单个设备信号发生解决方案，低端的AFG3021B带宽为25MHz，最大采样率250MS/S，128k内存深度，单通道输出；安捷伦公司低端的33521A系列函数/任意波形发生器，具有250MSa/s，16位分辨率，带宽30MHz。这些基于软件无线电设计理论的数字化中频解调系统和信号发生器为雷达、通信、测控等系统提供了优越的数字调制解调方案，同时也表明国外的软件无线电的应用技术达到了较高的水平。

在国内，一些研究所和高校从上世纪90年代开始软件无线电领域的研究。在中频解调方面，北京理工大学完成一台最高工作频率为25MHz的多信道雷达中频数字接收机系统，它采用的是Intersil公司专用DDC芯片HSP50216；电子科技大学电子工程学院采用ADI公司的AD6644和Xilinx公司的FPGA器件设计完成了一套雷达数字接收机系统，该系统设计中滤波器实现采用了分布式算法，其处理的最大带宽为5MHz，最高工作频率为70MHz，只能解调一种模式的数字信号。在信号发生器领域，国内从上世纪末开始开发任意波形发生器，价格比国外便宜，但性能指标与国际品牌相距甚远，江苏的江南电子仪器有限公司生产的EM32201型全数字合成任意波形发生器，带宽20MHz，采样速率100MSa/s，存储长度32K，双通道输出；北京普源精电科技有限公司的最高端产品DG5000系列函数/任意波形发生器，最大输入带宽350MHz，1GS/s采样率，14位分辨率，双通道输出。可见目前国内已经重视软件无线电技术的发展，不过同国外的应用技术相比仍有一定的距离。

综上所述，国外基于软件无线电的中频解调系统、信号发生器在理论研究上比较全面，设计思想相对来说也比较先进，尤其在参数适应范围上更加灵活多变，能够满足绝大多数测试系统的应用环境。但动辄数十万上百万的高昂成本，是测试设备难以承受的，只能作为实验设备使用。现在国内有一些高校和公司也开始这一方面的板卡和设备的开发，但此类设备的功能较为单一，只能在固定调制解调模式、码元速率和载波频率下工作。在测试设备的开发中，对于测试设备的不同参数需求，并没有通用性强性价比高的调制解调测试平台，和高效率的解决方案进行项目的设计开发，只能选择价格高昂的国外通用型产品或性能单一的国内调制解调板卡，在这过程中，采购周期变长，产品成本急剧上升，严重影响产品的开发和交付。同时，在这样的调制解调测试设备开发模式下，不同的测试参数需求使得测试设备的开发参数不同，使得每次测试设备的开发都相互独立，无法形成规模效益，也很难掌握核心技术。

发明内容

本发明的目的是克服现有技术的缺陷，提供一种调制信号发生器，可产生多种调制制式可选、频率可调、幅值可调的调制信号，从而能覆盖绝大部分的信号测试需求，可实现基带信号与中频、乃至高中频信号的发射，且信号输出电路满足带宽需求且增益可调。

实现上述目的的技术方案是：一种调制信号发生器，包括依次相连的FPGA(Field－Programmable Gate Array，即现场可编程门阵列)芯片、数字上变频器、信号输出电路、七阶椭圆滤波器和接口，所述FPGA芯片内部构造有调制算法模块；

经过所述FPGA芯片的调制算法模块调制的基带信号传输到所述数字上变频器；

所述数字上变频器采用正交调制模式将接收的基带信号上变频，产生双端输出的模拟中频信号，并把双端输出的模拟中频信号输出给所述信号输出电路；

所述信号输出电路将接收的双端输出的模拟中频信号变成单端输出的模拟信号，并把单端输出的模拟信号发送给所述七阶椭圆滤波器；

所述七阶椭圆滤波器对接受的单端输出的模拟信号进行滤波处理，并通过所述接口输出经过滤波处理的模拟信号。

上述的一种调制信号发生器，其中，所述数字上变频器包括依次相连的内插滤波器、数字控制振荡器(NCO，Numerically Controlled Oscillator)和数字模拟转换器(DAC，Digital to analog converter)，基带信号经过所述内插滤波器后提高采样率，然后经过所述数字控制振荡器产生的数字正交载波进行上混频，获得数字中频信号；数字中频信号经过所述数字模拟转换器转化成双端输出的模拟中频信号，并将双端输出的模拟中频信号输出给所述信号输出电路。

上述的一种调制信号发生器，其中，所述信号输出电路包括变压器变换电路和运放变换电路，所述变压器变换电路分别与所述数字上变频器和七阶椭圆滤波器相连，所述运放变换电路分别与所述数字上变频器和七阶椭圆滤波器相连。

上述的一种调制信号发生器，其中，所述变压器变换电路采用基于变压器的DAC差分输出转换电路，包括电阻R1、电阻R2、电阻R3、电阻R4和变压器，其中：

所述电阻R2的一端接地，所述电阻R2的另一端通过所述电阻R1与所述电阻R3的一端相连，所述电阻R3的另一端接地；

所述电阻R2和电阻R1的相接端分别与所述变压器的原线圈的一端和所述数字模拟转换器的一个输出端相连；

所述电阻R3和电阻R1的相接端分别与所述变压器的原线圈的另一端和所述数字模拟转换器的另一个输出端相连；

所述电阻R4与所述变压器的副线圈并联，且所述电阻R4与变压器的副线圈的一个并联端接地，另一个并联端为单端输出的模拟信号的输出端。

上述的一种调制信号发生器，其中，所述运放变换电路采用基于运放的DAC差分输出转换电路，包括电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容和运放，其中：

所述电阻R5的一端接地，另一端与所述电容的一端相连；

所述电阻R6的一端接地，另一端与所述电容的另一端相连；

所述电阻R5和电容的相接端分别与所述电阻R7的一端和所述数字模拟转换器的一个输出端相连；

所述电阻R7的另一端分别与所述电阻R9的一端和所述运放的负极输入端相连，所述电阻R9的另一端接地；

所述电阻R6和电容的相接端分别与所述电阻R8的一端和所述数字模拟转换器的另一个输出端相连；

所述电阻R8的另一端分别与所述电阻R10的一端和所述运放的正极输入端相连；

所述电阻R10的另一端与所述运放的输出端相连，且所述电阻R10和运放的输出端的相接端为单端输出的模拟信号的输出端。

上述的一种调制信号发生器，其中，所述七阶椭圆滤波器包括电源、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，其中：

所述电源的正极、电阻R11和电容C1的一端依次相连；

所述电阻R12与电容C2并联，所述电阻R13与电容C4并联，所述电阻R14与电容C6并联；

所述电阻R12和电容C2的一个并联端与所述电阻R11和电容C1的相接端相连，所述电阻R12和电容C2的另一个并联端与所述电阻R13和电容C4的一个并联端相接后与所述电容C3的一端相连；

所述电阻R13和电容C4另一个并联端与所述电阻R14和电容C6的一个并联端相接后与所述电容C5的一端相连；

所述电阻R14和电容C6另一个并联端分别与所述电容C7的一端和电阻R15的一端相连；

所述电容C1的另一端、电容C3的另一端、电容C5的另一端、电容C7的另一端和电阻R15的另一端相接后接入所述电源的负极。

本发明的调制信号发生器，可产生多种调制制式可选、频率可调、幅值可调的调制信号，从而能覆盖绝大部分的信号测试需求，可实现基带信号与中频、乃至高中频信号的发射，且信号输出电路满足带宽需求且增益可调，。

附图说明

图1为本发明的调制信号发生器的硬件结构图；

图2为基于变压器的DAC差分输出转换电路的电路图；

图3为基于运放的DAC差分输出转换电路的电路图；

图4为七阶椭圆滤波器的电路图；

图5为七阶椭圆滤波器的频响特性曲线。

具体实施方式

为了使本技术领域的技术人员能更好地理解本发明的技术方案，下面结合附图对其具体实施方式进行详细地说明：

请参阅图1，本发明的最佳实施例，一种调制信号发生器，包括依次相连的FPGA芯片1、数字上变频器2、信号输出电路3、七阶椭圆滤波器4和接口5，FPGA芯片1内部构造有调制算法模块；经过FPGA芯片1的调制算法模块调制的基带信号传输到数字上变频器2；数字上变频器2采用正交调制模式将接收的基带信号上变频，产生双端输出的模拟中频信号，并把双端输出的模拟中频信号输出给信号输出电路3；信号输出电路3将接收的双端输出的模拟中频信号变成单端输出的模拟信号，并把单端输出的模拟信号发送给七阶椭圆滤波器4；七阶椭圆滤波器4对接受的单端输出的模拟信号进行滤波处理，并通过接口5输出经过滤波处理的模拟信号。

数字上变频器2包括依次相连的内插滤波器、数字控制振荡器(NCO，NumericallyControlled Oscillator)和数字模拟转换器(DAC，Digital to analog converter)，基带信号经过内插滤波器后提高采样率，然后经过NCO产生的数字正交载波进行上混频，获得数字中频信号；数字中频信号经过DAC转化成双端输出的模拟中频信号，并将双端输出的模拟中频信号输出给信号输出电路3。

信号输出电路3包括变压器变换电路31和运放变换电路32，变压器变换电路31分别与数字上变频器2和七阶椭圆滤波器4相连，运放变换电路32分别与数字上变频器2和七阶椭圆滤波器4相连。

数字上变频器2采用AD9957，数字上变频器2的工作原理是：量化后的基带信号经过内插滤波器后提高采样率，然后NCO(Numerically Controlled Oscillator，数字控制振荡器)产生的数字正交载波进行上混频，获得数字中频信号；再经过DAC(Digital toanalog converter，数字模拟转换器)转化成模拟信号输出。其核心为内插滤波器和正交数字混频器。AD9957的输入时钟和SPI(Serial Peripheral Interface，串行外设接口)控制信号由FPGA芯片1提供。

数字上变频器2的输出端DAC为互补电流信号，对于电流型DAC双端输出变单端输出，可以通过一个变压器或者一个运放进行变换，综合对比变压器和运放的优缺点，变压器给输出信号引入的噪声较小，适用于高频信号输出，而运放在通带范围内能提供平坦的响应，信号的驱动能力强。在信号输出电路3的设计中，为了使设计具备较强的通用性，将变压器变换与运放变换均设计在电路中，以应对高频信号与驱动能力情况下的不同需求。

请参阅图2，变压器变换电路31采用基于变压器的DAC差分输出转换电路，包括电阻R1、电阻R2、电阻R3、电阻R4和变压器6，电阻R2的一端接地，电阻R2的另一端通过电阻R1与电阻R3的一端相连，电阻R3的另一端接地；电阻R2和电阻R1的相接端分别与变压器6的原线圈的一端和数字模拟转换器(DAC)的一个输出端相连；电阻R3和电阻R1的相接端分别与变压器6的原线圈的另一端和数字模拟转换器(DAC)的另一个输出端相连；电阻R4与变压器6的副线圈并联，且电阻R4与变压器6的副线圈的一个并联端接地，另一个并联端为单端输出的模拟信号的输出端并与七阶椭圆滤波器4的输入端相连。变压器选择mini-Circuits公司的ADT1-1WT，频率输出范围0.4MHz～800MHz，变比为1。

请参阅图3，运放变换电路32采用基于运放的DAC差分输出转换电路，包括电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C和运放7，电阻R5的一端接地，另一端与电容C的一端相连；电阻R6的一端接地，另一端与电容C的另一端相连；电阻R5和电容C的相接端分别与电阻R7的一端和数字模拟转换器(DAC)的一个输出端相连；电阻R7的另一端分别与电阻R9的一端和运放7的负极输入端相连，电阻R9的另一端接地；电阻R6和电容C的相接端分别与电阻R8的一端和数字模拟转换器(DAC)的另一个输出端相连，电阻R8的另一端分别与电阻R10的一端和运放7的正极输入端相连；电阻R10的另一端与运放7的输出端相连，且电阻R10和运放7的输出端的相接端为单端输出的模拟信号的输出端并与七阶椭圆滤波器4的输入端相连。运放选择AD8000，AD8000的带宽达650MHz，压摆率为4100V/μS，建立时间为12ns，该运放基本满足本发明中信号性能的需求。

电流输出型DAC，DAC的输出电压必须在一定范围之内。输出电流在负载上建立的电压的值，一定要在这个范围之内。否则，输出级有可能会损坏。AD9957芯片允许的最大输出电压范围为-0.5V～+0.5V，基于变压器的DAC差分输出转换电路和基于运放的DAC差分输出转换电路满足这些需求。

经过DAC和信号输出电路3转换后调制信号的频谱分量中除基波外，还含有基波的各次谐波分量和高频杂散分量。因此，为了从AD9957获得理想的宽带调制信号输出，除了AD9957芯片内部DAC本身的性能起关键作用外，输出部分的低通滤波电路也至关重要。所以在AD9957芯片的输出端必须加合适的低通滤波器滤除高频杂散成分，以得到所需要的基波信号。低通滤波器的设计非常重要，滤波特性的优劣对输出信号的性能起到重要的影响作用。合理地应用它可以极大地提高输出信号中频谱的纯度，增大SFDR(无杂散动态范围)，以及降低信号的边带噪声。

最理想的滤波器当然是有平滑的时域特性又兼有尖锐陡峭的频域特性的响应曲线，可是这两者之间又是互相矛盾的，因此只能以系统最需要的特性来决定。常用滤波器的频响有三种：巴特沃斯型，切比雪夫型和椭圆型,巴特沃斯滤波器的响应最为平坦，它的通带内没有波纹，在靠近零频处，有最平坦通带，趋向阻带时衰减单调增大，缺点是从通带到阻带的过渡带最宽，对于带外干扰信号的衰减作用最弱，过渡带不够陡峭。契比雪夫滤波器在通带内衰减在零值和一个上限值之间做等起伏变化，阻带内衰减单调增大，带内有起伏，但过渡带比较陡峭。椭圆函数滤波器对于给定的阶数和给定的波纹要求，通带内有起伏，阻带内也有起伏，但过渡带陡峭能获得较其它滤波器最窄的过渡带宽，因而在频域特性内，椭圆滤波器的是最优的。

请参与图4，本发明选用七阶椭圆滤波器，七阶椭圆滤波器包括电源D、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，电源D的正极、电阻R11和电容C1的一端依次相连；电阻R12与电容C2并联，电阻R13与电容C4并联，电阻R14与电容C6并联；电阻R12和电容C2的一个并联端与电阻R11和电容C1的相接端相连，电阻R12和电容C2的另一个并联端与电阻R13和电容C4的一个并联端相接后与电容C3的一端相连；电阻R13和电容C4另一个并联端与电阻R14和电容C6的一个并联端相接后与电容C5的一端相连；电阻R14和电容C6另一个并联端分别与电容C7的一端和电阻R15的一端相连；电容C1的另一端、电容C3的另一端、电容C5的另一端、电容C7的另一端和电阻R15的另一端相接后接入电源D的负极。

请参阅图5，本发明的调制信号发生器需输出多种频率的信号，在此，采用FilterSolution软件对七阶椭圆滤波器的参数和频响特性进行设计，它能生成特定频响特性下七阶椭圆滤波器的参数。以信号发生器输出信号频率范围是60MHz～68MHz为例，根据最高输出频率64MHz以及在此频率下DDS的输出频谱图可分析出符合要求的七阶椭圆滤波器的通带为70MHz，截止带可设为78.75MHz，通过Filter Solution软件仿真出来的频响特性曲线(图5)，可以看出设计出来的七阶椭圆滤波器(低通滤波器)完全可以滤除杂散信号，更好地改善系统的输出频谱特性。

综上所述，本发明的调制信号发生器，可产生多种调制制式可选、频率可调、幅值可调的调制信号，从而能覆盖绝大部分的信号测试需求，可实现基带信号与中频、乃至高中频信号的发射，且信号输出电路满足带宽需求且增益可调。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求书范围内。

Claims (6)

1.一种调制信号发生器，其特征在于，包括依次相连的FPGA芯片、数字上变频器、信号输出电路、七阶椭圆滤波器和接口，所述FPGA芯片内部构造有调制算法模块；

经过所述FPGA芯片的调制算法模块调制的基带信号传输到所述数字上变频器；

所述数字上变频器采用正交调制模式将接收的基带信号上变频，产生双端输出的模拟中频信号，并把双端输出的模拟中频信号输出给所述信号输出电路；

所述信号输出电路将接收的双端输出的模拟中频信号变成单端输出的模拟信号，并把单端输出的模拟信号发送给所述七阶椭圆滤波器；

所述七阶椭圆滤波器对接受的单端输出的模拟信号进行滤波处理，并通过所述接口输出经过滤波处理的模拟信号。

2.根据权利要求1所述的一种调制信号发生器，其特征在于，所述数字上变频器包括依次相连的内插滤波器、数字控制振荡器和数字模拟转换器，基带信号经过所述内插滤波器后提高采样率，然后经过所述数字控制振荡器产生的数字正交载波进行上混频，获得数字中频信号；数字中频信号经过所述数字模拟转换器转化成双端输出的模拟中频信号，并将双端输出的模拟中频信号输出给所述信号输出电路。

3.根据权利要求2所述的一种调制信号发生器，其特征在于，所述信号输出电路包括变压器变换电路和运放变换电路，所述变压器变换电路分别与所述数字上变频器和七阶椭圆滤波器相连，所述运放变换电路分别与所述数字上变频器和七阶椭圆滤波器相连。

4.根据权利要求3所述的一种调制信号发生器，其特征在于，所述变压器变换电路采用基于变压器的DAC差分输出转换电路，包括电阻R1、电阻R2、电阻R3、电阻R4和变压器，其中：

所述电阻R2的一端接地，所述电阻R2的另一端通过所述电阻R1与所述电阻R3的一端相连，所述电阻R3的另一端接地；

所述电阻R2和电阻R1的相接端分别与所述变压器的原线圈的一端和所述数字模拟转换器的一个输出端相连；

所述电阻R3和电阻R1的相接端分别与所述变压器的原线圈的另一端和所述数字模拟转换器的另一个输出端相连；

所述电阻R4与所述变压器的副线圈并联，且所述电阻R4与变压器的副线圈的一个并联端接地，另一个并联端为单端输出的模拟信号的输出端。

5.根据权利要求3所述的一种调制信号发生器，其特征在于，所述运放变换电路采用基于运放的DAC差分输出转换电路，包括电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容和运放，其中：

所述电阻R5的一端接地，另一端与所述电容的一端相连；

所述电阻R6的一端接地，另一端与所述电容的另一端相连；

所述电阻R5和电容的相接端分别与所述电阻R7的一端和所述数字模拟转换器的一个输出端相连；

所述电阻R7的另一端分别与所述电阻R9的一端和所述运放的负极输入端相连，所述电阻R9的另一端接地；

所述电阻R6和电容的相接端分别与所述电阻R8的一端和所述数字模拟转换器的另一个输出端相连；

所述电阻R8的另一端分别与所述电阻R10的一端和所述运放的正极输入端相连；

所述电阻R10的另一端与所述运放的输出端相连，且所述电阻R10和运放的输出端的相接端为单端输出的模拟信号的输出端。

6.根据权利要求1所述的一种调制信号发生器，其特征在于，所述七阶椭圆滤波器包括电源、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6和电容C7，其中：

所述电源的正极、电阻R11和电容C1的一端依次相连；

所述电阻R12与电容C2并联，所述电阻R13与电容C4并联，所述电阻R14与电容C6并联；

所述电阻R12和电容C2的一个并联端与所述电阻R11和电容C1的相接端相连，所述电阻R12和电容C2的另一个并联端与所述电阻R13和电容C4的一个并联端相接后与所述电容C3的一端相连；

所述电阻R13和电容C4另一个并联端与所述电阻R14和电容C6的一个并联端相接后与所述电容C5的一端相连；

所述电阻R14和电容C6另一个并联端分别与所述电容C7的一端和电阻R15的一端相连；

所述电容C1的另一端、电容C3的另一端、电容C5的另一端、电容C7的另一端和电阻R15的另一端相接后接入所述电源的负极。