CN109302192A

CN109302192A - 一种通用解调器

Info

Publication number: CN109302192A
Application number: CN201811365899.1A
Authority: CN
Inventors: 迟英昊; 袁鹏; 孙玮泽; 左敬轩; 闫旭东; 李荣正; 陈学军; 戴国银
Original assignee: Shanghai University of Engineering Science
Current assignee: Shanghai University of Engineering Science
Priority date: 2018-11-16
Filing date: 2018-11-16
Publication date: 2019-02-01

Abstract

本发明公开了一种通用解调器，包括接口、接口电路、模数转换器和FPGA芯片，所述接口电路包括硬件滤波电路、电压转换电路和单端转差分电路，所述FPGA芯片内部构造有解调算法模块，所述接口、硬件滤波电路、电压转换电路、单端转差分电路、模数转换器和FPGA芯片依次相连，所述接口采集中频信号，该中频信号经过所述接口电路预处理后进入所述模数转换器，所述模数转换器完成对中频信号的AD转换，然后再将AD转换后的数字信号送入所述FPGA芯片的解调算法模块进行解调。本发明的通用解调器，接口电路在带宽和增益性能上具备通用性,有效防止电路饱和信号幅度过小，保证模数转换器的转换精度。

Description

一种通用解调器

技术领域

本发明涉及一种通用解调器。

背景技术

在国外，上世纪八十年代就出现了关于数字化解调系统方面的论述和报告，90年代后渐渐出现了基于片上系统(System On Chip，SOC)和软件无线电技术的数字解调设计思想，同时一些公司相继推出了数字化解调产品。美国的Pentek公司2007年成功推出了功能强大的Model 7142-428软件无线电处理机，该处理机不但包括14位125MHz的4个AD和1个DA转换通道，而且设计有多频带的数字下变频核，可实现抽取范围为2-65536，此外还拥有插值范围为2-32768的插值滤波器；Pentek公司推出的一系列软件无电线处理机产品为无线通信等系统提供了优越的解决方案。而在信号发生器研究和发展中，国外的产品技术成熟，产品种类齐全，目前国际上居领先地位的是美国的泰克(Tektronix)和安捷伦(Agilent)，其产品在技术和市场占有率上享誉全球。泰克公司的任意波形/函数发生器从AFG3000、AFG5000到AFG7000，可产生高达24GS/s的釆样率，成为当前市场上唯一能够生成最高达9.6GHz任意宽频带调制信号的单个设备信号发生解决方案，低端的AFG3021B带宽为25MHz，最大采样率250MS/S，128k内存深度，单通道输出；安捷伦公司低端的33521A系列函数/任意波形发生器，具有250MSa/s，16位分辨率，带宽30MHz。这些基于软件无线电设计理论的数字化中频解调系统和信号发生器为雷达、通信、测控等系统提供了优越的数字调制解调方案，同时也表明国外的软件无线电的应用技术达到了较高的水平。

在国内，一些研究所和高校从上世纪90年代开始软件无线电领域的研究。在中频解调方面，北京理工大学完成一台最高工作频率为25MHz的多信道雷达中频数字接收机系统，它采用的是Intersil公司专用DDC芯片HSP50216；电子科技大学电子工程学院采用ADI公司的AD6644和Xilinx公司的FPGA器件设计完成了一套雷达数字接收机系统，该系统设计中滤波器实现采用了分布式算法，其处理的最大带宽为5MHz，最高工作频率为70MHz，只能解调一种模式的数字信号。在信号发生器领域，国内从上世纪末开始开发任意波形发生器，价格比国外便宜，但性能指标与国际品牌相距甚远，江苏的江南电子仪器有限公司生产的EM32201型全数字合成任意波形发生器，带宽20MHz，采样速率100MSa/s，存储长度32K，双通道输出；北京普源精电科技有限公司的最高端产品DG5000系列函数/任意波形发生器，最大输入带宽350MHz，1GS/s采样率，14位分辨率，双通道输出。可见目前国内已经重视软件无线电技术的发展，不过同国外的应用技术相比仍有一定的距离。

综上所述，国外基于软件无线电的中频解调系统、信号发生器在理论研究上比较全面，设计思想相对来说也比较先进，尤其在参数适应范围上更加灵活多变，能够满足绝大多数测试系统的应用环境。但动辄数十万上百万的高昂成本，是测试设备难以承受的，只能作为实验设备使用。现在国内有一些高校和公司也开始这一方面的板卡和设备的开发，但此类设备的功能较为单一，只能在固定调制解调模式、码元速率和载波频率下工作。在测试设备的开发中，对于测试设备的不同参数需求，并没有通用性强性价比高的调制解调测试平台，和高效率的解决方案进行项目的设计开发，只能选择价格高昂的国外通用型产品或性能单一的国内调制解调板卡，在这过程中，采购周期变长，产品成本急剧上升，严重影响产品的开发和交付。同时，在这样的调制解调测试设备开发模式下，不同的测试参数需求使得测试设备的开发参数不同，使得每次测试设备的开发都相互独立，无法形成规模效益，也很难掌握核心技术。

发明内容

本发明的目的是克服现有技术的缺陷，提供一种通用解调器，接口电路在带宽和增益性能上具备通用性,有效防止电路饱和信号幅度过小，保证模数转换器的转换精度。

实现上述目的的技术方案是：一种通用解调器，包括接口、接口电路、模数转换器和FPGA(Field－Programmable Gate Array，即现场可编程门阵列)芯片，所述接口电路包括硬件滤波电路、电压转换电路和单端转差分电路，所述FPGA芯片内部构造有解调算法模块，所述接口、硬件滤波电路、电压转换电路、单端转差分电路、模数转换器和FPGA芯片依次相连，其中：

所述接口采集中频信号，该中频信号经过所述接口电路预处理后进入所述模数转换器，所述模数转换器完成对中频信号的AD转换，然后再将AD转换后的数字信号送入所述FPGA芯片的解调算法模块进行解调。

上述的一种通用解调器，其中，所述硬件滤波电路和电压转换电路分别采用四级点S-K(Sallen–Key，S-K拓扑结构)有源滤波器电路，所述四级点S-K有源滤波器电路包括依次相连的两组滤波电路；

每组滤波电路均包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2和高速运算放大器，所述电容C1的一端接地，另一端与所述电阻R1相连；所述电阻R2的一端与所述电容C1与电阻R1的相接端相连，另一端与所述高速运算放大器的输出端相连；所述电阻R3的一端接地，另一端与所述电容C2的一端相连；所述电容C2的另一端与所述电容C1与电阻R1的相接端相连；所述电阻R4的一端接地，另一端与所述电阻R5的一端相连；所述电阻R5的另一端与所述高速运算放大器的输出端相连；所述高速运算放大器的正极输入端与所述电阻R3与电容C2的相接端相连；所述高速运算放大器的负极输入端与所述电阻R4与电阻R5的相接端相连；

一组所述滤波电路的高速运算放大器的输出端与另一组所述滤波电路的电阻R1相连。

上述的一种通用解调器，其中，所述硬件滤波电路对中频信号进行滤波处理，所述电压转换电路对经过滤波处理的中频信号进行分压处理，所述单端转差分电路将经过分压处理的中频信号转换为所述模数转换器所需的2Vp-p差分信号。

本发明的通用解调器，接口电路在带宽和增益性能上具备通用性,有效防止电路饱和信号幅度过小，保证模数转换器的转换精度，可以实现中频信号的带通采样。

附图说明

图1为本发明的通用解调器的硬件结构图；

图2为四级点S-K有源滤波器电路的电路图。

具体实施方式

为了使本技术领域的技术人员能更好地理解本发明的技术方案，下面结合附图对其具体实施方式进行详细地说明：

请参阅图1，本发明的最佳实施例，一种通用解调器，包括接口1、接口电路2、模数转换器3和FPGA芯片4，接口电路2包括硬件滤波电路21、电压转换电路22和单端转差分电路23，FPGA芯片4内部构造有解调算法模块，接口1、硬件滤波电路21、电压转换电路22、单端转差分电路23、模数转换器3和FPGA芯片4依次相连。

接口1采集中频信号，该中频信号经过接口电路2预处理后进入模数转换器3，模数转换器3完成对中频信号的AD转换，然后再将AD转换后的数字信号送入FPGA芯片4的解调算法模块进行解调。接口电路2对中频信号预处理时，硬件滤波电路21对中频信号进行滤波处理，电压转换电路22对经过滤波处理的中频信号进行分压处理，单端转差分电路23将经过分压处理的中频信号转换为模数转换器3所需的2Vp-p差分信号。

模数转换器3采用AD9235，AD9235是AD公司近年推出的一种高速、高性能、低功耗的模数转换器。它的最高采样频率可以达到65MSPS，采样精度为12比特；芯片内部包括有高性能的取样保持放大器(SHA)和参考电路，65MHz带宽的无杂散动态范围SFDR达到85dB，65MHz带宽上典型的信号噪声比SNR为70dB；采用单+3V电源供电，能支持500MHz带宽的差分输入，灵活的模拟输入范围，取样保持放大器(SHA)可以接成单端输入方式，也可接成差分输入方式，信号范围在1Vp-p和2Vp-P之间可以由用户选择，输出为CMOS兼容电平；其微分非线性误差仅为±0.4LSB；芯片外形为28脚TSSOP低高度标贴封装形式，工作环境温度可以从-40℃到+85℃，最大功耗消耗为300mW。

本发明的通用解调器中，采样频率f_s＝48MHz，即AD9235的采样时钟为48MHz。AD9235的采样时钟输入管脚为由FPGA芯片提供，这样，通过更改FPGA芯片的时钟管理模块，可以改变AD9235的采样时钟。AD9235需要差分信号输入，且最大的采样幅值范围为2Vp-p。

为保证模数转换器AD9235对各种不同幅值的中频信号都能成功采样，而AD9235需要差分信号输入，且最大的采样幅值范围为2Vp-p，因此，在AD9235前端需设计接口电路，进行滤波和分压。

Sallen–Key(S-K)拓扑结构是有源滤波器设计中最为常用的拓扑结构之一，其电路原型是利用VFA(电压反馈运算放大器)及RC元件构成，优点是电路结构简单，通带增益、极点角频率和品质因素的表达式简洁，而且品质因素调节方便，可调范围大。根据带通采样理论，在A/D采样前，信号需先经过一级抗混叠滤波器，抗混叠滤波器的带宽范围为60～68MHz。因此，需设计一个带通滤波器，其中心频率fo＝64MHz，带宽BW＝8MHz。根据Sallen–Key拓扑电路在滤波器设计中应用，本发明使用FilterPro Desktop对Sallen-Key有源滤波器电路进行设计，并且，硬件滤波电路21和电压转换电路22分别采用四级点S-K有源滤波器电路。

请参阅图2，四级点S-K有源滤波器电路包括依次相连的两组滤波电路；每组滤波电路均包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2和高速运算放大器5，电容C1的一端接地，另一端与电阻R1相连；电阻R2的一端与电容C1与电阻R1的相接端相连，另一端与高速运算放大器5的输出端相连；电阻R3的一端接地，另一端与电容C2的一端相连；电容C2的另一端与电容C1与电阻R1的相接端相连；电阻R4的一端接地，另一端与电阻R5的一端相连；电阻R5的另一端与高速运算放大器5的输出端相连；高速运算放大器5的正极输入端与电阻R3与电容C2的相接端相连；高速运算放大器5的负极输入端与电阻R4与电阻R5的相接端相连；一组滤波电路的高速运算放大器5的输出端与另一组滤波电路的电阻R1相连。

这种四级点S-K有源滤波器电路可以根据实际的信号需要，将其设计为高低通滤波器、带通滤波器和分压电路。这样的设计方式，使得接口电路2对不同的中频信号都具备较强的通用性。

高速运算放大器5泛指频宽高于50MHz的运放，而现在为了与信号链后端组件(例如高速ADC或处理器)的需求相匹配，运放的频宽记录已突破GHz。其突出的性能特点是频带宽、建立时间快、失真和噪声小、输出电流大、直流特性好，能在低电源电压下工作：

(1)、快速建立时间对缓冲器和多路电子器件等快速变化或切换的模拟数据特别重要；

(2)、高转换速率与建立时间有关系，大信号带宽与转换速率紧密联系，对处理有失真的大幅度交流信号特别重要；

(3)、频带宽对处理的电平宽带交流信号和预放大器等应用非常重要。

高速运算放大器5主要性能指标和工程参数有：

(1)、开环带宽：将一个恒幅正弦小信号输入到运放的输入端，从运放的输出端测得开环电压增益从运放的直流增益下降3dB所对应的信号频率。这用于很小信号处理；

(2)、建立时间：在额定的负载时，运放的闭环增益为1倍条件下，将一个阶跃大信号输入到运放的输入端，使运放输出由0增加到某一给定值的所需要的时间。建立时间是一个很重要的指标，用于大信号处理中运放选型；

(3)、单位增益带宽GB：单位增益带宽定义为，运放的闭环增益为1倍条件下，将一个恒幅正弦小信号输入到运放的输入端，从运放的输出端测得闭环电压增益下降3db所对应的信号频率。单位增益带宽是一个很重要的指标，对于正弦小信号放大时，单位增益带宽等于输入信号频率与该频率下的最大增益的乘积。这用于小信号处理中运放选型；

(4)、全功率带宽BW：全功率带宽定义为，在额定的负载时，运放的闭环增益为1倍条件下，将一个恒幅正弦大信号输入到运放的输入端，使运放输出幅度达到最大(允许一定失真)的信号频率。这个频率受到运放转换速率的限制。近似地，全功率带宽＝转换速率/2πVop(Vop是运放的峰值输出幅度)。全功率带宽是一个很重要的指标，用于大信号处理中运放选型。

(5)、转换速率(压摆率)SR：运放转换速率定义为，运放接成闭环条件下，将一个大信号(含阶跃信号)输入到运放的输入端，从运放的输出端测得运放的输出上升速率。对于一般运放转换速率SR<＝10V/μs，高速运放的转换速率SR>10V/μs。这用于大信号处理中运放选型。

以上为高速运放选型的主要参数，对于运放选型中的电源电压、功率损耗、工作温度与保存温度、极限参数等参数，这里就不展开讲解了。

高速运算放大器5的参数计算及选型依据：

在运放选型的过程中，需根据信号的特性进行运放的选择。在本课题的设计中，硬件电路满足的极限状态设定为：信号频率f_o＝100MHz，信号幅值V_i＝10Vp-p，而经过滤波电路和分压电路后，信号的幅值需变换为V_o＝2Vp-p。由此，可以计算所需的高速运放的性能参数。

增益：

f_s＝65MHz时，AD9235采样时间间隔：

建立时间：t_j＜15.4ns

单位增益带宽：GB＝G×f_o＝5×100MHz＝500MHz

转换速率：

全功率带宽：

根据以上所计算出的参数，可以对运放进行选型，同样，对于不同的应用场合，该参数选型方案同样适用。

根据计算所需的参数，本发明中的高速运算放大器5选用AD8000，将AD8000高速运算放大器作为滤波器、分压等电路的核心器件。AD8000的带宽达650MHz(@G＝2，2Vp-p)，压摆率为4100V/μS，建立时间为12ns，该运放基本满足本发明中信号性能的需求。

AD9235输入端需要的模拟信号为2Vp-p的差分信号对，因此，在经过接口电路滤波和分压处理后的信号，需要将单端信号转换为差分信号对。在这里，单端转差分电路23采用AD8138差分放大器。AD8138带宽为320MHz(@G＝+1，2V p-p)，压摆率为1150V/μS，建立时间为16ns。AD9235在32MHz采样频率下两次采样之间的时间间隔为31ns，而AD8138的额定建立时间为16ns，可以满足AD9235的需求。

综上所述，本发明的通用解调器，接口电路在带宽和增益性能上具备通用性,有效防止电路饱和信号幅度过小，保证模数转换器的转换精度。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求书范围内。

Claims

1.一种通用解调器，其特征在于，包括接口、接口电路、模数转换器和FPGA芯片，所述接口电路包括硬件滤波电路、电压转换电路和单端转差分电路，所述FPGA芯片内部构造有解调算法模块，所述接口、硬件滤波电路、电压转换电路、单端转差分电路、模数转换器和FPGA芯片依次相连，其中：

2.根据权利要求1所述的一种通用解调器，其特征在于，所述硬件滤波电路和电压转换电路分别采用四级点S-K有源滤波器电路，所述四级点S-K有源滤波器电路包括依次相连的两组滤波电路；

3.根据权利要求1或2所述的一种通用解调器，其特征在于，所述硬件滤波电路对中频信号进行滤波处理，所述电压转换电路对经过滤波处理的中频信号进行分压处理，所述单端转差分电路将经过分压处理的中频信号转换为所述模数转换器所需的2Vp-p差分信号。