CN103716018B - 数字宽带激励源实现装置及方法 - Google Patents

Abstract

本发明涉及无线通信技术领域，公开了一种数字宽带激励源实现装置及方法，该装置包括依次串接的基带成形单元、内插滤波单元、宽带跳频单元和数模转换单元；其中，所述基带成形单元、所述内插滤波单元和所述宽带跳频单元是全数字单元；所述基带成形单元包括基带内插脉冲成形滤波器，所述内插滤波单元包括串接的半带滤波器和CIC滤波器，所述宽带跳频单元包括混频器以及与所述混频器输入端耦接的跳频载波发生器。本发明大大简化了整个发射信道的设计架构，降低了设计难度与设计成本，且增强了系统的可靠性、灵活性与稳定性。为工程实现提供了有力的技术支撑，同时为有此需求的设备和系统提供了更高效、更实用的设计方案与实现手段。

Description

数字宽带激励源实现装置及方法

技术领域

本发明涉及无线通信技术领域，具体涉及一种数字宽带激励源实现装置及方法。

背景技术

随着现代通信技术的发展和通信系统的更新换代，通信系统的容量越来越大，信息传输速率也越来越高，特别在复杂通信环境下，由于存在各种干扰，要求通信系统具有很强的抗干扰、抗侦测、保密等功能。发射激励源作为无线通信系统重要组成部分之一，在无线通信中起到了重要的作用，要增强通信系统应对复杂环境的能力，首先需要相应增强发射激励源的能力。

当前发射激励源设计架构主要基于低中频加跳频源的方式，在射频信道上完成信号调制和二次变频，仅工作在某一个或者几个频点。现有的这种设计方式使用的模拟器件较多，导致设计复杂度高、模块间连接复杂、产品体积大、功耗高、可靠性低、灵活性差、工厂生产及调试周期长、不能适应多种通信体制的需求等缺点，制约了发射激励源在无线通信领域的使用以及无线通信技术的发展。

发明内容

针对现有技术中存在的上述缺陷，本发明所要解决以下技术问题：

1.发射激励源信道架构设计复杂和难度大；

2.信道频谱利用率低、传输误码率高、码间相互干扰；

3.基带调制效率低、带外频谱抑制效果差、高速宽带跳频稳定性差。

为解决上述技术问题，一方面，本发明提供一种数字宽带激励源实现装置及方法，该装置包括依次串接的基带成形单元、内插滤波单元、宽带跳频单元和数模转换单元；其中，所述基带成形单元、所述内插滤波单元和所述宽带跳频单元是全数字单元；所述基带成形单元包括基带内插脉冲成形滤波器，所述内插滤波单元包括串接的半带滤波器和CIC滤波器，所述宽带跳频单元包括混频器以及与所述混频器输入端耦接的跳频载波发生器。

优选地，所述基带内插脉冲成形滤波器为升余弦滚降滤波器。

优选地，所述内插滤波单元中采用多个半带滤波器级联实现高倍内插。

优选地，所述跳频载波发生器包括伪随机码发生器和频率合成器。

优选地，所述内插滤波单元中M个半带滤波器级联实现2^M倍内插。

优选地，所述混频器为乘法器，所述乘法器将所述CIC滤波器提供的基带信号与所述跳频载波发生器提供的载波信号进行混频调制。

另一方面，基于上述装置，本发明还同时提供一种数字宽带激励源实现方法，所述方法包括步骤：

运用基带成形单元对待发射的基带信号进行整形处理；

在内插滤波单元内对整形后的基带信号进行插值、滤波处理，使基带信号的采样频率提高到与载波信号采样频率一致；

宽带跳频单元中利用载波信号和插值滤波处理后的基带信号进行数字混频调制；

通过数模转换单元将混频后信号进行数模转换。

优选地，所述方法还包括步骤：

由发送端将数模转换后的模拟信号发射出。

优选地，所述方法中，对于速率为5MHz的基带信号：

以阶数31阶、降系数0.4生成平方根升余弦成形滤波器进行所述整形处理；

以3个特性一样的半带滤波器级联进行所述插值处理；

以5级CIC滤波器进行所述滤波处理。

优选地，产生所述载波信号包括步骤：

由伪随机码发生器产生伪随机序列；

根据伪随机序列查表从跳频频率表中选取频率控制码；

由频率控制码控制频率合成器在不同时隙产生不同频率的载波信号。

本发明基于软件无线电思想架构，对发射信道在基带处理与高中频信道上采用全数字化、模块化设计，使数字信号尽量靠近天线，本发明的技术方案相对于与传统设计而言，大大简化了整个发射信道的设计构架，降低了设计难度与设计成本，且增强了系统的可靠性、灵活性与稳定性，为无线通信领域提供了有力的技术支撑，同时为由此需求的设备和系统提供了更高效、更实用的设计方案与实现手段。

附图说明

图1是本发明装置优选实施例发射激励源原理图；

图2是本发明装置优选实施例升余弦频率响应特性图；

图3是本发明装置优选实施例升余弦时域响应图;

图4是本发明装置优选实施例成形滤波器的频谱特性图；

图5是本发明装置优选实施例半带滤波器频谱图；

图6是本发明装置优选实施例半带滤波器参数设置图；

图7是本发明装置优选实施例CIC滤波器频谱图；

图8是本发明装置优选实施例跳频载波发生器组成框图；

图9是本发明装置优选实施例基带成形波形图；

图10是本发明装置优选实施例未成形基带信号频谱图；

图11是本发明装置优选实施例成形基带信号频谱图；

图12是本发明装置优选实施例经过半带滤波基带信号频谱图；

图13是本发明装置优选实施例经过内插CIC基带信号频谱图；

图14是本发明装置优选实施例跳频载波频谱图；

图15是本发明装置优选实施例发射激励源整体模型框图；

图16是本发明装置优选实施例频率跳变的已调信号频谱图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

随着现代通信技术的快速发展和通信系统的换代更新，通信系统的容量越来越大，信息传输速率也越来越高，特别在复杂通信环境下，由于存在各种干扰，要求通信系统具有很强的抗干扰、抗侦测、保密等功能。而发射激励源是无线通信系统重要组成部分之一，为了提高系统信道的利用效率和抗干扰能力，本发明基于软件无线电思想架构，对发射信道在基带处理与高中频信道上采用全数字化、模块化设计，使数字信号尽量靠近天线。其中基带成形技术、高效数字内插滤波技术和数字高速宽带跳频技术是本设计方案的关键技术。

本发明公开了一种数字宽带激励源实现装置及方法，如图1所示，在本发明的一个实施例中，该装置包括依次串接的基带成形单元、内插滤波单元、宽带跳频单元和数模转换单元；其中，基带成形单元、内插滤波单元和宽带跳频单元是全数字单元，基带成形单元包括基带内插脉冲成形滤波器，内插滤波单元包括串接的半带滤波器和CIC（cascadeintegratorcomb，积分梳状）滤波器，宽带跳频单元包括混频器以及与混频器输入端耦接的跳频载波发生器。

采用上述方式，在本发明的实施例中，为了提高频谱的利用率、降低传输误码率和最大限度地减少码间串扰，运用基带成形单元用于对发射的基带信号进行整形处理；高效数字内插滤波单元通过插值、滤波处理，使基带信号的采样频率提高到与载波信号采样频率一致；数字高速宽带跳频单元用基带信号和跳频载波进行数字调制混频；数模转换单元将混频后信号经过D/A数模转换，随后由发送端将信号发射出。

在更优选的实施例中，本发明中处理的基带信号的速率为5M，半带滤波器完成3个2倍内插和滤波，CIC滤波器完成5倍内插滤波，跳频载波发生器产生频率跳变的载波，混频器为乘法器完成插值滤波后的高速基带信号与跳频载波的混频调制，D/A的作用是把数字信号转换为模拟信号。

其中基带成形单元采用脉冲成形技术和平方根升余弦滚降脉冲成形滤波技术，在发送端和接收端都使用同样具有平方根升余弦滚降特性的滤波器（优选为数字的升余弦滚降滤波器），可以起到匹配作用，同时可以实现ISI传输时刻降低对采样时钟精度的要求。升余弦滚降滤波器的频率响应和冲激响应如附图2、附图3所示，然后运用FDATOOL工具设置成形滤波器的参数，一般数据在进入成形滤波前要经过L倍插值，插值倍数过高会加大后级FIR滤波器实现的阶数，因此一般选择在4-6倍插值。本方案优选5倍插值，滤波器阶数N=31阶，滚降系数α＝0.4，生成平方根升余弦成形滤波器，其频谱幅度特性如附图4所示。

其中高效数字内插滤波单元特别适合于实现D=2^M倍（即2的M幂次方倍）的抽取或内插，而且计算效率高，实时性强。在高倍内插的时候，大都采用多个半带滤波器级联的方式。半带滤波器频谱特性如附图5所示。本实施例选用三个特性一样（只是采样频率不同）的内插半带滤波器进行级联。首先，根据滤波器所要达到的性能指标来设计其阶数，然后使用FDATOOL来设计半带滤波器的系数，半带滤波器参数设置及半带滤波器频谱特性如附图6所示。

其中CIC插值滤波器具有结构简单、规整、需要存储点小的特点，且实现中只有加法，没有乘法的特性，加之滤波器的所有系数都是1，因此特别适合高速、高倍数的插值。CIC一般由Integrator和comb两个基本模块组成。CIC本质上等同于N个具有矩形冲击响应的滤波器的级联，减小了实现的复杂度和资源消耗。由于前面几级滤波器已经将带宽限制在5MHz范围内，所以在这级采用了5倍内插，CIC级数选择5级，第一旁瓣衰减达到了60dB以上。CIC滤波器频谱特性如附图7所示。

其中数字高速宽带跳频单元由跳频载波发生器向混频器提供跳频载波输入，所述跳频载波发生器包括伪随机码发生器和频率合成器，附图8为其组成框图，伪随机码发生器产生伪随机序列，根据伪随机序列查表从跳频频率表中选取频率控制码，由频率控制码来控制频率合成器在不同时隙产生不同频率的载波。跳频系统通过伪随机改变发送载波频率，用跳变的频率来调制基带信号，得到载波频率不断变化的射频信号，然后发送到信道中。

更进一步地，本发明还以Simulink仿真软件为平台，实现了上述数字宽带激励源的设计，并得到了仿真结果来验证上述设计的性能和效果。通过Simulink建立基带成形模型仿真，得出了基带成形的波形如附图9所示，其中1通道显示为原始码；2通道显示为经过内插后的基带码；3通道显示为经过成形滤波后的基带信号。

附图10为经过内插后未成形的基带信号的频谱图。

附图11为经过内插后基带信号成形后的频谱，从本图中可以看到原来的基带频谱占用频带比较宽，经过成形滤波后，有效压缩了基带频谱。

基带成形后，为了提升基带的数据采样率，需要经过内插半带滤波器对其处理。

其中附图12为经过3次内插半带滤波后的基带信号频谱，从本图中可以看出，镜像频谱被有效地抑制了。

附图13为经过CIC最终完成内插采样的数据。

附图14跳频载波发生器所产生跳频载波的频谱，其中跳频频宽为120M。

数字宽带激励源的仿真模型如附图15所示。

基带信号与跳频载波调制后的调制信号频谱特性如附图16所示。

基于上述装置，本发明还公开了一种数字宽带激励源实现方法，包括以下步骤：

运用基带成形单元对待发射的基带信号进行整形处理；

在内插滤波单元内对整形后的基带信号进行插值、滤波处理，使基带信号的采样频率提高到与载波信号采样频率一致；

宽带跳频单元中利用载波信号和插值滤波处理后的基带信号进行数字混频调制；

通过数模转换单元将混频后信号进行数模转换。

本发明大大简化了整个发射信道的设计架构，降低了设计难度与设计成本，且增强了系统的可靠性、灵活性与稳定性。为工程实现提供了有力的技术支撑，同时为有此需求的设备和系统提供了更高效、更实用的设计方案与实现手段。

显然，本领域的技术人员可以对本发明的适合于数字宽带激励源的设计仿真实现装置及方法进行各种改动和变型而不脱离本发明的思想和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种数字宽带激励源实现装置，其特征在于，所述装置包括依次串接的基带成形单元、内插滤波单元、宽带跳频单元和数模转换单元；其中，

所述基带成形单元、所述内插滤波单元和所述宽带跳频单元是全数字单元；

所述基带成形单元包括基带内插脉冲成形滤波器，所述内插滤波单元包括串接的半带滤波器和CIC滤波器，所述内插滤波单元内对整形后的基带信号进行插值、滤波处理，使基带信号的采样频率提高到与载波信号采样频率一致，所述宽带跳频单元包括混频器以及与所述混频器输入端耦接的跳频载波发生器。

2.如权利要求1所述的装置，其特征在于，所述基带内插脉冲成形滤波器为升余弦滚降滤波器。

3.如权利要求1所述的装置，其特征在于，所述内插滤波单元中采用多个半带滤波器级联实现高倍内插。

4.如权利要求1所述的装置，其特征在于，所述跳频载波发生器包括伪随机码发生器和频率合成器。

5.如权利要求3所述的装置，其特征在于，所述内插滤波单元中M个半带滤波器级联实现2M倍内插。

6.如权利要求1所述的装置，其特征在于，所述混频器为乘法器，所述乘法器将所述CIC滤波器提供的基带信号与所述跳频载波发生器提供的载波信号进行混频调制。

7.一种数字宽带激励源实现方法，基于如权利要求1-6中任一项所述的装置，其特征在于，所述方法包括步骤：

运用基带成形单元对待发射的基带信号进行整形处理；

在内插滤波单元内对整形后的基带信号进行插值、滤波处理，使基带信号的采样频率提高到与载波信号采样频率一致；

宽带跳频单元中利用载波信号和插值滤波处理后的基带信号进行数字混频调制；

通过数模转换单元将混频后信号进行数模转换。

8.如权利要求7所述的方法，其特征在于，所述方法还包括步骤：

由发送端将数模转换后的模拟信号发射出。

9.如权利要求7所述的方法，其特征在于，所述方法中，对于速率为5MHz的基带信号：

以阶数31阶、降系数0.4生成平方根升余弦成形滤波器进行所述整形处理；

以3个特性一样的半带滤波器级联进行所述插值处理；

以5级CIC滤波器进行所述滤波处理。

10.如权利要求7所述的方法，其特征在于，产生所述载波信号包括步骤：

由伪随机码发生器产生伪随机序列；

根据伪随机序列查表从跳频频率表中选取频率控制码；

由频率控制码控制频率合成器在不同时隙产生不同频率的载波信号。