CN102073032A - 多波形雷达信号的模块化产生方法 - Google Patents

Abstract

一种多波形雷达信号的模块化产生方法，由模块化软件、FPGA和DDS芯片组成。属于雷达频率综合技术领域，应用在基于DDS的频综设计。模块化软件具有人机交互界面和模块化串口时序模块，进行DDS芯片控制参数及与波形数据相关运算、存储，与FPGA数据通信，产生适用于DDS系列芯片的模块化串口控制时序，通过计算机通信完成数据获取和更新。FPGA设置RAM、UART收发器和DDS控制模块，完成与计算机数据通信、DDS芯片控制参数及波形数据的存储、DDS芯片控制功能。DDS芯片在FPGA控制下输出参数设定的各种信号。本发明开发的模块化软件配置不同DDS芯片，可快速实现点频、线性调频、非线性调频和相位编码多种雷达信号产生，软件支持在线编程，DDS芯片控制参数、波形数据实时更新。

Description

多波形雷达信号的模块化产生方法

技术领域

本发明涉及雷达频率综合技术领域，应用在基于DDS(Direct Digital FrequencySynthesis，直接数字频率合成)技术的频率综合器设计中，该方法采用自主开发的模块化软件配置不同DDS芯片，可快速实现点频、线性调频、非线性调频和相位编码等多种雷达信号的产生。

背景技术

随着20世纪30年代雷达的出现以及在军事领域的大规模应用，波形产生一直成为雷达领域的重要研究内容。现代数字技术和大规模集成电路技术迅猛发展，波形合成已经由传统的纯模拟方法发展到现在的直接数字合成，数字方法生成的波形具有严格的相干性、可重复性、高稳定性和可编程的优点，能够方便地实现波形参数捷变以及产生任意复杂波形。

直接数字频率波形产生技术目前大多采用FPGA(Field Programmable Gate Array)控制DDS芯片的方法产生。FPGA的使用非常灵活，同一片FPGA通过不同的编程数据可以实现不同的电路功能；DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成，有如下优点：频率分辨率高，输出频点多；频率切换速度快；频率切换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相位噪声有改善作用；可以产生任意波形；全数字化实现，便于集成，体积小，重量轻。

但是在目前的设计中，首先针对不同芯片的控制软件设计占用了开发人员很大精力，而且针对同一芯片，不同开发人员采用各种开发方式，编制了各种不同程序，但实际工作结果却相差无几，这无疑造成了重复开发和人力资源浪费，同时也使得研发周期的缩短变得极为困难。其次各种波形信号的设计、产生需要不同FPGA程序的编写、调试和反复下载、烧制，过程非常繁琐、费时。

发明内容

本发明要解决的技术问题在于：针对上述问题，采用模块化软件设计，缩短开发周期，基于图形用户界面MATLAB GUI(Graphical User Interfaces)技术开发可视化软件操作界面，实现FPGA在线编程，数据实时更新。

本发明解决问明的技术方案包括模块化软件、FPGA和DDS芯片三部分。各部分功能详细介绍如下：

1、模块化软件，该部分具有人机交互界面和模块化串口时序模块，完成DDS芯片控制参数及与波形数据相关的运算，存储、与FPGA的数据通信等功能，同时完成适用于AD公司DDS系列芯片的模块化串口时序控制模块设计：

(1)、控制参数的产生：完成DDS芯片控制参数的修改、运算和存储。其中包括DDS系统时钟的设定，输出信号频率，幅度和相位参数的设定。

(2)、波形数据的产生：对指定的波形形式、脉宽、带宽等参数的信号进行仿真，包括时域波形数据的运算、显示并保存数据。可生成线性调频，非线性调频和相位编码等信号基带数据，如需要可添加任意波形。

(3)、计算机与FPGA的数据通信：通过计算机串口连接频率合成器硬件部分的接口以实现基于RS-232接口的异步串行数据通信，接口简单，配置方便。目的是实现所需控制参数、波形数据由计算机到波形产生硬件存储器的下载、校验。

(4)、模块化串口时序模块：通过自己设计好的模块化串口时序模块可以方便、简单、快捷的完成AD公司DDS系列芯片的串口控制时序设计。该该模块设计完成后固化在FPGA中，通过3中的计算机通信功能完成数据获取和更新。

2、FPGA，该部分完成与计算机数据通信、DDS芯片控制参数及波形数据的存储、DDS芯片控制等功能，设置RAM、UART收发器和DDS控制模块：

(1)、计算机数据通信：通过UAR收发器完成FPGA与计算机之间的数据通信，包括数据的双向传输及数据校验。

(2)、数据存储：将UART收发器接收的DDS芯片控制参数、波形采样数据存储到RAM中，供控制时序调用。

(3)、DDS芯片控制：有序调用DDS芯片控制参数、波形采样数据，完成DDS芯片的初始化配置、工作模式和输出信号切换等功能。

3、DDS芯片：在FPGA的有效控制下，输出参数设定的各种信号。当前采用较多的有AD公司的AD9858、AD9910、AD9957等芯片。

本发明与现有技术相比较具有益效果

(1)模块化软件设计。本设计中实现对AD公司DDS系列芯片串口控制程序的模块化设计，为今后这类器件的应用打下了良好的基础，可以大大提高开发速度，缩短开发周期。使软件系统具有良好的通用性、兼容性和可扩充性。

(2)可视化软件操作界面的应用，可简单、方便、快捷的实现不同参数多波形雷达信号波形产生。

(3)在线编程，DDS芯片控制参数、波形数据实时更新。通过在软件界面中输入DDS芯片控制参数、波形参数、采样率等数据，通过软件算法，产生数据并将据送入FPGA内置的RAM中，在FPGA控制时序的控制下，将采样数据送入DDS芯片中。，实现了在线编程、数据实时更新，在频率合成器的调试测验阶段是非常方便和灵活的。

附图说明

图1多波形雷达信号模块总体结构图

图2本发明对AD9957开发模块化软件界面示意图

图3本发明设计的串口时序产生电路(STGMaster模块)示意图

图4本发明的串口时序产生电路STGMaster模块仿真波形图

图5通用串口控制程序的32位寄存器串口时序波形图

图6STGMaster配置32位寄存器仿真波形图

图7AD9957工作在单频输出模式下，185MHz点频频谱测试图

图8185MHz点频信号相噪曲线

图9AD9957工作在正交调制模式下，带宽5MHz非线型调频频谱图

图10非线性调频信号时间-频率曲线

图11SPAN为100kHz二相编码频域波形图

图12线性调频信号时间-频率曲线

具体实施方式

下面以模块化软件在AD9957中的应用为例，介绍该多波形雷达信号模块化产生方法的具体实施方式。

本发明的多波形雷达信号模块总体结构如图1所示，由模块化软件、FPGA和DDS芯片构成，各部分功能简介如下：

1、模块化软件包括人机交互界面、模块化串口时序两部分。

1.1人机交互界面

图2所示为本发明编写的为模块化软件在AD9957中应用，基于MATLAB GUI技术开发的软件操作界面。该软件界面分为串口控制、并口控制和串并口数据控制三部分，各部分功能如下：

1.1.1串口控制：该部分完成DDS芯片控制参数的修改和运算，即系统时钟设定，AD9957工作模式选择，8个寄存器中输出信号频率、相位、幅度及CIC插值速率等参数的设定。

1.1.2并口控制：该部分完成波形数据的产生，即输出波形选择(线性调频、非线性调频和相位编码等波形)；基带信号时宽、带宽、采样率和中心频率(AD9957中DDS内核输出频率)的设定；基带信号时域波形、频率/时间关系显示。

1.1.3串/并口数据存储和下载：分别完成串口数据(控制参数)，并口数据(波形采样数据)的存储、及计算机与FPGA间的通信功能(由计算机下载到FPGA的RAM)。

1.2模块化串口时序模块

串口时序采用本发明编写的STGMaster(Serial Timing Generate Master，串口时序生成控制)模块实现。

1.2.1AD系列DDS芯片

AD公司的一系列DDS芯片的工作状态的控制，是通过串口向其各自的控制寄存器写入控制字来进行的。归纳、分析这些不同DDS芯片各个寄存器的地址位数关系，找到它们的最大共同点。表1所示为三种AD系列DDS芯片的寄存器地址和寄存器位数的列表。

表1  9858/9910/9957寄存器列表

目前较通用的做法是对不同长度的寄存器编写不同长度的配置模块，不同芯片需要编写不同的配置程序。观察上表，所有寄存器的地址长度、寄存器位数都为8的整数倍，可知以8位为单位的串口数据发送模块，加上其它管脚的配合，可以实现这些芯片串口时序生成部分的模块化设计。本发明编写了STGMaster模块，该模块设计完成后使用时是固化在FPGA中，及结构图中的DDS控制模块中。

串口时序生成控制模块STGMaster(Setial Timing Generate Master，)是用来产生串口时序，工作一次送出8位串口数据。图3所示即为本文中采用的串口时序产生电路STGMaster的原理图，有空闲和发送数据两个工作状态，工作状态是由rd、wr两个控制端口控制。其余端口功能如下：

RST引脚为复位信号；

CLK引脚为工作时钟信号；

datain[7..0]为数据输入端口，接收从串口ROM中送出的实时数据；

Spics引脚为片选信号用于控制芯片是否被选中；

Spiclk引脚为DDS芯片串口时钟信号；

Spido引脚为串口数据输出，用于将datain[7..0]端口的8位数据按从高到低的次序依次输出；

spibegin和spicom引脚分别为数据传输起始和结束标志位。

串口时序生成控制模块STGMaster与DDS芯片的通信是通过数据传输来完成的，模块采用串行通信协议，也就是说，数据是一位一位的传输的。这就是spiclk时钟线存在的原因，由spiclk提供时钟脉冲，spido则基于此脉冲完成数据传输。数据通过spido线输出，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取，完成一位数据传输。如下所示即为STGMaster的部分Verilog HDL代码：

8’d3：

        begin

           spics＜＝1’b0；

           spiclk＜＝1’b0；

           spido＜＝datain[7]；

           dstate＜＝8’d4；

           spibegin＜＝1’b0；

           spicom＜＝1’b0；

        end

        8’d4：

        begin

           spics＜＝1’b0；

           spiclk＜＝1’b1；

           spido＜＝datain[7]；

           dstate＜＝8’d5；

           spicom＜＝1’b0；

           spibegin＜＝1’b0；

        end

8’d5：

begin

    spics＜＝1’b0；

    spiclk＜＝1’b0；

    spido＜＝datain[6]；

    dstate＜＝8’d6；

    spibegin＜＝1’b0；

    spicom＜＝1’b0；

end

8’d6：

begin

    spics＜＝1’b0；

    spiclk＜＝1’b1；

    spido＜＝datain[6]；

    dstate＜＝8’d7；

    spibegin＜＝1’b0；

    spicom＜＝1’b0；

end

当dstate＝3时，spiclk＝0，spido＝datain[7]；

当dstate＝4时，spiclk＝1，spido＝datain[7]；

当dstate＝5时，spiclk＝0，spido＝datain[6]；

当dstate＝6时，spiclk＝1，spido＝datain[6]；

这样，通过8次时钟线号的改变(上升沿和下降沿为一次)，就可以完成8位数据的传输。

由图4中的的clk和sclk两个新号可以看出每两个系统时钟产生一个spiclk，每两个系统时钟spiclk读取一位数据，因此可严格保证数据在spilk的上升沿读入，不会发生滑码或误码。图4所示为STGMaster模块仿真波形。

图5所示为目前通用的的串口控制程序(程序设计与寄存器位数严格相关)，向地址为0X00的寄存器写入控制字时的时序波形，该寄存器为32位，加上8位结构地址位，对寄存器进行操作共需40位数据，设发送的串口数据为1fabcdefff。

采用本发明的STGMaster模块配置某32位寄存器，加上8为地址位对此寄存器进行操作共需40位数据，故将其按从高到低的顺序划分为5段，将STGMaster模块调用五次，即可完成。将上例所采用数据1fabcdefff分为5段，[1f][ab][cd][ef][ff]图6所示为STGMaster模块配置某32位寄存器波形。

同时，采用模块化的串口时序(STGMaster)模块也完成了AD9910的数字斜率调制工作模式控制程序设计，与AD9957的控制程序相比只有STGMaster调用次数和发送数据与AD9957不同而已，不在此详述。可见这一模块化串口时序模块的设计是成功的。

2、FPGA

2.1控制参数和波形数据库内存RAM。存储项目要求的所有波形数据及控制参数，为波形发生器提供需要的波形数据与控制参数。

2.2UART收发器。完成计算机与FPGA之间的双向通信。

2.3DDS控制模块。波形控制模块接收从接口电路输入的控制信号，按照系统的要求，完成对波形发生器的波形数据配置，输出需要的波形信号。

3、DDS芯片AD9957

AD9957是美国仿真器件公司生产的内置14位数模转换器的直接数字频率合成器(DDS)集成电路。有3种工作模式：正交调制模式、单频输出模式、插值DAC模式。可通过模式选择逻辑来实时选择工作模式，本发明采用正交调制模式。

正交调制模式：正交量化后的18位I/Q两路基带信号经过内插滤波器后提高采样率，然后与DDS核产生的数据正交载波进行上混频，获得数字中频信号；再经过DAC转化成模拟信号输出。

测试结果

用模块化串口时序模块，分别编写了AD9957串口控制程序，并在现有硬设备上进行了测试，其中单点、线性调频和相位编码信号等信号的参数设定是通过自己编写完成的软件操作界面完成的。线性调频信号是通过利用模块化串口时序模块编写的控制程序在AD9910的硬件设备上实现的。

测试结果：图7为AD9957工作在单频输出模式下，系统时钟1GHz、OdBm，输出185MHz点频频谱，带宽100MHz，杂散优于-70dBc。

图8为185MHz点频输出信号相噪曲线，指标还是很不错的。

图9为AD9957工作在正交调制模式下，中心频率为250MHZ，带宽5MHz，时宽20us非线型调频信号频谱。

图10为图9中非线性调频信号的时间-频率曲线，此处的非线性调频信号中心频率为350MHZ，中心频率的变化只需在软件操作界面中选择AD9957不同的工作区即可完成，简单方便。

图11为在AD9957中实现的二相编码频域波形图。

图12为在采用模块化串口程序在AD9910实验板上实现的中心频率为225MHZ，带宽5MHz，时宽20us线型调频信号的时间/频率曲线。

此处只列出了单点、线性调频、非线性调频和相位编码等四种信号形式的测试结果，通过在软件操作界面中不同信号形式、不同参数的设定，可方便快捷的实现多种复杂波形信号的产生。

Claims (5)

1.多波形雷达信号的模块化产生方法，由模块化软件、FPGA和DDS芯片三部分组成，其特征在于：

(1)模块化软件，具有人机交互界面和模块化串口时序模块，人机交互界面进行DDS芯片控制参数及与波形数据相关的运算、存储，与FPGA进行数据通信，模块化串口时序模块固化在FPGA中，产生适用于DDS系列芯片的模块化串口控制时序设计，通过计算机的通信完成数据获取和更新；

(2)FPGA，设置RAM、UART收发器和DDS控制模块，通过UART收发器完成计算机与FPGA之间的双向通信及数据校验，将UART收发器接收的DDS芯片控制参数、波形采样数据存储到RAM中，为波形发生器提供需要的波形数据与控制参数，供控制时序调用，DDS控制模块有序调用DDS芯片控制参数、波形采样数据，完成DDS芯片的初始化配置、工作模式和输出信号切换；

(3)DDS芯片：在FPGA的有效控制下输出参数设定的各种信号。

2.根据权利要求1所述的多波形雷达信号的模块化产生方法，其特征在于：所述模块化软件的人机交互界面基于图形用户界面MATLAB GUI开发的软件操作界面，该人机交互界面分为串口控制、并口控制和串并口数据控制三部分：

2.1串口控制部分完成DDS芯片控制参数的修改和运算，即系统时钟设定，DDS芯片工作模式选择，DDS芯片8个寄存器的输出信号频率、相位、幅度及CIC插值速率参数的设定；

2.2并口控制部分完成波形数据的产生，对指定的波形形式、脉宽、带宽、采样率和中心频率进行仿真，包括时域波形数据的运算、显示并保存数据，输出点频、线性调频，非线性调频和相位编码多种雷达波形基带信号；

2.3串/并口数据存储和下载分别完成串口数据，并口数据的存储及计算机与FPGA间的通信。

3.根据权利要求1所述的多波形雷达信号的模块化产生方法，其特征在于：

所述模块化串口时序模块的设计根据不同DDS芯片各个寄存器的地址长度、寄存器位数都为8的整数倍关系，以8位为单位的串口数据发送模块，加上其它管脚的配合，产生芯片串口时序生成部分的模块，所述模块化串口时序模块设置空闲和发送数据两个工作状态，工作状态是由rd、wr两个控制端口控制，并配置其余端口：复位信号RST引脚，工作时钟信号CLK引脚，数据输入端口datain[7..0]，判断控制芯片的片选信号是否被选中Spics引脚，DDS芯片串口时钟信号Spiclk，串口数据输出Spido引脚，数据传输起始标志位spibegin引脚和数据传输结束标志位spicom引脚。

4.根据权利要求3所述的多波形雷达信号的模块化产生方法，其特征在于：

模块化串口时序模块工作一次送出8位串口数据，模块化串口时序模块与DDS芯片的通信是通过数据传输来完成的，模块采用串行通信协议，一位一位的传输数据，由spiclk提供时钟脉冲，spido则基于此脉冲完成数据传输。数据通过spido线输出，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取，完成一位数据传输，通过8次时钟线号的改变完成8位数据的传输。

5.根据权利要求1或3所述的多波形雷达信号的模块化产生方法，其特征在于：

采用模块化串口时序模块配置AD9957的32位寄存器进行波形仿真，加上8位地址位，用40位数据对此寄存器进行操作，将其按从高到低的顺序划分为5段，模块化串口时序模块需调用五次完成，采用模块化的串口时序模块也能完成AD9910的数字斜率调制工作模式控制程序设计，与AD9957的控制程序相比只有调用次数和发送数据不同，实现了AD公司DDS系列芯片串口控制程序的模块化设计。

Images