CN104678363A - 一种雷达波形产生方法及其电路 - Google Patents

Abstract

本发明属于雷达波形设计技术领域，涉及对雷达发射波形的改进。一种雷达波形产生电路，包括第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核、DAC电路。本发明在产生雷达脉内线性调频、帧内线性调频等通常雷达波形的基础上，还能够产生同时兼备帧内、脉内线性调频信号特性的新的雷达波形，可以使雷达具备普通线性调频测距功能，同时又能够提高雷达测距分辨率。

Description

一种雷达波形产生方法及其电路

技术领域

本发明属于雷达波形设计技术领域，涉及对雷达发射波形的改进。

背景技术

雷达为实现不同的功能需要产生不同的雷达波形以便与雷达的功能相匹配，现代雷达为了具备高的距离分辨率能力，通常需要产生高斜率、大带宽的线性调频信号，且调频周期是雷达发射调制脉冲周期，然后通过脉冲压缩将该信号压缩成窄脉冲信号以达到提高距离分辨率的目的。而雷达要实现测距功能时，一种能有效解决距离模糊问题的测距方法是线性调频测距法，此时雷达需要产生一个斜率很低，且调频周期是一个雷达帧脉冲周期（雷达信号处理周期）的线性调频信号，即帧内线性调频信号。现有雷达波形产生方法的原理结构框图参见图1，它由第一寄存器1、第二寄存器2、二选一开关3、第一累加器4、第一加法器5、DDS核6、DAC电路7构成。第一寄存器1的输出端连接到第一累加器4的数据输入端4a，第二寄存器2的输出端与第一加法器5的输入端5b连接，来自雷达定时器的雷达帧脉冲输入到二选一开关3的输入端3a，来自雷达定时器的雷达发射调制脉冲输入到二选一开关3的另一输入端3b，二选一开关3的输出端3c同时连接到DDS核6的复位信号输入端6b和累加器4的复位信号输入端4b，累加器4的累加结果输出端4c连接到加法器5的另一个输入端5a，加法器5的输出端5c连接到DDS核6的输入端6a，DDS核6的输出端6c与DAC电路7的输入端连接，DAC电路7的输出端即是最终信号输出端。现有的这种雷达波形产生方法在产生调频测距的帧内线性调频信号时，距离分辨率比较低，当目标编队飞行时，就很难分辨出目标的真正数量。

发明内容

本发明的目的是：提出一种新的雷达波形产生方法，以产生出一种新的雷达波形，能够同时具备帧内线性调频信号和脉内线性调频信号的特点，从而能够使雷达在实现调频测距功能的同时还能具备相对较高的距离分辨率。

本发明的技术方案是：一种雷达波形产生电路，包括第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核、DAC电路。第一寄存器的输出端与第二累加器的数据输入端连接，第二寄存器的输出端与第二加法器的输入端连接，第三寄存器的输出端与第一累加器的数据输入端连接，来自雷达定时器的雷达发射调制脉冲同时输入到第二累加器的复位信号输入端和DDS核的复位信号输入端，来自雷达定时器的雷达帧脉冲输入到第一累加器的复位信号输入端，第一累加器的累加输出端连接到第一加法器的输入端，第二累加器的累加输出端连接到第一加法器的另一个输入端，第一加法器的输出端连接到第二加法器的另一个输入端，第二加法器的输出端与DDS核的输入端连接，DDS核的输出端与DAC电路的输入端连接，DAC电路的输出端即是本发明最终雷达波形的输出端。

一种雷达波形产生方法，包括以下步骤：

第一步，依据雷达功能需求，将该功能需求下的帧内线性调频斜率控制字存入第三寄存器，然后第三寄存器将帧内线性调频斜率控制字输入给第一累加器；依据雷达功能要求，将该功能需求下的脉内线性调频斜率控制字存入第一寄存器，然后第一寄存器将脉内线性调频斜率控制字输入给第一累加器；依据雷达功能要求，将该功能需求下的频率控制字存入第二寄存器，然后第二寄存器将频率控制字输入给第二加法器。

第二步，第一累加器、第二累加器，分别对输入进来的斜率控制字进行累加，并分别将累加结果输入给第一加法器；同时，雷达定时器输入进来的雷达帧脉冲输入至第一累加器，作为其复位信号，其复位方式为：当帧脉冲为高电平时，第一累加器复位，此时第一累加器的输出结果为0；雷达定时器输入进来的雷达发射调制脉冲输入给第二累加器，作为其复位信号，其复位方式为：当雷达发射调制脉冲为低电平时，第二累加器复位，此时第二累加器的输出结果为0。

第三步，第一加法器将第一累加器和第二累加器输入进来的数据相加，并将相加的结果输入给第二加法器。

第四步，第二加法器将第一加法器和第二寄存器输入进来的数据相加，并将相加的结果输入DDS核。

第五步，DDS核依据第二加法器输入的结果，产生相应的数字化的幅度信息，并输出至DAC电路，同时，雷达定时器输入进来的雷达发射调制脉冲输入给DDS核，作为其复位信号，其复位方式为：当雷达发射调制脉冲为低电平时，DDS核复位，此时DDS核输出结果为0。

第六步，DAC电路依据DDS核输入的数字化幅度信息，完成数字到模拟的转换，转换结果即为最终输出的雷达波形。

所述的第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核以同一个系统时钟运行。

第二步中所述的雷达帧脉冲是雷达一个处理周期开始的同步脉冲。

本发明的优点是：在产生雷达脉内线性调频、帧内线性调频等通常雷达波形的基础上，还能够产生同时兼备帧内、脉内线性调频信号特性的新的雷达波形，可以使雷达具备普通线性调频测距功能，同时又能够提高雷达测距分辨率。

附图说明

图1是传统方法的结构原理框图。

图2是本发明的结构原理框图。

具体实施方式

下面对本发明做进一步详细说明。参见图2，一种雷达波形产生电路，包括第一寄存器1、第二寄存器2、第三寄存器10、第一累加器4、第二累加器8、第一加法器9、第二加法器5、DDS核6、DAC电路7。其中，一个由第三寄存器10、第一寄存器1、第一累加器4、第二累加器8、第一加法器9组成的斜率叠加功能模块。第一寄存器1的输出端与第二累加器8的数据输入端8a连接，第二寄存器2的输出端与第二加法器5的输入端5b连接，第三寄存器10的输出端与第一累加器4的数据输入端4a连接，来自雷达定时器的雷达发射调制脉冲同时输入到第二累加器8的复位信号输入端8b和DDS核6的复位信号输入端6b，来自雷达定时器的雷达帧脉冲输入到第一累加器4的复位信号输入端4b，第一累加器4的累加输出端4c连接到第一加法器9的输入端9a，第二累加器8的累加输出端8c连接到第一加法器9的另一个输入端9b，第一加法器9的输出端连接到第二加法器5的另一个输入端5a，第二加法器5的输出端5c与DDS核6的输入端6a连接，DDS核6的输出端与DAC电路7的输入端连接，DAC电路7的输出端即是本发明最终雷达波形的输出端。

具体实施时，基于System Generator软件将第一寄存器1、第二寄存器2、第三寄存器10、第一累加器4、第二累加器8、第一加法器9、第二加法器5、DDS核6全部设计到一片FPGA中，SystemGenerator软件自动将系统时钟分配至上述每一个元件，因此，上述这些元件将会自动以同一个系统时钟运行；DAC电路7独立于FPGA之外。

本发明的工作原理是：

1、当雷达需要产生同时兼备脉内线性调频信号和帧内线性调频信号特性的雷达波形时，依据雷达的功能需求，设置好第一寄存器1、第二寄存器2、第三寄存器10内存储的参数值，第一寄存器1用于存储雷达脉内线性调频信号的斜率控制字参数，第二寄存器2用于存储雷达信号的起始频率控制字参数，第三寄存器10用于存储帧内线性调频信号的斜率控制字参数，第二累加器8的复位信号为雷达定时器输入过来的雷达发射调制脉冲，当雷达发射调制脉冲为高电平时，第二累加器8正常累加，而当雷达发射调制脉冲低电平期间，复位有效，此时第二累加器输出为0，对第一累加器4来说，当雷达帧脉冲为低电平时，第一累加器4正常累加，而当雷达帧脉冲高电平期间，复位有效，此时第一累加器4输出为0，第一累加器4、第二累加器8分别将累加结果输入到第一加法器9的输入端完成相加，第二加法器5将第一加法器9输出的结果与第二寄存器2输出的结果相加后输出给DDS核6，DDS核6将第二加法器5输入过来的数据再次累加，并依据累加后的结果对照着内部的相位幅度查找表，实时输出数字化的幅度信息，DAC电路7将此数字化的幅度信息数模转换后即可输出所需的雷达波形。

2、当雷达仅需产生脉内线性调频信号时，工作原理同1，但此时将第三寄存器10存储的帧内调频斜率控制字参数设置成0。

3、当雷达仅需要产生帧内线性调频信号时，工作原理同1，但此时需将第一寄存器1存储的脉内线性调频斜率控制字参数设置成0。

4、当雷达仅需要产生点频信号时，工作原理同1，但此时需将第一寄存器1、第三寄存器10内的参数全部设置成0。

一种雷达波形产生方法，包括以下步骤：

第一步，依据雷达功能需求，将该功能需求下的帧内线性调频斜率控制字存入第三寄存器，然后第三寄存器将帧内线性调频斜率控制字输入给第一累加器；依据雷达功能要求，将该功能需求下的脉内线性调频斜率控制字存入第一寄存器，然后第一寄存器将脉内线性调频斜率控制字输入给第一累加器；依据雷达功能要求，将该功能需求下的频率控制字存入第二寄存器，然后第二寄存器将频率控制字输入给第二加法器。

第二步，第一累加器、第二累加器，分别对输入进来的斜率控制字进行累加，并分别将累加结果输入给第一加法器；同时，雷达定时器输入进来的雷达帧脉冲输入至第一累加器，作为其复位信号，其复位方式为：当帧脉冲为高电平时，第一累加器复位，此时第一累加器的输出结果为0；雷达定时器输入进来的雷达发射调制脉冲输入给第二累加器，作为其复位信号，其复位方式为：当雷达发射调制脉冲为低电平时，第二累加器复位，此时第二累加器的输出结果为0。雷达帧脉冲是雷达一个处理周期开始的同步脉冲。

第三步，第一加法器将第一累加器和第二累加器输入进来的数据相加，并将相加的结果输入给第二加法器。

第四步，第二加法器将第一加法器和第二寄存器输入进来的数据相加，并将相加的结果输入DDS核。

第五步，DDS核依据第二加法器输入的结果，产生相应的数字化的幅度信息，并输出至DAC电路，同时，雷达定时器输入进来的雷达发射调制脉冲输入给DDS核，作为其复位信号，其复位方式为：当雷达发射调制脉冲为低电平时，DDS核复位，此时DDS核输出结果为0。

第六步，DAC电路依据DDS核输入的数字化幅度信息，完成数字到模拟的转换，转换结果即为本发明最终输出的雷达波形。

本发明的一个实施例中，基于System Generator软件将第一寄存器1、第二寄存器2、第三寄存器10、第一累加器4、第二累加器8、第一加法器9、第二加法器5、DDS核6全部设计到一片型号为XC5VSX95T的FPGA中，DAC电路7的核心电路由一片AD9736构成。雷达帧脉冲宽度为1us。

Claims (4)

1.一种雷达波形产生电路，包括第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核、DAC电路，其特征是，第一寄存器的输出端与第二累加器的数据输入端连接，第二寄存器的输出端与第二加法器的输入端连接，第三寄存器的输出端与第一累加器的数据输入端连接，来自雷达定时器的雷达发射调制脉冲同时输入到第二累加器的复位信号输入端和DDS核的复位信号输入端，来自雷达定时器的雷达帧脉冲输入到第一累加器的复位信号输入端，第一累加器的累加输出端连接到第一加法器的输入端，第二累加器的累加输出端连接到第一加法器的另一个输入端，第一加法器的输出端连接到第二加法器的另一个输入端，第二加法器的输出端与DDS核的输入端连接，DDS核的输出端与DAC电路的输入端连接，DAC电路的输出端即是本发明最终雷达波形的输出端。

2.一种雷达波形产生方法，其特征是，包括以下步骤：

第一步，依据雷达功能需求，将该功能需求下的帧内线性调频斜率控制字存入第三寄存器，然后第三寄存器将帧内线性调频斜率控制字输入给第一累加器；依据雷达功能要求，将该功能需求下的脉内线性调频斜率控制字存入第一寄存器，然后第一寄存器将脉内线性调频斜率控制字输入给第一累加器；依据雷达功能要求，将该功能需求下的频率控制字存入第二寄存器，然后第二寄存器将频率控制字输入给第二加法器；

第二步，第一累加器、第二累加器，分别对输入进来的斜率控制字进行累加，并分别将累加结果输入给第一加法器；同时，雷达定时器输入进来的雷达帧脉冲输入至第一累加器，作为其复位信号，其复位方式为：当帧脉冲为高电平时，第一累加器复位，此时第一累加器的输出结果为0；雷达定时器输入进来的雷达发射调制脉冲输入给第二累加器，作为其复位信号，其复位方式为：当雷达发射调制脉冲为低电平时，第二累加器复位，此时第二累加器的输出结果为0；

第三步，第一加法器将第一累加器和第二累加器输入进来的数据相加，并将相加的结果输入给第二加法器；

第四步，第二加法器将第一加法器和第二寄存器输入进来的数据相加，并将相加的结果输入DDS核；

第五步，DDS核依据第二加法器输入的结果，产生相应的数字化的幅度信息，并输出至DAC电路，同时，雷达定时器输入进来的雷达发射调制脉冲输入给DDS核，作为其复位信号，其复位方式为：当雷达发射调制脉冲为低电平时，DDS核复位，此时DDS核输出结果为0；

第六步，DAC电路依据DDS核输入的数字化幅度信息，完成数字到模拟的转换，转换结果即为最终输出的雷达波形。

3.如权利要求2所述的一种雷达波形产生方法，其特征是，所述的第一寄存器、第二寄存器、第三寄存器、第一累加器、第二累加器、第一加法器、第二加法器、DDS核以同一个系统时钟运行。

4.如权利要求2或3所述的一种雷达波形产生方法，其特征是，第二步中所述的雷达帧脉冲是雷达一个处理周期开始的同步脉冲。