CN209488539U - 一种基于dds的脉冲波调频电路及调频系统 - Google Patents

Abstract

本实用新型涉及一种基于DDS的脉冲波调频电路及调频系统，脉冲波调频电路包括：调制波相位累加器，RAM存储器以及锁存器，所述调制波相位累加器的输出端连接所述RAM存储器的输入端，所述RAM存储器的输出端连接所述锁存器的输入端，所述锁存器的输出端向DDS电路以及脉冲波发生电路分别发送频率控制字以及脉冲波边沿调制参数；其中，所述RAM存储器还用于接收调频参数。本实用新型采用逻辑控制，适时的快速提取及锁存RAM存储器中的调频参数，解决了以往脉冲波调频的闪烁的问题，可以脉冲波调频(PFM)输出，从而实现了脉冲波频率方面的调制功能。

Description

一种基于DDS的脉冲波调频电路及调频系统

技术领域

本实用新型属于信号调制领域，具体涉及一种基于DDS的脉冲波调频电路及调频系统。

背景技术

目前，针对于波形的扫频和调频功能主要是利用在正弦波和任意波的领域。如公开号CN101776935A“一种基于DDS的数字调制信号发生器”中所公开的产生数字调制信号的方案，其调频或者扫频的基本原理如图1所示。调制波形和基波的波形通道微控制器生成写入到对应RAM(随机静态存储器)中，调制波和基波同样使用基本的DDS原理实现，调制参数通过微控制器生成，调制波从RAM中输出，与需要的调制频偏相乘得到一个有符号的频偏系数，最后与基波的频率字实时相加或者相减得到基波调频或者扫频的频率控制字，从而实现正弦波或者周期性的任意波扫频或者调频的功能。

但是上述DDS(直接频率合成器)类信号源尚无法解决脉冲波扫频和调频的功能，主要原因在于采用上述常见的脉冲波调频方案，即利用微控制器适时的一组一组地发送参数数据，可知微控制器的发送是不连续的；而当脉冲波进行扫频或调频时，需要发送的涉及改变脉冲波频率等参数数量巨大，同时由于频率的可变范围太大，因此需要的参数数量十分庞大，因而参数的计算和存储所消耗的存储空间会更大而导致出现波形闪烁的问题，所以现有技术尚不能实现脉冲波扫频和调频的功能。

实用新型内容

针对上述问题，本实用新型的目的是提供一种基于DDS的脉冲波调频电路及调频系统，实现在DDS信号发生器中利用FPGA(现场可编程门阵列)产生一种对脉冲波信号进行频率调制功能的输出，以达到对脉冲波进行扫频输出，脉冲波调频(PFM)输出的结果。

为实现上述目的，本实用新型采取以下技术方案：

本实用新型中的一种基于DDS的脉冲波调频电路，包括：调制波相位累加器，RAM存储器以及锁存器，所述调制波相位累加器的输出端连接所述RAM存储器的输入端，所述RAM存储器的输出端连接所述锁存器的输入端，所述锁存器的输出端向DDS电路以及脉冲波发生电路分别发送频率控制字以及脉冲波边沿调制参数；其中，所述RAM存储器还用于接收调频参数。

优选的，所述RAM存储器还连接微控制器，用于接收从微控制器发出的调频参数。

优选的，所述锁存器还包括逻辑控制模块，所述逻辑控制模块接收所述DDS电路以及脉冲波发生电路分别发送的脉冲波相位值的符号位以及控制信号。

优选的，所述调制波相位累加器还包括：相位加法器以及寄存器，所述寄存器向所述相位加法器反馈调制波相位值，所述相位加法器计算调制波频率与调制波相位值的和值并输出至所述寄存器。

优选的，所述调频参数包括：频率控制字以及脉冲波边沿调制参数。

优选的，所述RAM存储器采用FPGA中的块状静态随机存储器。

优选的，所述RAM存储器的位宽为108位，深度为2048。

优选的，所述脉冲波调频电路还包括：存储器，连接锁存器，用于存储并向锁存器发送占空比参数。

本实用新型还提供一种脉冲波调频系统，包括：DDS电路、脉冲波发生电路，以及如上任意一项所述的脉冲波调频电路，所述DDS电路的输出端分别连接所述脉冲波发生电路以及脉冲波调频电路的输入端，所述脉冲波发生电路的输入端连接所述脉冲波调频电路。

优选的，所述DDS电路还包括：脉冲波相位加法器以及脉冲波寄存器，所述脉冲波寄存器向所述脉冲波相位加法器反馈脉冲波相位值，并向所述脉冲波发生电路发送该脉冲波相位值，由所述脉冲波相位加法器计算所述脉冲波相位值与频率控制字之间的和值并输出至所述脉冲波寄存器。

本实用新型中的基于DDS的脉冲波调频电路及调频系统采用逻辑控制，适时的快速锁存及提取RAM存储器中的调频参数，解决了以往脉冲波调频的闪烁的问题，可以脉冲波调频(PFM)输出，从而实现了脉冲波频率方面的调制功能。

附图说明

图1是现有技术中正弦波或者周期性的任意波扫频或者调频电路结构示意图；

图2是本实用新型实施例中脉冲波调频电路结构示意图；

图3A是本实用新型实施例所提供的调制波正弦波标准波形图；

图3B是本实用新型实施例所提供的脉冲波PFM调制后的波形图；

图4是本实用新型实施例所提供的调频方法输出的调频后的脉冲波形图；

图5是本实用新型实施例所提供的脉冲波调频系统的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型进行详细的描述。

本实用新型实施例提供一种基于DDS的脉冲波调频电路，如图2所示，包括：调制波相位累加器201，RAM存储器202以及锁存器203，所述调制波相位累加器201的输出端连接所述RAM存储器202的输入端，所述RAM存储器202的输出端连接所述锁存器203的输入端，所述锁存器203的输出端向DDS电路204以及脉冲波发生电路205分别发送频率控制字以及脉冲波边沿调制参数，所述频率控制字是调制后脉冲波的频率控制字；其中，所述RAM存储器202还用于接收调制后脉冲波所需的调频参数，其中调频参数包括调制后脉冲波的频率控制字以及脉冲波边沿调制参数，而脉冲波边沿调制参数进一步包括：上升沿时间参数RiseTime、下降沿时间参数FallTime、上升沿浮点计算参数RiseFPU以及下降沿浮点计算参数FallFPU。

较佳的，所述锁存器203的输出端还向脉冲波发生电路205发送脉冲波所需的占空比参数，由于本实用新型实施例所述的脉冲波调频电路主要是针对频率方面的调制，占空比属于固定值，不属于调频参数，所以占空比参数只需要微控制器直接发送到一存储器即可，不需要与调频参数一样存入RAM中。具体的实施例中，DDS电路以及脉冲波发生电路需采用不同于普通脉冲波产生的电路的高效低抖动的DDS电路以及脉冲波发生电路，即通过上升沿时间参数、下降沿时间参数、上升沿浮点计算参数、下降沿浮点计算参数以及占空比参数来控制脉冲波的生成，生成的脉冲波具有低抖动的特点。由于具有高效低抖动的DDS电路以及脉冲波发生电路并非本实用新型所要保护的范围，因此该部分的具体结构不在本实用新型实施例中赘述。

具体的，在本实用新型实施例中的RAM存储器202内预先存储调制后脉冲波所需的调频参数，所述调频参数DATA均由微控制器(图未示)根据DDS架构确定的算法及已设置的调制波类型来计算调频参数，再由微控制器将脉冲波每个频点下的所有针对调制后脉冲波的调频参数发送至FPGA，由FPGA将接收到的调频参数写入RAM存储器202中。由于FPGA属于硬件电路，所以FPGA本身不适合做浮点类的计算，特别是除法计算，会占用大量的芯片资源，而且运行速度较慢，所以本实用新型将需要浮点计算的数据通过微控制器计算好，再存到RAM存储器中。其中，根据DDS的架构确定算法及设置的调制波类型计算调频参数的方法并非本实用新型所保护的范围，因此不在本实用新型实施例中详述。较佳的，所述锁存器203的输出端先向DDS电路发送频率控制字，在经历第一延时后，再向脉冲波发生电路发送脉冲波边沿调制参数，该第一延时与DDS电路计算脉冲波相位值并发送至脉冲波发生电路的延时相同，以保证每次生成的脉冲波频率在随着调制波的波形和调制波频率而改变，而脉冲波的边沿时间和占空比都会保持一致。

较佳的实施例中，所述锁存器还包括逻辑控制模块2031，所述逻辑控制模块2031分别接收所述DDS电路204以及脉冲波发生电路205发送的脉冲波相位值的符号位以及控制信号。具体的，DDS电路204采用脉冲波相位累加器对频率控制字进行累加生成脉冲波相位值，DDS电路204将累加生成脉冲波相位值的符号位MSB作为进位信号发送至锁存器203，以读取锁存器203中锁存的调频参数，这样可以做到脉冲波在每个周期下可以设置不同的调频参数，根据写入到RAM存储器202的数据可以有效实现脉冲波的扫频和调频等频率相关的调制功能。其中，脉冲波相位值的符号位MSB是该相位值的最高位。

逻辑控制模块2031接收所述DDS电路204发送的脉冲波相位值的符号位MSB，根据该符号位MSB向DDS电路204反馈频率控制字后，再从脉冲波发生电路205接收控制信号，根据该控制信号向所述脉冲波发生电路205反馈脉冲波边沿调制参数。因此在本实用新型实施例中，逻辑控制模块2031主要用于接收DDS电路204以及脉冲波发生电路205分别向锁存器203发出的脉冲波相位值的符号位以及控制信号，以指令锁存器203适时的输出所需的调频参数，最终达到调频和扫频的效果。

在本实用新型一较佳的实施例中，由于脉冲波在单个周期信号中不能改变其特性，所以本实用新型实施例采用在每个脉冲波周期结束后，在下个周期开始时对下一个周期的脉冲波进行调频。因此当脉冲波的每一个周期结束时，DDS电路204将累加生成的脉冲波相位值的符号位MSB作为进位信号发送至锁存器，以便在下一个周期开始时改变下个周期的脉冲波的频率。

本实用新型实施例所述的基于DDS的脉冲波调频电路，较佳的，如图2所示，所述调制波相位累加器201还包括：相位加法器2011以及寄存器2012，所述寄存器2012向所述相位加法器2011反馈调制波相位值，所述相位加法器2011计算调制波频率与调制波相位值的和值并输出至所述寄存器2012，其目的在于使得调制波频率累加获得调制波相位值，通过调制波相位值从RAM存储器202中将相应的调频参数读取至锁存器。具体的，截取调制波相位值的高11位有效值读取RAM储存器202中对应的调频参数，将每次读取的调频参数通过锁存器203进行锁存；等待逻辑控制模块2031的指令，并根据指令锁存器203适时向DDS电路204以及脉冲波发生电路205分别输出所需的部分调频参数。

本实用新型实施例所述的基于DDS的脉冲波调频电路，较佳的，所述RAM存储202器采用FPGA中的块状静态随机存储器，该块状静态随机存储器(BRAM)是FPGA自带的，这样所有的扫频、调频可以直接在FPGA中实现，不再依靠外界的资源，不仅节约硬件资源，而且数据传输更为快速、时序和功能更易于设计和控制。

通过上述实施例所述的基于DDS的脉冲波调频电路，采用一系列的逻辑控制，适时的、快速的提取RAM存储器中的调频参数，解决了以往脉冲波调频的闪烁的问题，可以脉冲波调频(PFM)输出，从而实现了脉冲波频率方面的调制功能。

本实用新型实施例还提供一种基于DDS的脉冲波调频方法，包括：根据脉冲波相位值的符号位向DDS电路发送已锁存的频率控制字；根据控制信号向脉冲波发生电路发送已锁存的脉冲波边沿调制参数。所述频率控制字是调制后脉冲波的频率控制字。具体的，DDS电路以及脉冲波发生电路需采用不同于普通脉冲波产生的电路的高效低抖动脉冲波发生电路，即通过上升沿时间参数、下降沿时间参数、上升沿浮点计算参数、下降沿浮点计算参数等调频参数以及占空比参数来控制调频后脉冲波的生成。较佳的，当脉冲波相位值的所述符号位为上升沿时，向所述DDS电路发送已锁存的频率控制字；在经历第一延时后，再向脉冲波发生电路发送脉冲波边沿调制参数。其中，在发送调频参数前，先将所述调频参数锁存。

较佳的，根据控制信号同时向脉冲波发生电路发送脉冲波所需的占空比参数。

较佳的实施例中，在FPGA的块状静态随机存储器中预先存储调频参数DATA，其中所述调频参数包括：频率控制字以及脉冲波边沿调制参数。

本实用新型实施例提供的基于DDS的脉冲波调频方法，较佳的，所述方法还包括：读取调制波相位值；根据所述调制波相位值的高有效位读取对应的调频参数，并将对应的所述调频参数进行锁存；具体的，截取调制波相位值的高11位有效值读取FPGA自带的块状静态随机存储器(BRAM)中对应的调频参数，将每次读取的调频参数通过锁存器先进行锁存，等待脉冲波相位值的符号位以及控制信号的指令，并根据指令锁存器适时向DDS电路以及脉冲波发生电路分别输出所需的频率控制字以及脉冲波边沿调制参数。

本实用新型实施例还提供一种脉冲波调频系统，如图5所示，所述脉冲波调频系统200包括：DDS电路210、脉冲波发生电路220，以及如上任意一实施例所述的脉冲波调频电路240，所述DDS电路的输出端分别连接所述脉冲波发生电路以及脉冲波调频电路的输入端，所述脉冲波发生电路的输入端连接所述脉冲波调频电路。

较佳的，所述系统还包括模拟通道230，连接所述脉冲波发生电路220。其中，所述模拟通道包括数模转换器DAC以及低通滤波器LPF。

优选的实施例中，所述DDS电路还包括：脉冲波相位加法器以及脉冲波寄存器，所述脉冲波寄存器向所述脉冲波相位加法器反馈脉冲波相位值，并向所述脉冲波发生电路发送该脉冲波相位值，由所述脉冲波相位加法器计算所述脉冲波相位值与频率控制字之间的和值并输出至所述脉冲波寄存器。

下面通过具体的实施例来详细说明本实用新型所实现的调频方法。

具体的实施例中，需要一个脉冲波以调频调制(PFM)方式输出，下面简称PFM，本实施例使用正弦波作为调制波。假设脉冲波本身频率为10MHz，调制频率为1MHz，并且脉冲波的频率偏移为5MHz，这样就可以得到脉冲波的频率为最小5MHz(10MHz-5MHz)，最大为15MHz(10MHz+5MHz)，如图3A所示为以正弦波为调制波的标准波形，幅度归一化到±1之间；图3B为调制波经过PFM调制后的波形图，频率按照调制波正弦波的特性将脉冲波的频率调制到5MHz到15MHz之间。当知道脉冲波的各个频点的频率后，微控制器根据该频率计算脉冲波需要上升沿时间参数、下降沿时间参数、上升沿浮点计算参数以及下降沿浮点计算参数，最终生成调频后的脉冲波。

以调制波形具有16位有效宽度，深度为2048个点为例，本实用新型实施例也采用与以正弦波为调制波的等精度的脉冲波，因此将存储调频参数的RAM存储器设置为2048的深度，即将图3B中的正弦特性的调制波的频点分为2048个点，按照图中将正弦波相位从0度到360度按顺序存到RAM存储器中，针对2048个点计算每个点所对应的调频参数。由于每个脉冲波有精度需求，所以调频参数所需位宽较宽，故将RAM存储器设置为108位的位宽，2048深度，每个频点的调频参数排列如表一所示，如果某个参数不足108位位宽的，则用0将其高位补足。其中，0～47位数据位存放频率控制字，48～71位数据位存放上升沿时间参数，72～95位数据位存放下降沿时间参数，96～101位数据位存放上升沿浮点计算参数，102～107位数据位存放下降沿浮点计算参数。

表一脉冲波单个频点参数排列

如表二所示，为调频参数提取示例。其中第一列为数据编号，第二列为调制波相位值，第三列为存入RAM存储器的2048个108位数据，即2048个调频参数，每个数据用An～En表示，n为0到2047，表中的RAM存储器输出是根据调制波相位值的改变而改变，特别注意的是，当调制波的频率较大时，有些数据所对应的调频参数不一定会从RAM存储器中输出，但是并不影响调制波形的过程，因此需要根据调制波的调制频率实际情况来决定输出哪些调频参数，当RAM存储器向锁存器输出数据以后，等待脉冲波相位的符号位MSB(最高位)的上升沿，如果MSB的上升沿来临时，从锁存器中读取调频参数，如果没有MSB的上升沿，则一直保持上次锁存的数据。具体的如表中编号1的数据为例，其所对应的调制相位是0，在RAM存储器内存储的调频参数包含频率字A0，上升沿时间参数RiseTime B0，下降沿时间参数FallTimeC0，上升沿浮点计算参数RiseFPU D0，下降沿浮点计算参数FallFPU F0。锁存器进而对A0,B0,C0,D0和F0调频参数锁存。当脉冲波相位的符号位MSB上升沿来临，A0,B0,C0,D0和F0分别被读取至DDS电路以及脉冲波发生电路中，进而生成所需的调制脉冲波。从表中可以看出，RAM存储器的输出根据调制波相位值的改变而改变，锁存器LATCH中数据根据MSB上升沿来临时才会被读取，这样保证脉冲波的参数在脉冲波相位值的符号位MSB的上升沿来临时同时改变，而脉冲波的边沿时间和占空比都会保持一致。当然，也可以采用当MSB的下降沿作为触发锁存器的信号，具体实现过程与本实用新型所公开的类似。

表二调频参数提取示例

如图4所示，为脉冲波PFM(脉冲波调频)输出的实际调制后脉冲波的示意图，从图中所知，调频后的脉冲波的上升沿和下降沿以及占空比都没有改变，只有脉冲波的频率在改变，对于脉冲波而言完美的实现了单独的频率调制。

综上，本实用新型实施例所述的电路及方法克服了以往利用微控制器适时的发送数据，但是存在不连续的问题。其次增加了适时的逻辑控制，配合DDS电路以及脉冲波发生电路达到脉冲波频率的调制效果，保证数据小，传输快，占用资源少的特点。

本实用新型不局限于上述最佳实施方式，任何人在本实用新型的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本实用新型的保护范围之内。

Claims (10)

1.一种基于DDS的脉冲波调频电路，其特征在于，包括：调制波相位累加器，RAM存储器以及锁存器，所述调制波相位累加器的输出端连接所述RAM存储器的输入端，所述RAM存储器的输出端连接所述锁存器的输入端，所述锁存器的输出端向DDS电路以及脉冲波发生电路分别发送频率控制字以及脉冲波边沿调制参数。

2.根据权利要求1所述的基于DDS的脉冲波调频电路，其特征在于，所述RAM存储器还连接微控制器，用于接收从微控制器发出的调频参数。

3.根据权利要求1所述的基于DDS的脉冲波调频电路，其特征在于，所述锁存器还包括逻辑控制模块，所述逻辑控制模块接收所述DDS电路以及脉冲波发生电路分别发送的脉冲波相位值的符号位以及控制信号。

4.根据权利要求1所述的基于DDS的脉冲波调频电路，其特征在于，所述调制波相位累加器还包括：相位加法器以及寄存器，所述寄存器向所述相位加法器反馈调制波相位值，所述相位加法器计算调制波频率与调制波相位值的和值并输出至所述寄存器。

5.根据权利要求2所述的基于DDS的脉冲波调频电路，其特征在于，所述调频参数包括：频率控制字以及脉冲波边沿调制参数。

6.根据权利要求1所述的基于DDS的脉冲波调频电路，其特征在于，所述RAM存储器采用FPGA中的块状静态随机存储器。

7.根据权利要求6所述的基于DDS的脉冲波调频电路，其特征在于，所述RAM存储器的位宽为108位，深度为2048。

8.根据权利要求1所述的基于DDS的脉冲波调频电路，其特征在于，还包括：存储器，连接锁存器，用于存储并向锁存器发送占空比参数。

9.一种脉冲波调频系统，其特征在于，包括：DDS电路、脉冲波发生电路，以及如权利要求1-8任意一项所述的脉冲波调频电路，所述DDS电路的输出端分别连接所述脉冲波发生电路以及脉冲波调频电路的输入端，所述脉冲波发生电路的输入端连接所述脉冲波调频电路。

10.根据权利要求9所述的脉冲波调频系统，其特征在于，所述DDS电路还包括：脉冲波相位加法器以及脉冲波寄存器，所述脉冲波寄存器向所述脉冲波相位加法器反馈脉冲波相位值，并向所述脉冲波发生电路发送该脉冲波相位值，由所述脉冲波相位加法器计算所述脉冲波相位值与频率控制字之间的和值并输出至所述脉冲波寄存器。