CN102468847B - 方波的输出方法及装置 - Google Patents
方波的输出方法及装置 Download PDFInfo
- Publication number
- CN102468847B CN102468847B CN201010531141.8A CN201010531141A CN102468847B CN 102468847 B CN102468847 B CN 102468847B CN 201010531141 A CN201010531141 A CN 201010531141A CN 102468847 B CN102468847 B CN 102468847B
- Authority
- CN
- China
- Prior art keywords
- square
- frequency
- wave
- wave signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种方波的输出方法及装置,其中,该方法包括:获取预先设置的方波频率值;判断预先设置的方波频率值是否小于等于预定值;如果预先设置的方波频率值小于等于预定值,则根据预先设置的方波频率值生成频率值大于预定值的正弦波信号;将正弦波信号转换成方波信号;根据PLL电路,将方波信号进行倍频处理;对倍频处理后的方波信号进行计数处理,以输出低频方波信号;将低频方波信号进行信号调理,以输出预先设置的方波。通过本发明,可以得到抖动较小的低频方波。
Description
技术领域
本发明涉及数字信号处理领域,具体地,涉及一种方波的输出方法及装置。
背景技术
目前,DDS(DirectDigitalSynthesizer,直接数字式频率合成器)函数任意波形信号发生器能够输出各种各样的波形,其中包括方波。对于方波,一个最基本的要求就是方波的波形不能抖,如果用示波器触发一个信号源输出方波信号,当我们用上升沿触发方波,然后观察方波的下降沿,一个理想方波的下降沿是不会晃动的,但是在实际操作中,DDS信号源产生的方波信号的边沿是会有抖动的,以下结合图1、图2来详细说明。
图1是理想方波示意图,如图1所示,以A点为参考原点观察方波的下降边沿B,理想方波的下降边沿B点是不会左右晃动的,即理想方波的B点相对于我们观察的参考原点A的距离是恒定不变的。但是,在实际情况下这种理想状态是不可能实现的,所有信号发生器产生的方波的下降沿B相对于其上升沿即观察的原点-A点都是会来回晃动的。图2是实际操作中的方波示意图,如图2所示,当我们用示波器观察一个DDS信号源产生的实际方波信号时,将示波器的触发设置为上升沿触发,上升沿A点作为触发点(即作为观察方波的参考原点),然后观察方波的下降沿-B点,这时,从示波器可以发现实际信号发生器产生的方波信号的下降沿有时候在C点(即超前于B点),有时候在B点,有时候又在D点(即滞后于B点),通过示波器可以发现方波的下降沿是在C点与D点之间的区域内做无规律的来回晃动,这就是方波的抖动。
为了克服上述的方波抖动,目前国内现有DDS信号源输出方波的技术是:如果用户想输出一个特定频率的方波信号,于是DDS内核就输出一个和该方波频率相同的正弦波信号,然后将这个正弦波信号输入到一个比较器中,然后比较器将这个正弦波信号转化成一个方波信号后输出。为了输出频率较高的方波信号,优选地选择了高速比较器,高速比较器在输出高频方波信号时,方波的抖动都很小(可以达到皮秒级),但是当输出低频方波的时候,方波的抖动就很大,甚至能够到微妙级。
综上所述,目前通过DDS信号源输出的低频方波仍然存在抖动的问题。
发明内容
本发明实施例的主要目的在于提供一种方波的输出方法及装置,以解决现有技术中的通过DDS信号源输出的低频方波仍然存在抖动的问题。
为了实现上述目的,本发明实施例提供一种方波的输出方法,该方法包括:获取预先设置的方波频率值;判断所述预先设置的方波频率值是否小于等于预定值;如果所述预先设置的方波频率值小于等于预定值,则根据所述预先设置的方波频率值生成频率值大于所述预定值的正弦波信号;将所述的正弦波信号转换成方波信号;根据PLL(PhaseLockedLoop,锁相回路或锁相环)电路,将所述的方波信号进行倍频处理;对所述倍频处理后的方波信号进行计数处理,以输出低频方波信号;将所述的低频方波信号进行信号调理,以输出预先设置的方波。
其中,上述判断所述预先设置的方波频率值是否小于预定值之后,所述的方法还包括:如果所述预先设置的方波频率值大于预定值,则根据所述预先设置的方波频率值生成频率值与所述预先设置的方波频率值相同的正弦波信号;将所述频率值与所述预先设置的方波频率值相同的正弦波信号转换成方波信号后进行信号调理,并输出。
具体地,将所述的低频方波信号进行信号调理包括:根据所述预先设置的方波频率值调节所述低频方波信号的上升及下降时间参数、幅度参数以及偏移参数。
上述将方波信号进行倍频处理包括:将所述的方波信号进行四倍频处理。
本发明实施例还提供一种方波的输出装置,所述装置包括:预设置频率值获取单元,用于获取预先设置的方波频率值;频率值判断单元,用于判断所述预先设置的方波频率值是否小于等于预定值;正弦波信号生成单元,用于在所述预先设置的方波频率值小于等于预定值时,根据所述预先设置的方波频率值生成频率值大于所述预定值的正弦波信号;信号转换单元,用于将所述的正弦波信号转换成方波信号;倍频处理单元,用于根据PLL电路,将所述的方波信号进行倍频处理;计数处理单元,用于对所述倍频处理后的方波信号进行计数处理,以输出低频方波信号;信号调理单元,用于将所述的低频方波信号进行信号调理,以输出预先设置的方波。
具体地,所述的正弦波信号生成单元还用于:如果所述预先设置的方波频率值大于预定值,则根据所述预先设置的方波频率值生成频率值与所述预先设置的方波频率值相同的正弦波信号;所述的信号转换单元还用于:将所述频率值与所述预先设置的方波频率值相同的正弦波信号转换成方波信号;所述的信号调理单元还用于:将所述频率值与所述预先设置的方波频率值相同的正弦波信号转换成方波信号后进行信号调理,并输出。
具体地,上述信号调理单元具体用于:根据所述预先设置的方波频率值调节所述低频方波信号的上升及下降时间参数、幅度参数以及偏移参数。
上述的倍频处理单元具体用于:将所述的方波信号进行四倍频处理。
借助于上述技术特征至少之一,通过在预先配置的方波频率值小于等于预定值时,生成一频率值大于预定值的正弦波信号,然后将该正弦波信号经过信号转换、倍频、计数处理以及信号调理处理后,可以得到预先设置的方波,相比于现有技术,本发明获得的方波抖动较小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是DDS信号源输出的理想方波示意图;
图2是DDS信号源输出的实际方波边沿抖动示意图;
图3是根据本发明实施例的方波输出方法的流程图;
图4是根据本发明实施例的方波输出方法的流程框图;
图5是根据本发明实施例的方波输出方法的详细流程图;
图6是根据本发明实施例的方波输出装置的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
由以上描述可知,目前DDS信号源在输出低频方波时,方波的抖动相当大,抖动甚至达到了微妙级,这样的方波信号质量是很差的。究其原因主要是由于高速比较器本身的特性,对其输入信号的压摆率(SlewRate)最小值有明确的要求,如果输入信号的压摆率过低,高速比较器比较过后输出的方波就会抖动很大。为了克服DDS信号源输出的低频方波抖动较大的问题,本发明实施例提供一种方波的输出方法及装置,以解决上述问题。以下结合附图对本发明进行详细说明。
实施例一
本发明实施例提供一种方波的输出方法,图3是该方法的流程图,如图3所示,该方法包括:
步骤301,获取预先设置的方波频率值;
步骤302,判断预先设置的方波频率值是否小于等于预定值;
步骤303,如果预先设置的方波频率值小于等于预定值,则根据预先设置的方波频率值生成频率值大于预定值的正弦波信号;
步骤304,将正弦波信号转换成方波信号;
步骤305,根据PLL电路,将方波信号进行倍频处理;
步骤306,对倍频处理后的方波信号进行计数处理,以输出低频方波信号;
步骤307,将低频方波信号进行信号调理,以输出预先设置的方波。
由以上描述可知,通过在预先配置的方波频率值小于等于预定值时(可以看作是低频方波),生成一频率值大于预定值的正弦波信号,然后将该正弦波信号经过信号转换、倍频、计数处理以及信号调理处理后,就能得到客户需要的预先设置的方波,经过上述步骤最终输出的方波的抖动较小。
其中,上述的预先设置的方波为用户需求的方波;预定值可以由系统设置,例如,预定值可以是30MHZ;生成的正弦波信号的频率值大于预定值,该频率值可以是50MHZ。
在步骤302之后,如果预先设置的方波频率值大于预定值,则根据预先设置的方波频率值生成频率值与预先设置的方波频率值相同的正弦波信号;将频率值与预先设置的方波频率值相同的正弦波信号转换成方波信号后进行信号调理,并输出。即,如果预先设置的方波频率值大于预定值,则预先设置的方波可以看作是高频方波,因此可以按照现有技术中的DDS信号源输出方波。
具体地,将低频方波信号进行信号调理具体包括:根据预先设置的方波频率值调节低频方波信号的上升及下降时间参数、幅度参数以及偏移参数。
在具体操作时,将方波信号进行倍频处理可以是:将方波信号进行四倍频处理。如,生成的正弦波信号的频率值为50MHZ时,倍频后的信号频率值就是200MHZ。
图4是根据本发明实施例的方波输出方法的流程框图,如图4所示,当用户需要产生一个方波信号时,先由电路B中的FPGA(Field-ProgrammableGateArray,现场可编程门阵列)控制电路E中的DDS内核,产生一个对应的正弦波信号(即,上述步骤303),该正弦波进入到电路D中的高速比较器的比较输入端,而后高速比较器输出一个差分的PECL(PHPExtensionCommunityLibrary,PHP的扩展库)电平方波信号(即,上述步骤304),该方波信号通过电路C中的电平转换电路,转换成FPGA能够识别的LVDS(Low-VoltageDifferentialSignaling,低压差分信号)电平方波信号,然后在电路B中的FPGA内部将这个信号再做处理(即,上述步骤305、306的处理)后,FPGA输出一个用户希望得到频率的低抖动方波信号,该信号再进入到电路A中的信号调理电路(即,上述步骤307),接着根据用户的设定,调节方波的上升以及下降时间、方波幅度、方波偏移等参数,最后信号调理电路输出的就是用户期望得到的方波信号。
由以上描述可知,为了克服现有技术中的DDS输出低频方波时抖动较大的问题,具体的说是为了绕开高速比较器的这个缺点,本发明实施例将需要输出的方波按照频率划分,分为了两个部分:一是当用户期望的输出方波频率大于预定值(如,30MHZ)时,仍采用现有技术中的方法;而当用户期望输出的方波信号的频率小于等于预定值时,则采用本发明实施例提供的方法,通过这两个方法的结合来实现任意频率下,DDS信号源输出的方波信号的抖动都十分微小(例如,抖动为皮秒级)。
图5是根据本发明实施例的方波输出方法的详细流程图,如图5所示,该方法包括:
步骤501,用户预先配置方波频率;
步骤502,判断用户配置的方波频率是否大于30MHZ,如果大于,则进行步骤503,如果小于等于30MHZ,则进行步骤505;
步骤503,DDS输出对应频率的正弦波信号,即,输出频率等于用户配置的方波频率的正弦波信号,然后进行步骤504;
步骤504,将正弦波信号输入高速比较器转化为方波信号,然后进行步骤508;
步骤505,根据用户预先配置的方波频率值,DDS输出50MHZ(或者其他大于30MHZ的预先设定的频率)的正弦波信号,然后进行步骤506;
步骤506,将50MHZ的正弦波信号输入高速比较器转化为50MHZ的方波信号,然后进行步骤507;
步骤507,FPGA对50MHZ的方波信号进行四倍频,生成一200MHZ的方波信号;以该200MHZ的方波信号为时钟参考信号,对该200MHZ的方波信号计数处理,从而产生低频信号,然后进行步骤508;
步骤508,将输入的方波信号进行信号调理后输出,以得到用户预先配置的方波。
也就是说,上述流程可以分为两个过程:
过程一:高频方波输出(预设置方波频率大于30MHZ)
首先FPGA根据用户设定的频率值,控制DDS内核,DDS内核产生一个和用户设定的方波频率值相同的正弦波信号,接下来,该正弦波信号直接进入高速比较器的输入端,于是高速比较器将这个正弦波信号转换为一个和用户设定的频率一致的方波信号,接下来经过高速比较器转化后的方波信号进入到方波信号调理电路,最后输出;
过程二:低频方波的输出(预设置方波频率小于等于30MHZ)
当用户期望输出的方波频率小于等于30MHZ时,为了绕开高速比较器对输入的比较信号有最小压摆率这个要求,本发明实施例采取了如下方法:
首先FPGA控制DDS内核产生一个50MHZ(预先设置的高频)的正弦波信号,该50MHZ(或者50MHZ左右)频率点的数值可以根据用户需要输出的低频方波频率值计算得到,该正弦波信号进入到高速比较器,高速比较器将这个正弦波转换为一个50MHZ的方波信号,该50MHZ的方波信号再被输入到FPGA内部,FPGA利用自己内部的锁相环(PLL)电路,将50MHZ的信号四倍频,于是FPGA内部就有了一个高频(200MHZ)、低抖动的方波信号,FPGA再以这个200MHZ的方波信号为时钟参考信号,对该高频(200MHZ)的方波信号计数,从而产生了低频信号,由于我们DDS内核产生的正弦波信号可以在50MHZ进行频率的微调,那么计数200MHZ的方波时钟信号也可以在200MHZ进行频率的微调。需要说明的是,虽然采取的是计数方式输出低频方波信号,但是还是能够得到很高的频率分辨率。
实施例二
本发明实施例还提供一种方波的输出装置,图6是该装置的结构框图,如图6所示,该装置包括:
预设置频率值获取单元601,用于获取预先设置的方波频率值;
频率值判断单元602,用于判断预先设置的方波频率值是否小于等于预定值;
正弦波信号生成单元603,用于在预先设置的方波频率值小于等于预定值时,根据预先设置的方波频率值生成频率值大于预定值的正弦波信号;该正弦波信号生成单元603可以位于图4所示的电路E中;
信号转换单元604,用于将正弦波信号转换成方波信号;该信号转换单元604可以位于图4所示的电路D中;
倍频处理单元605,用于根据PLL电路,将方波信号进行倍频处理;
计数处理单元606,用于对倍频处理后的方波信号进行计数处理,以输出低频方波信号;倍频处理单元605和计数处理单元606可以位于图4所示的电路B中;
信号调理单元607,用于将低频方波信号进行信号调理,以输出预先设置的方波;该信号调理单元607可以位于图4所示的电路A中。
由以上描述可以看出,通过正弦波信号生成单元在预先配置的方波频率值小于等于预定值时(可以看作是低频方波),生成一频率值大于预定值的正弦波信号,然后分别由信号转换单元、倍频处理单元、计数处理单元以及信号调理单元对该正弦波信号进行信号转换、倍频、计数处理以及信号调理处理后,得到客户需要的预先设置的方波,相比于现有技术,经过该装置最终输出的方波的抖动较小。
其中,上述的预先设置的方波为用户需求的方波;预定值可以由系统设置,例如,预定值可以是30MHZ;生成的正弦波信号的频率值大于预定值,该频率值可以是50MHZ。
具体地,正弦波信号生成单元还用于:如果预先设置的方波频率值大于预定值,则根据预先设置的方波频率值生成频率值与预先设置的方波频率值相同的正弦波信号;此时,信号转换单元还用于:将频率值与预先设置的方波频率值相同的正弦波信号转换成方波信号;以及,信号调理单元还用于:将频率值与预先设置的方波频率值相同的正弦波信号转换成方波信号后进行信号调理,并输出。
上述的信号调理单元具体用于:根据预先设置的方波频率值调节低频方波信号的上升及下降时间参数、幅度参数以及偏移参数。
上述的倍频处理单元具体用于:将方波信号进行四倍频处理。
上述各单元的具体实现过程,可以参考上述实施例一中的相关描述,这里不再赘述。在实际操作中,各单元的设置可以是单一设置,也可以是集成设置,本发明不限于此。
综上,本发明实施例无论是输出低频方波信号还是高频方波信号,其最终输入到高速比较器的比较信号都是高频信号,该信号的压摆率远远大于高速比较器正常工作能够接受的输入信号压摆率的最小值,这样就绕开了高速比较器比较低频信号抖动较大的这个缺点,能够发挥其在高速下工作的优异性能,实现了无论是在低频还是在高频下,方波输出信号的抖动都相当小的目的。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读取存储介质中,比如ROM/RAM、磁碟、光盘等。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种方波的输出方法,其特征在于,所述的方法包括:
获取预先设置的方波频率值;
判断所述预先设置的方波频率值是否小于等于预定值;
如果所述预先设置的方波频率值小于等于预定值,则根据所述预先设置的方波频率值生成频率值大于所述预定值的正弦波信号;
将所述的正弦波信号输入比较器转换成方波信号;
根据锁相环PLL电路,将所述的方波信号进行倍频处理;
对所述倍频处理后的方波信号进行计数处理,以输出低频方波信号;
将所述的低频方波信号进行信号调理,以输出预先设置的方波。
2.根据权利要求1所述的方法,其特征在于,判断所述预先设置的方波频率值是否小于预定值之后,所述的方法还包括:
如果所述预先设置的方波频率值大于预定值,则根据所述预先设置的方波频率值生成频率值与所述预先设置的方波频率值相同的正弦波信号;
将所述频率值与所述预先设置的方波频率值相同的正弦波信号转换成方波信号后进行信号调理,并输出。
3.根据权利要求1所述的方法,其特征在于,将所述的低频方波信号进行信号调理包括:
根据所述预先设置的方波频率值调节所述低频方波信号的上升及下降时间参数、幅度参数以及偏移参数。
4.根据权利要求1所述的方法,其特征在于,将所述的方波信号进行倍频处理包括:
将所述的方波信号进行四倍频处理。
5.一种方波的输出装置,其特征在于,所述的装置包括:
预设置频率值获取单元,用于获取预先设置的方波频率值;
频率值判断单元,用于判断所述预先设置的方波频率值是否小于等于预定值;
正弦波信号生成单元,用于在所述预先设置的方波频率值小于等于预定值时,根据所述预先设置的方波频率值生成频率值大于所述预定值的正弦波信号;
信号转换单元,用于将所述的正弦波信号输入比较器转换成方波信号;
倍频处理单元,用于根据PLL电路,将所述的方波信号进行倍频处理;
计数处理单元,用于对所述倍频处理后的方波信号进行计数处理,以输出低频方波信号;
信号调理单元,用于将所述的低频方波信号进行信号调理,以输出预先设置的方波。
6.根据权利要求5所述的装置,其特征在于,所述的正弦波信号生成单元还用于:如果所述预先设置的方波频率值大于预定值,则根据所述预先设置的方波频率值生成频率值与所述预先设置的方波频率值相同的正弦波信号;
所述的信号转换单元还用于:将所述频率值与所述预先设置的方波频率值相同的正弦波信号转换成方波信号;
所述的信号调理单元还用于:将所述频率值与所述预先设置的方波频率值相同的正弦波信号转换成方波信号后进行信号调理,并输出。
7.根据权利要求5所述的装置,其特征在于,所述的信号调理单元具体用于:
根据所述预先设置的方波频率值调节所述低频方波信号的上升及下降时间参数、幅度参数以及偏移参数。
8.根据权利要求5所述的装置,其特征在于,所述的倍频处理单元具体用于:
将所述的方波信号进行四倍频处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010531141.8A CN102468847B (zh) | 2010-11-03 | 2010-11-03 | 方波的输出方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010531141.8A CN102468847B (zh) | 2010-11-03 | 2010-11-03 | 方波的输出方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102468847A CN102468847A (zh) | 2012-05-23 |
CN102468847B true CN102468847B (zh) | 2016-04-06 |
Family
ID=46072093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010531141.8A Active CN102468847B (zh) | 2010-11-03 | 2010-11-03 | 方波的输出方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102468847B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102970006A (zh) * | 2012-12-11 | 2013-03-13 | 常州工学院 | 用于高频窄脉冲电解加工电源的信号产生方法 |
CN106059536B (zh) * | 2016-07-14 | 2024-03-01 | 深圳市鼎阳科技股份有限公司 | 一种方波信号发生器 |
CN110995249B (zh) * | 2019-12-18 | 2023-05-30 | 电子科技大学 | 一种时钟抖动产生装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294894A (en) * | 1992-10-02 | 1994-03-15 | Compaq Computer Corporation | Method of and apparatus for startup of a digital computer system clock |
US6016080A (en) * | 1997-03-30 | 2000-01-18 | Zuta; Marc | Computer based fast phase difference measuring unit and PLL using same |
CN1267871A (zh) * | 1999-03-17 | 2000-09-27 | 中国科学院南京地理与湖泊研究所 | 一种提高梳式点阵打印机打印密度的方法 |
CN101047371A (zh) * | 2007-03-19 | 2007-10-03 | 成都理工大学 | 全数字式滑移脉冲信号发生器 |
CN101847996A (zh) * | 2010-05-18 | 2010-09-29 | 成都引众数字设备有限公司 | 一种直流b码转换为交流b码的方法及其装置 |
-
2010
- 2010-11-03 CN CN201010531141.8A patent/CN102468847B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294894A (en) * | 1992-10-02 | 1994-03-15 | Compaq Computer Corporation | Method of and apparatus for startup of a digital computer system clock |
US6016080A (en) * | 1997-03-30 | 2000-01-18 | Zuta; Marc | Computer based fast phase difference measuring unit and PLL using same |
CN1267871A (zh) * | 1999-03-17 | 2000-09-27 | 中国科学院南京地理与湖泊研究所 | 一种提高梳式点阵打印机打印密度的方法 |
CN101047371A (zh) * | 2007-03-19 | 2007-10-03 | 成都理工大学 | 全数字式滑移脉冲信号发生器 |
CN101847996A (zh) * | 2010-05-18 | 2010-09-29 | 成都引众数字设备有限公司 | 一种直流b码转换为交流b码的方法及其装置 |
Non-Patent Citations (2)
Title |
---|
"CMOS 180MHz DDS/DAC Synthesizer AD9851";Analog Devices Inc;《CMOS 180MHz DDS/DAC Synthesizer AD9851》;20041231;第1页第2段及该页附图,第5页附表中12-16、20-21项,第10页图2 * |
"高精度恒误差数字频率计设计";周欣;《南京气象学院学报》;20000930;第435页第1段 * |
Also Published As
Publication number | Publication date |
---|---|
CN102468847A (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102437238B1 (ko) | 자동 테스트 시스템용 에지 생성기 기반 위상 고정 루프 기준 클록 생성기 | |
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
TWI332762B (en) | Method and system for generating a clock signal with reduced electromagnetic interference | |
CN106341219B (zh) | 一种基于扩频技术的数据同步传输装置 | |
CN102468847B (zh) | 方波的输出方法及装置 | |
US7188131B2 (en) | Random number generator | |
CN102317803A (zh) | 测试装置、测试方法和移相器 | |
CN106569543B (zh) | 一种双通道信号发生器及其输出波形同步方法 | |
CN106059536A (zh) | 一种方波信号发生器 | |
CN102055438B (zh) | 一种高速方波生成装置及方法 | |
CN206023725U (zh) | 一种方波信号发生器 | |
CN112290934B (zh) | 基于Bias-Tee信号合成的可控抖动时钟产生装置 | |
CN103675373A (zh) | 一种在fpga内实现的数字信号产生方法 | |
CN106444963A (zh) | 一种可编程dds任意波形信号发生器 | |
JP6483329B2 (ja) | 高速プログラマブルクロック分周器 | |
CN103178784B (zh) | 一种振荡键控调制方法、装置和函数信号发生器 | |
CN104467836B (zh) | 一种时钟信号发生方法及系统 | |
CN107276568B (zh) | 一种序列脉冲下降沿加抖的装置 | |
CN107271891B (zh) | 一种序列脉冲上升沿加抖的装置 | |
CN102124357A (zh) | 测试装置及测试方法 | |
CN105103002A (zh) | 脉冲生成装置 | |
CN209488539U (zh) | 一种基于dds的脉冲波调频电路及调频系统 | |
CN205215970U (zh) | 一种用于质子治疗装置慢引出系统的线性扫频信号发生器 | |
JP2015103895A (ja) | スペクトラム拡散クロック発生回路 | |
CN108092625A (zh) | 一种信号幅度的校准方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |