CN101847996A

CN101847996A - 一种直流b码转换为交流b码的方法及其装置

Info

Publication number: CN101847996A
Application number: CN 201010176089
Authority: CN
Inventors: 刘晓川; 魏旺全; 许振山; 骆飞
Original assignee: CHENGDU YINZHONG DIGITAL EQUIPMENT Co Ltd
Current assignee: CHENGDU YINZHONG DIGITAL EQUIPMENT Co Ltd
Priority date: 2010-05-18
Filing date: 2010-05-18
Publication date: 2010-09-29
Anticipated expiration: 2030-05-18
Also published as: CN101847996B

Abstract

本发明涉及转码技术，它公开了一种直流B码转换为交流B码的方法，解决传统技术中交流B码产生装置复杂、灵活性低的问题。其技术方案的要点是：a.对直流B码信号做倍频处理，产生倍频信号；b.对倍频信号做分频处理，产生方波信号；c.将方波信号输入高阶带通滤波器产生正弦波信号；d.将正弦波信号输入相差提取电路与直流B码信号做比相处理，提取相差控制分频电路调整相移；e.采用直流B码信号的电平控制调整相移后的正弦波的幅值，生成交流B码信号。此外，本发明还公开了将直流B码转换为交流B码的装置。本发明的有益效果是：无需CPU和其他时序信号，装置结构简单，易于实现，灵活性强、完全满足同步时钟系统对交流B码的精度要求。

Description

一种直流B码转换为交流B码的方法及其装置

技术领域

本发明涉及转码技术，具体的说是涉及一种直流B码转换为交流B码的方法及其装置。

背景技术

IRIG是美国靶场司令部委员会的下属机构靶场仪器组的简称(Inter-RangeInstrumentation Group)。IRIG串行时间码，共有六种格式，即A、B、D、E、G、H，其中IRIG-B格式时间码(以下简称B码)应用最为广泛。B码的时帧速率为1帧/s，包含100位信息，分别表示BCD时间信息和控制功能信息，同时也可从串行时间码中提取1Hz、10Hz和100Hz脉冲信号。

随着工业自动化的飞速发展，自动化设备对时间同步的要求也越来越高，应用也越来越广泛。IRIG-B时间B码以其时间信息含量丰富、易传输、易理解等特点，广泛应用于电力、通信、军事等领域。

IRIG-B格式时间码由两种接口形式：IRIG-B(DC)码(以下简称直流B码)和IRIG-B(AC)码(以下简称交流B码)。

直流B码通常采用TTL接口(电平信号)和RS-422/485接口(差分信号)，每秒1帧，每帧10组，每组10个码元，每个码元宽度10ms。码元采用脉宽调制编码如图1所示，码元脉冲均先高电平后低电平。依据占空比的不同有3种：占空比为20％的码元(2ms高电平、8ms低电平)表示1位二进制数“0”，占空比为50％的码元(5ms高电平、5ms低电平)表示1位二进制数“1”，占空比为80％的码元(8ms高电平、2ms低电平)表示1个位置标识符“P”。每个码元脉冲的上升沿对应着整秒的1/100的等分点，每帧的码元依据实时的时间信息和控制信息按IRIG-B格式排列。

交流B码采用600Ω平衡接口，为1kHz标准调幅正弦波，正弦波的正交过零点与码元的上升沿对齐。交流B码正弦波的幅值大小与直流B码的高、低电平对应，标准的调制比例为10∶3，通常也设置为3∶1，如图1所示。

在现有技术中，B码的产生都是由CPU对GPS或北斗信号进行解码，提取秒脉冲和串口时间报文，通过CPU和CPLD/FPGA生成直流B码，通过CPU和DAC或运放电路生成交流B码，都要用到内部的10MHz恒温晶振提供的频率信号，增加了装置的复杂度，降低了装置的灵活性，不利于交流B码的扩展。

发明内容

本发明所要解决的技术问题是：提供一种直流B码转换为交流B码的方法及其装置，解决传统技术中交流B码产生装置复杂、灵活性低的问题。

本发明解决上述技术问题所采用的技术方案是：一种直流B码转换为交流B码的装置，包括倍频电路、同步分频电路、相差提取电路、高阶1KHz带通滤波器、调幅切换电路及驱动电路，所述倍频电路、同步分频电路、高阶1KHz带通滤波器、调幅切换电路及驱动电路依次连接，所述相差提取电路连接高阶1KHz带通滤波器与同步分频电路，所述同步分频电路的倍数为倍频电路倍数的十分之一。

所述倍频电路是由一个4倍倍频器与两个100倍倍频器及一个锁相环电路串接成闭环回路而成的40000倍倍频电路。

所述同步分频电路由10倍同步分频计数器、100倍同步分频计数器与4倍同步分频计数器级联而成的4000倍同步分频电路。

所述相差提取电路包括比较器、160倍同步分频计数器、320倍同步分频计数器、16倍同步分频计数器、鉴相器及滤波整形电路，所述比较器的输出端连接320倍同步分频计数器和160倍同步分频计数器的时钟信号输入端；16倍同步分频计数器与160倍同步分频计数器的输出端连接鉴相器；320倍同步分频计数器的输出端连接16倍同步分频计数器和160倍同步分频计数器的控制端，鉴相器的输出端与滤波整形电路连接。

所述调幅切换电路包括电阻R2、电阻R3、电阻R4、模拟开关及K倍比例放大器，所述电阻R2、电阻R3、电阻R4依次串联接地；所述模拟开关与电阻R4并联；电阻R2与电阻R3的节点连接K倍比例放大器，K＞1且为整数。

一种直流B码转换为交流B码的方法，包括以下步骤：

a.对直流B码信号做倍频处理，产生倍频信号；

b.对倍频信号做分频处理，产生方波信号；

c.将方波信号输入高阶带通滤波器产生正弦波信号；

d.将正弦波信号输入相差提取电路与直流B码信号做比相处理，提取相差控制分频电路调整相移；

e.采用直流B码信号的电平控制调整相移后的正弦波的幅值，生成交流B码信号。

所述步骤a中，对直流B码信号做倍频处理时，倍频数取决于对后续步骤中相移调整的精度要求。

所述步骤d中，相差提取电路按照一定的相差检测节拍检测正弦波信号和直流B码信号的相位差，滤除小于分辨率的相差脉冲，相位差检测节拍周期大于带通滤波器的延时。

所述步骤e中，调幅比例为3∶1或10∶3。

本发明的有益效果是：无需CPU和其他时序信号，装置结构简单，易于实现，灵活性强、完全满足同步时钟系统对交流B码的精度要求。

附图说明

图1为直流B码和交流B码“0”、“1”和“P”码元波形图；

图2为实施例的直流B码转换为交流B码装置原理框图；

图3为本发明的40000倍倍频电路原理框图；

图4为本发明的4000倍同步分频电路原理框图；

图5为本发明的相差提取电路原理框图；

图6为本发明的调幅切换电路原理框图；

图7为本发明的调整前波形转换示意图；

图8为本发明的调整后波形转换示意图；

图9为本发明的相位调整波形示意图。

具体实施方式

下面结合附图及实施例对本发明作进一步的描述。

本发明公开了一种直流B码转换为交流B码的方法及其装置，解决传统技术中交流B码产生装置复杂、灵活性低的问题。其采用全硬件实现，无需CPU和其他时序信号，装置结构简单，易于实现，灵活性强、完全满足同步时钟系统对交流B码的精度要求。其实现方法包括以下步骤：a.对直流B码信号做倍频处理，产生倍频信号；b.对倍频信号做分频处理，产生方波信号；c.将方波信号输入高阶带通滤波器产生正弦波信号；d.将正弦波信号输入相差提取电路与直流B码信号做比相处理，提取相差控制分频电路调整相移；e.采用直流B码信号的电平控制调整相移后的正弦波的幅值，生成交流B码信号。

其实现装置包括倍频电路、同步分频电路、相差提取电路、高阶1KHz带通滤波器、调幅切换电路及驱动电路，所述倍频电路、同步分频电路、高阶1KHz带通滤波器、调幅切换电路及驱动电路依次连接，所述相差提取电路连接高阶1KHz带通滤波器与同步分频电路，所述同步分频电路的倍数为倍频电路倍数的十分之一。

本发明的优越性主要体现在：

(1)本发明通过倍频电路将直流B码100Hz的信号DCB倍频为4MHz的信号P4MHz，为交流B码相移调整提供基本单位，决定了相移调整的精度(4MHz对应精度范围为±250ns)，可以根据调整精度(分辨率)的要求决定倍频的多少。

(2)本发明通过相差提取电路按照一定的节拍检测交流B码和直流B码信号的相位差，滤除小于分辨率的相差脉冲，实现一步调整到位，这里的相位差检测节拍周期要大于带通滤波器的延时。

(3)本发明通过模拟电子开关短接电阻，实现交流B码的调幅，调幅比例3∶1(也可以为10∶3)，模拟电子开关由直流B码高、低电平控制。

实施例：

如图2所示，本例中的直流B码转换为交流B码的装置包括光电耦合器1、40000倍倍频电路2、4000倍同步分频电路3、相差提取电路4、高阶1kHz带通滤波器5、调幅切换电路6和驱动电路7。直流B码输入信号IRIG-B(DC)经光电耦合器1实现信号隔离，产生信号DCB(频率为100Hz)，信号DCB分别输入到40000倍倍频电路2、相差提取电路4和调幅切换电路6，用以实现信号倍频、相差提取和调幅切换。信号DCB经40000倍倍频电路2生成信号P4MHz(频率为4MHz)，再输入到4000倍同步分频电路3，生成信号P1kHz(频率为1kHz)。4000倍同步分频电路3和相差提取电路4共同完成直流B码转换为交流B码所产生相移的补偿，实现交流B码与直流B码同相。信号P1kHz经过高阶1kHz带通滤波器5产生标准的正弦波信号A1kHz，再经过调幅切换电路6和驱动电路7最终转换为交流B码信号IRIG-B(AC)。

对于信号源直流B码信号来说，有2种形式：一种是TTL电平，另一种是RS-422/485差分电平。如果是RS-422/485差分电平信号，需要用类似MAX488/MAX485芯片做电平转换，作为一个独立转换装置光电耦合器1是必要的，用于信号电气隔离；如果是时钟装置的一部分，光电耦合器1可以省略。光电耦合器1输出的信号DCB为TTL电平，与IRIG-B(DC)同相。

40000倍倍频电路原理框图如图3所示。锁相环电路21的信号输入端SI接信号DCB，锁相环电路21的鉴相比较器的输入端CI接信号P100Hz。信号P100Hz是由锁相环电路21中压控振荡器输出端VCO的输出信号P4MHz，经100倍倍频器22、100倍倍频器23和4倍倍频器24构成的40000倍倍频器输出而得。输出信号P4MHz的频率根据信号DCB和P100Hz的相差来调整，最终使得相差为0，即信号DBC和P100Hz的上升沿同时刻，也与信号P4MHz的上升沿重叠。信号P100Hz与信号DCB随时保持同频(100Hz)、同相，信号P4MHz的频率是信号DCB的40000倍，即4MHz占空比为50％的方波信号。

4000倍同步分频电路原理框图如图4所示，由10倍同步分频计数器31、100倍同步分频计数器32和4倍同步分频计数器33级联完成4000倍分频，因此信号P1kHz的频率为1kHz，占空比50％，与信号P4MHz同相，作为交流B码的基准频率信号。10倍同步分频计数器31的/ENC端为允许计数器计数控制端，当信号ENC为低电平“0”时，允许计数；当信号ENC为高电平“1”时，停止计数。通过改变信号ENC高电平的宽度，控制10倍同步分频计数器31停止计数的时间长度，实现对后续波形的延时。

高阶1kHz带通滤波器5是由电阻、电容和运算放大器组成的多个微分电路、积分电路和比例放大电路级联而成，对输入信号P1kHz进行高阶1kHz带通滤波，输出标准的正弦波信号A1kHz，实现方波信号到正弦波信号的转换，如图7所示。由于滤波带来的延时τ₁，使得正弦波信号A1kHz与信号P1kHz产生了相移，需要相差提取电路4进行调整，调整后的波形如图8所示。

相差提取电路的原理框图如图5所示，信号A1kHz通过比较器41生成同相位的方波信号PA1kHz，再经过160倍同步分频计数器42得到信号P2，信号DCB经16倍同步分频计数器43生成信号P1，160倍同步分频计数器42和16倍同步分频计数器43的CLR端是受信号PA1kHz经320倍同步分频计数器44输出的信号CLR控制，如图9所示。CLR为低电平时允许160倍同步分频计数器42和16倍同步分频计数器43计数，为高电平时对160倍同步分频计数器42和16倍同步分频计数器43计数清零。信号P1和P2经过鉴相器45得出异或信号PX，信号PX再经滤波整形电路46得到信号ENC。滤波整形电路46的作用是将小于调整分辨率的PX脉冲滤除掉，避免频繁调整造成正弦波抖动。

DCB经16倍同步分频计数器43生成信号P1的目的是为了产生占空比为50％的方波，PA1kHz经160倍同步分频计数器42生成信号P2的目的是为了与信号P1的频率一致，同时占空比也是50％的方波，PA1kHz经320倍同步分频计数器44输出信号CLR的目的是为了使160倍同步分频计数器42和16倍同步分频计数器43同步计数、同步清零。相位调整周期为320ms，允许计数的时间为半个周期，由于高阶1kHz带通滤波器5的信号传递延时远小于160ms，所以可以保证每一次相位调整时信号是稳定的。

如图9所示，由于160倍同步分频计数器42和320倍同步分频计数器44是同一个时钟输入信号PA1kHz，计数节拍一致，因此以信号P2的上升沿作为参考，信号P1的上升沿总是滞后τ₃，也就是信号P2的上升沿超前P1的上升沿τ₃，信号ENC控制10倍同步分频计数器31的允许计数端/ENC，信号ENC是一个脉宽为τ₃的脉冲，即停止计数时间为τ₃，相当于使信号P2延迟了τ₃，因此在下一个调整周期时信号P2和P1同相。也就是说，当P1和P2不同相时，只要做一次调整就可以同相。

调幅切换电路原理框图如图6所示，信号A1kHz经电阻R2、R3和R4串联接地，在R2和R3连接处引出信号AA1kHz，可控模拟开关61受信号DCB控制。当信号DCB为高电平时，模拟开关61断开，R4接入串联分压回路；当信号DCB为低电平时，模拟开关61闭合，短接R4退出串联分压回路。设信号A1kHz和AA1kHz的电压为VA和VAA，则两者的关系如下：

当信号DCB为高电平时：

当信号DCB为低电平时：

V_AA1和V_AA0的关系满足：V_AA1＝3V_AA0

K倍比例放大器62是为了保证输出信号ACB(交流B码)在高电平时的峰峰值为20V，驱动电路7驱动信号变压器，最终输出交流B码IRIG-B(AC)，K＞1且为整数。

本发明所要求保护的技术方案包含但不仅限于上述实施例，对于倍频倍数的选择可根据对相移调整精度的要求来决定，而分频倍数只要为倍频倍数的1/10即可保证输入100HZ的直流B码而产生1KHz频率的交流B码，因此，本领域的技术人员容易根据上述描述对本发明的技术方案稍作改动而达到同样的技术效果，其皆属于本发明的保护范围。

Claims

1.一种直流B码转换为交流B码的装置，其特征在于：包括倍频电路、同步分频电路、相差提取电路、高阶1KHz带通滤波器、调幅切换电路及驱动电路，所述倍频电路、同步分频电路、高阶1KHz带通滤波器、调幅切换电路及驱动电路依次连接，所述相差提取电路连接高阶1KHz带通滤波器与同步分频电路，所述同步分频电路的倍数为倍频电路倍数的十分之一。

2.如权利要求1所述的一种直流B码转换为交流B码的装置，其特征在于：所述倍频电路由一个4倍倍频器与两个100倍倍频器及一个锁相环电路串接成闭环回路而成的40000倍倍频电路。

3.如权利要求1或2所述的一种直流B码转换为交流B码的装置，其特征在于：所述同步分频电路由10倍同步分频计数器、100倍同步分频计数器与4倍同步分频计数器级联而成的4000倍同步分频电路。

4.如权利要求1或2所述的一种直流B码转换为交流B码的装置，其特征在于：所述相差提取电路包括比较器、160倍同步分频计数器、320倍同步分频计数器、16倍同步分频计数器、鉴相器及滤波整形电路，所述比较器的输出端连接320倍同步分频计数器和160倍同步分频计数器的时钟信号输入端；16倍同步分频计数器与160倍同步分频计数器的输出端连接鉴相器；320倍同步分频计数器的输出端连接16倍同步分频计数器和160倍同步分频计数器的控制端，鉴相器的输出端与滤波整形电路连接。

5.如权利要求1或2所述的一种直流B码转换为交流B码的装置，其特征在于：所述调幅切换电路包括电阻R2、电阻R3、电阻R4、模拟开关及K倍比例放大器，所述电阻R2、电阻R3、电阻R4依次串联接地；所述模拟开关与电阻R4并联；电阻R2与电阻R3的节点连接K倍比例放大器，K＞1且为整数。

6.一种直流B码转换为交流B码的方法，其特征在于：包括以下步骤：

a.对直流B码信号做倍频处理，产生倍频信号；

b.对倍频信号做分频处理，产生方波信号；

c.将方波信号输入高阶带通滤波器产生正弦波信号；

7.如权利要求6所述的一种直流B码转换为交流B码的方法，其特征在于：所述步骤a中，对直流B码信号做倍频处理时，倍频数取决于对后续步骤中相移调整的精度要求。

8.如权利要求6或7所述的一种直流B码转换为交流B码的方法，其特征在于：所述步骤d中，相差提取电路按照一定的相差检测节拍检测正弦波信号和直流B码信号的相位差，滤除小于分辨率的相差脉冲，相位差检测节拍周期大于带通滤波器的延时。

9.如权利要求6或7所述的一种直流B码转换为交流B码的方法，其特征在于：所述步骤e中，调幅比例为3∶1或10∶3。