CN205179051U

CN205179051U - 一种可见光通信的快速信号恢复电路

Info

Publication number: CN205179051U
Application number: CN201520981637.3U
Authority: CN
Inventors: 胡鹏飞; 沈力; 杨霏; 刘丽萍; 宋茂江; 韩锋
Original assignee: GUIZHOU PROVINCE INSTITUTE OF MEASUREMENT
Current assignee: GUIZHOU PROVINCE INSTITUTE OF MEASUREMENT
Priority date: 2015-12-02
Filing date: 2015-12-02
Publication date: 2016-04-20
Anticipated expiration: 2025-12-02

Abstract

本实用新型涉及一种可见光通信的快速信号恢复电路，由RS232串口、RS232接收FIFO、8bit-9bit数据预处理单元、异步比特信号同步电路、8B/10B编码电路、PLL时钟分频电路、并行转串行输出电路、发送器、接收器、位数据及时钟恢复电路、帧同步电路、8B/10B解码电路、RS纠错电路、异步比特信号同步电路、RS232发送FIFO组成。所述的异步比特信号同步电路由寄存器、非门、与门、或门组成。所述的位数据及时钟恢复电路由正交双相时钟单元、鉴相单元、单稳态触发器、控制分频单元、位同步形成及移相单元、积分模块组成。该电路能有效地集成在一片可编程门阵列芯片上，体积小；电路集成RS232接口，输入输出数据格式遵从RS232协议，使用简便。

Description

一种可见光通信的快速信号恢复电路

技术领域

本发明属于可见光通信领域，提供了一种适用于数据在可见光通信信道中传输的数字电路，整个数字电路用一片可编程门阵列芯片来完成，用于可见光通信信号的快速恢复。

背景技术

可见光通信系统中，LED发射机发出的光信号，经过自由空间的传输后因多种原因引起的信号畸变，如LED发射机引入的非线性噪声、传输信道的频率衰落、接收端引入的相位噪声、采样时钟带来的频率偏移等。与此对应，在接收端必须延伸出一系列的信号恢复算法，针对传输中带来的各种损耗分别进行补偿与纠错，进而对原始发射信号的恢复与重构，这是实现可见光精确通信的必要步骤。

同时，若可见光通信工作在较低频阶段，LED灯会闪烁，在解决上述问题的基础上，还有必要抑制LED的低频闪烁问题。

实用新型内容

本实用新型的目的在于克服上述不足而提供一种可见光通信的快速信号恢复电路。

为了实现上述目的，本实用新型的技术方案如下。

一种可见光通信的快速信号恢复电路，由RS232串口、RS232接收FIFO、8bit-9bit数据预处理单元、异步比特信号同步电路、8B/10B编码电路、PLL时钟分频电路、并行转串行输出电路、发送器、接收器、位数据及时钟恢复电路、帧同步电路、8B/10B解码电路、RS纠错电路、异步比特信号同步电路、RS232发送FIFO组成，RS232接收FIFO输出端连接在8bit-9bit数据预处理单元输入端上，8B/10B编码电路与帧同步电路输出端相连接，RS纠错电路与8B/10B解码电路输出端相连接，并行转串行输出电路设置在帧同步电路和位数据及时钟恢复电路之间，位数据及时钟恢复电路输入端连接有接收器。

外接晶振经过FPGA内的PLL分频后形成三路时钟，分别为C0、C1及C2；C0的分频数根据串口的波特率来确定，C1为外接晶振的2分频时钟，C2为C0的32倍频时钟，相位上与C0对齐。待传输的数据D1经过RS232串口的Rx脚寄存在接收FIFO中，RS232接收FIFO的时钟与串口的接收时钟相连。同时，串口字节接收完成信号P1经过异步比特信号同步电路，转换成数据预处理单元的最高位P2。接收FIFO中的字节数据与异步比特信号同步电路中的同步信号输入数据预处理单元形成9位的数据，共同作为8B/10B编码电路的输入，数据预处理单元为组合逻辑。在异步比特信号同步电路的输出为一个时钟周期下的高脉冲时，8B/10B编码电路对RS232串口的数据进行编码，得到直流均衡码，反之，8B/10B编码电路输出空闲码，但仍保持直流均衡的功能。8B/10B编码电路输出的10位均衡码经过并行转串行输出电路，将10位均衡码经过发送器发送至可见光通信物理端，串行线由FPGA的IO口提供，提供同相及反相输出端。。

所述的异步比特信号同步电路由寄存器、非门、与门、或门组成。寄存器、非门、与门、或门依次采用电连接。RST1及RST2分别为CLK1和CLK2的复位端，CLK1时钟下的输入信号Signal_I，在CLK1下检测为高有效后，输出一直为高，CLK2时钟可以采集到输入信号有效后才进行复位，经过图示电路后得到CLK2时钟下的有效高脉冲信号Signal_O。适用于任意两种时钟区域的位同步信号提取。

所述的位数据及时钟恢复电路由正交双相时钟单元、鉴相单元、单稳态触发器、控制分频单元、位同步形成及移相单元、积分模块组成。，位数据及时钟恢复电路由正交双相时钟单元、鉴相单元、单稳态触发器、控制分频单元、位同步形成及移相单元、积分模块依次采用电连接。输入信号首先送入两个并联的积分器，即同相积分器和正交积分器。它们的周期都为比特位信号的周期T，两个积分器的作猝息用的定时脉冲的相位相差T/2,所以同相积分器的积分区间与位同步脉冲的区间重合，正交积分器的积分区间正好跨在两相邻位置位同步脉冲的中点之间，当下一个比特位发生1到0或者0到1的跳变时，两个积分器在临猝息前时刻的输出电压极性有一定规律：若位同步脉冲的相位超前，两积分器的输出电压极性相同；若为同步脉冲的相位之后，两积分器的输出电压极性相反；当下一个比特位没有数据变化时，经过单稳态触发器后的信号被检测出过零点，并形成窄脉冲，此脉冲使鉴相单元中的与门A和B仅当有数据变化时才能打开，不会产生误调整；同时，鉴相单元中的异或门有这样的作用，当位同步脉冲超前时，经跳变沿检测后的信号波形落在异或门的范围内，对应于两积分器的输出的极性相同，B门就会送出一个超前脉冲。当位同步脉冲滞后时，两积分器的输出的极性相反，由A门送出一个滞后脉冲，使位同步相位往前移。反复调整，就实现了位同步。位同步脉冲就是位同步时钟，从接收器接收到的数据在位同步时钟下的采样数据就是位同步数据。

该实用新型的有益效果在于：该电路能有效地集成在一片可编程门阵列芯片上，体积小；电路集成RS232接口，输入输出数据格式遵从RS232协议，使用简便。

附图说明

图1本实用新型中的总体电路结构图。

图2本实用新型中的异步比特信号同步电路示意图。

图3本实用新型中的位数据及时钟恢复电路。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行描述，以便更好的理解本实用新型。

本实用新型采取的技术方案如下：可见光通信的快速信号恢复电路由RS232串口1、RS232接收FIFO2、8bit-9bit数据预处理单元3、异步比特信号同步电路4、8B/10B编码电路5、PLL时钟分频电路6、并行转串行输出电路7、发送器8、接收器9、位数据及时钟恢复电路10、帧同步电路11、8B/10B解码电路12、RS纠错电路13、异步比特信号同步电路14、RS232发送FIFO15组成。

外接晶振经过FPGA内的PLL分频后形成三路时钟，分别为C0、C1及C2。C0的分频数根据串口的波特率来确定，C1为外接晶振的2分频时钟，C2为C0的32倍频时钟，相位上与C0对齐。待传输的数据D1经过RS232串口1的Rx脚寄存在接收FIFO2中，RS232接收FIFO2的时钟与串口的接收时钟相连。同时，串口字节接收完成信号P1经过异步比特信号同步电路4，转换成3-数据预处理单元的最高位P2。接收FIFO2中的字节数据与异步比特信号同步电路4中的同步信号输入数据预处理单元3形成9位的数据，共同作为8B/10B编码电路5的输入，数据预处理单元3为组合逻辑。在异步比特信号同步电路4的输出为一个时钟周期下的高脉冲时，8B/10B编码电路5对RS232串口1的数据进行编码，得到直流均衡码，反之，8B/10B编码电路5输出空闲码，但仍保持直流均衡的功能。8B/10B编码电路5输出的10位均衡码经过并行转串行输出电路7，将10位均衡码经过发送器8发送至可见光通信物理端，串行线由FPGA的IO口提供，提供同相及反相输出端。总体电路结构图见图1.

所述的异步比特信号同步电路由寄存器、非门、与门、或门组成。RST1及RST2分别为CLK1和CLK2的复位端，CLK1时钟下的输入信号Signal_I，在CLK1下检测为高有效后，输出一直为高，CLK2时钟可以采集到输入信号有效后才进行复位，经过图示电路后得到CLK2时钟下的有效高脉冲信号Signal_O。适用于任意两种时钟区域的位同步信号提取。异步比特信号同步电路如图2所示。

所述的位数据及时钟恢复电路由正交双相时钟单元、鉴相单元、单稳态触发器、控制分频单元、位同步形成及移相单元、积分模块组成。输入信号首先送入两个并联的积分器，即同相积分器和正交积分器。它们的周期都为比特位信号的周期T，两个积分器的作猝息用的定时脉冲的相位相差T/2,所以同相积分器的积分区间与位同步脉冲的区间重合，正交积分器的积分区间正好跨在两相邻位置位同步脉冲的中点之间，当下一个比特位发生1到0或者0到1的跳变时，两个积分器在临猝息前时刻的输出电压极性有一定规律：若位同步脉冲的相位超前，两积分器的输出电压极性相同；若为同步脉冲的相位之后，两积分器的输出电压极性相反；当下一个比特位没有数据变化时，经过单稳态触发器后的信号被检测出过零点，并形成窄脉冲，此脉冲使鉴相单元中的与门A和B仅当有数据变化时才能打开，不会产生误调整；同时，鉴相单元中的异或门有这样的作用，当位同步脉冲超前时，经跳变沿检测后的信号波形落在异或门的范围内，对应于两积分器的输出的极性相同，B门就会送出一个超前脉冲。当位同步脉冲滞后时，两积分器的输出的极性相反，由A门送出一个滞后脉冲，使位同步相位往前移。反复调整，就实现了位同步。位同步脉冲就是位同步时钟，从接收器接收到的数据在位同步时钟下的采样数据就是位同步数据。位数据及时钟恢复电路见图3。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。

Claims

1.一种可见光通信的快速信号恢复电路，其特征在于：由RS232串口、RS232接收FIFO、8bit-9bit数据预处理单元、异步比特信号同步电路、8B/10B编码电路、PLL时钟分频电路、并行转串行输出电路、发送器、接收器、位数据及时钟恢复电路、帧同步电路、8B/10B解码电路、RS纠错电路、异步比特信号同步电路、RS232发送FIFO组成，RS232接收FIFO输出端连接在8bit-9bit数据预处理单元输入端上，8B/10B编码电路与帧同步电路输出端相连接，RS纠错电路与8B/10B解码电路输出端相连接，并行转串行输出电路设置在帧同步电路和位数据及时钟恢复电路之间，位数据及时钟恢复电路输入端连接有接收器。

2.根据权利要求1所述的可见光通信的快速信号恢复电路，其特征在于：所述的异步比特信号同步电路由寄存器、非门、与门、或门组成，寄存器、非门、与门、或门依次采用电连接。

3.根据权利要求1所述的可见光通信的快速信号恢复电路，其特征在于：所述的位数据及时钟恢复电路由正交双相时钟单元、鉴相单元、单稳态触发器、控制分频单元、位同步形成及移相单元、积分模块组成，位数据及时钟恢复电路由正交双相时钟单元、鉴相单元、单稳态触发器、控制分频单元、位同步形成及移相单元、积分模块依次采用电连接。