CN106569543B - 一种双通道信号发生器及其输出波形同步方法 - Google Patents

Abstract

本申请公开了一种双通道信号发生器输出波形同步方法，当通道二频率发生变化时，在不对通道一的参数做任何改变的前提下，通过增加实时相位获取步骤、突变相位计算步骤和参数配置步骤，计算的到通道二突变相位，将通道二突变相位和通道二新频率控制字一起配置给通道二，使通道二相位发生突变，使得两个通道输出波形在通道二频率变化后仍然保持同步，不再需要如传统方法中那样同时复位两个通道来使两个通道输出波形同步，避免了两个通道正在输出的波形被中断，也不会使通道一相位发生突变。本申请公开了一种双通道信号发生器及一种输出波形同步装置。

Description

一种双通道信号发生器及其输出波形同步方法

技术领域

本发明属于信号发生器领域，具体涉及一种双通道信号发生器及其输出波形同步方法。

背景技术

由于用户因需要改变波形频率，导致CPU发送参数给波形产生单元的时间是随机的，波形的频率变化的时间是随机的，当有一个通道的频率变化时，两通道间确定的相位关系变成了不确定的。为了让两个波形同步，即为了使双通道信号发生器两个通道输出的波形存在确定的相位关系，现有的方法是在CPU发送完参数后，对两个通道的波形产生单元同时进行复位，复位后两通道输出的波形具有正确的同步状态。但这样的方法缺点是，复位波形产生单元意味着直到复位完成前正在输出波形的两个通道的都将被中断输出波形；而且，复位不仅会使频率变化的通道波形相位存在相位的突变，还会使另一个频率的波形存在相位的突变，相位的突变会对频率未改变的通道正常使用造成影响，保持两个通道的同步，不该对未变化的通道有任何影响。

发明内容

为了解决双通道信号发生器改变一个通道的频率，需要同时复位两个通道才能让两通道波形保持同步状态的问题，本申请提供一种双通道信号发生器及其波形同步方法。

根据本申请的第一方面，本申请提供一种双通道信号发生器输出波形同步方法，包括：

参数接收步骤，接收用户设置的参数，包括通道一初始频率、通道一初始相位、通道二初始频率、通道二新频率和通道二初始相位；

频率转换步骤，将所述通道一频率转换为通道一频率控制字，将所述通道二初始频率转换为通道二初始频率控制字，将所述通道二新频率转换为通道二新频率控制字；

参数存储步骤，存储所述通道一初始频率控制字、所述通道一初始相位、所述通道二初始频率控制字、所述通道二新频率控制字和所述通道二初始相位；

波形输出步骤，根据频率控制字和相位，通道一和通道二分别输出相应波形；

优选地，在参数存储步骤和波形输出步骤之间，还包括：

实时相位获取步骤，实时获取通道一实时相位和通道二实时相位；

突变相位计算步骤，根据所述通道一实时相位、所述通道一初始频率控制字、所述通道一初始相位、所述通道二新频率控制字和所述通道二初始相位得到通道二突变相位，所述通道二突变相位能够使得通道二实时相位发生突变，从而保证通道二输出的新波形与通道一初始波形同步；

参数配置步骤，将所述通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出的波形与通道一输出的波形始终保持同步；

波形输出步骤，根据所述通道一初始频率控制字和所述通道一初始相位，通道一输出通道一初始波形；根据所述通道二初始频率控制字和所述通道二初始相位，通道二输出通道二初始波形，所述通道二初始波形与和通道一初始波形同步；根据所述通道二新频率控制字和通道二突变相位，通道二输出通道二新波形，通道二新波形与通道一初始波形同步。

优选地，所述通道二突变相位为

其中，θ₃表示通道二突变相位，θ_ch2表示通道二初始相位，θ_ch1表示通道一的初始相位，θ₁表示通道一实时相位，ftw3表示通道二新频率控制字，ftw1表示通道一初始频率控制字，参数n是大于等于0的正整数，且(2π*n+θ_ch1-θ₁)≥0。

优选地，通道二突变相位由FPGA计算得到时，每计算一次通道二突变相位需要m个时钟周期，计算完全部的通道二突变相位并找到最优通道二突变相位共需要a个时钟周期才能完成，所述m、a均是大于1的正整数。

优选地，所述参数配置步骤包括：

所述通道一实时相位经过b个时钟周期后，将所述最优通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出波形与所述通道一输出波形始终保持同步，所述b是大于1的正整数。

优选地，b＝a。

优选地，所述通道二突变相位为

其中，θ₃表示通道二突变相位；θ_ch2表示通道二初始相位；θ_ch1表示通道一的初始相位；θ₁表示通道一的初始相位；ftw3表示通道二新频率控制字；ftw1表示通道一初始频率控制字；参数n是大于等于0的正整数；参数a是大于1的正整数，不仅表示FPGA计算得到最优θ₃所需要的时钟周期数，而且表示将所述最优θ₃和ftw3给通道二的时间，即在θ₁经过a个时钟周期后，所述最优θ₃和ftw3被配置给通道二。

优选地，所述参数n取值范围为0至n1内整数，其中n1表示不可约分时的分母值；遍历所述参数n取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的n值。

优选地，所述参数a取值范围为(2^η*w)/ftw1至[2^η*(w+1)]/ftw1-1内整数，其中，η表示系统的固定位宽；w表示中间参数，是大于所述m的整数；ftw1表示通道一初始频率控制字；遍历所述参数a取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的a值。

根据本申请的二方面，本申请提供一种波形同步装置，包括：

实时相位获取模块，用于读取通道一初始频率控制字、通道一初始相位、通道二初始频率控制字、通道二新频率控制字和通道二初始相位，实时获取通道一实时相位和通道二实时相位；

突变相位计算模块，用于根据所述通道一实时相位、所述通道一初始频率控制字、所述通道一初始相位、所述通道二新频率控制字和所述通道二初始相位计算通道二突变相位，并通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位，所述通道二突变相位能够使得通道二实时相位发生突变，从而保证通道二新波形与通道一初始波形同步；

参数配置模块，用于将所述通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出波形与通道一输出波形始终保持同步。

优选地，所述突变相位计算模块对所述通道二突变相位的计算采取如下方式计算：

其中，θ₃表示通道二突变相位；θ_ch2表示通道二初始相位；θ_ch1表示通道一的初始相位；θ₁表示通道一的初始相位；ftw3表示通道二新频率控制字；ftw1表示通道一初始频率控制字；参数n是大于等于0的正整数，且[2π*n+θ_ch1-(θ₁+ftw1*a)％(2π)]≥0；参数a是大于1的正整数，不仅表示FPGA计算得到最优θ₃所需要的时钟周期数，而且表示将所述最优θ₃和ftw3给通道二的时间，即在θ₁经过a个时钟周期后，所述最优θ₃和ftw3被配置给通道二。

优选地，所述波形同步装置还包括第一运算模块，用于计算并遍历所述参数n取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的n值；所述参数n取值范围为0至n1内整数，其中，n1表示不可约分时的分母值。

优选地，所述波形同步装置还包括还包括第二运算模块，用于计算并遍历所述参数a取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的a值；所述参数a取值范围为(2^η*w)/ftw1至[2^η*(w+1)]/ftw1-1内整数,其中，η表示系统的固定位宽；w表示中间参数，是大于所述m的整数；ftw1表示频率不变的通道的频率控制字。

根据本申请的二方面，本申请提供一种双通道信号发生器，包括：

CPU，用于接收用户设置的参数，包括通道一初始频率、通道一初始相位、通道二初始频率、通道二新频率和通道二初始相位；将所述通道一频率转换为通道一频率控制字，将所述通道二初始频率转换为通道二初始频率控制字，将所述通道二新频率转换为通道二新频率控制字；

参数存储单元，与CPU相连接，用于存储所述通道一初始频率控制字、通道一初始相位、通道二初始频率控制字、通道二新频率控制字和通道二初始相位；

第一波形产生单元，与第二波形产生单元并联，根据所述通道一初始频率控制字和所述通道一初始相位，通道一输出通道一初始波形；

第二波形产生单元，根据通道频率控制字和通道二相位，通道二输出波形；

进一步，还包括：

参数数据处理单元，连接与参数存储单元和第一波形产生单元、第二波形产生单元之间，用于读取通道一初始频率控制字、通道一初始相位、通道二初始频率控制字、通道二新频率控制字和通道二初始相位，并实时获取通道一实时相位和通道二实时相位；再根据所述通道一实时相位、所述通道一初始频率控制字、所述通道一初始相位、所述通道二新频率控制字和所述通道二初始相位得到通道二突变相位，所述通道二突变相位能够使得通道二实时相位发生突变，然后将所述通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出的波形与通道一输出的波形始终保持同步；

第一波形产生单元，根据所述通道一初始频率控制字、通道一初始相位，通道一输出通道一初始波形；

第二波形产生单元，根据通道二初始频率控制字和所述通道二初始相位，通道二输出通道二初始波形，所述通道二初始波形与所述通道一初始波形同步；根据所述通道二新频率控制字和所述通道二突变相位，通道二输出通道二新波形，通道二新波形与所述通道一初始波形同步。

本申请的有益效果是：对于双通道信号发生器的其中一个通道(如通道二)频率发生改变引起的两个通道输出波形不同步问题，本申请在不对通道一的参数做任何改变的情况下，在参数存储步骤和波形输出步骤之间增加了实时相位获取步骤、突变相位计算步骤和参数配置步骤，计算的到通道二突变相位，巧妙地使通道二实时相位发生突变，将突变所需的相位(即通道二突变相位)和通道二新频率控制字一起配置给通道二，使得两个通道波形保持同步，所述突变相位根据频率变化前后两个通道的频率和相位计算得到，且与突变前的通道二实时相位差值最小。本申请提供了解决所述不同步问题的新方法，该方法简单有效，实现的装置也很容易，不再需要如传统方法中那样同时复位两个通道，避免了两个通道正在输出的波形被中断，对两个通道的正常连续工作不造成影响，使得双通道信号发生器两个通道输出的波形始终同步、连续。

附图说明

图1为本申请实施例提供的一种双通道信号发生器的结构框图；

图2为本申请实施例提供的一种用于双通道信号发生器输出波形同步的参数处理单元的结构框图；

图3为本申请实施例提供的一种双通道信号发生器输出波形同步方法的流程图；

图4为本申请实施例提供的同步方法中找到最优突变相位方式一的流程图；

图5为本申请实施例提供的同步方法中找到最优突变相位方式二的流程图；

图6为本申请实施例提供的同步方法中找到最优突变相位方式三的流程图。

具体实施方式

下面通过具体实施方式结合附图对本申请作进一步详细说明。

参考图1，本申请实施例提供了一种双通道信号发生器，包括依次连接的CPU121、参数存储单元131、第一波形产生单元151和第二波形产生单元152。

CPU121，用于接收用户设置的参数，包括通道一初始频率f₁、通道一初始相位θ_ch1、通道二初始频率f₂、通道二新频率f₃和通道二初始相位θ_ch2，并根据根据公式(1-1)，将所述通道一频率f₁转换为通道一初始频率控制字ftw1，将所述通道二初始频率f₂转换为通道二初始频率控制字ftw2，将所述通道二新频率f₃转换为通道二新频率控制字ftw3。所述公式(1-1)为

其中，f为用户设置的频率，f_c为系统运行的时钟频率，η为系统设定的位宽，ftw为频率控制字，由此可见ftw由用户的设置频率f决定。

参数存储单元131，存储所述通道一初始频率控制字ftw1、通道一初始相位θ_ch1、通道二初始频率控制字ftw2、通道二新频率控制字ftw3和通道二初始相位θ_ch2。

第一波形产生单元151，根据所述通道一初始频率控制字ftw1、通道一初始相位θ_ch1，通道一输出通道一初始波形。

第二波形产生单元152，根据通道二初始频率控制字ftw2和通道二初始相位θ_ch1，通道二输出通道二初始波形，所述通道二初始波形与通道一初始波形同步；根据通道二新频率控制字ftw3和通道二突变相位θ₃，通道二输出通道二新波形。

其中，还包括：

参数处理单元141，用于读取参数存储单元131中的通道一初始频率控制字ftw1、通道一初始相位θ_ch1、通道二初始频率控制字ftw2、通道二新频率控制字ftw3和通道二初始相位θ_ch2，并获取通道一实时相位θ₁和通道二实时相位θ₂；再根据公式(1-2)计算得到通道二突变相位θ₃；然后将所述通道二突变相位θ₃和通道二新频率控制字ftw3配置给通道二，使得通道二输出的波形与通道一输出的波形始终保持同步。所述公式(1-2)为

其中，参数n是大于等于0的正整数，2π*n需保证θ_ch1-θ₁≥0，即(2π*n+θ_ch1-θ₁)≥0，表示(θ_ch1-θ₁)＜0时，n不能取0；

所述通道二突变相位θ₃能够使得通道二实时相位θ₂发生突变，从而保证所述通道二新波形与所述通道一初始波形同步。

例如：通道一初始频率f₁＝1khz，初始相位θ_ch1＝0度，通道二初始频率f₂＝1khz，初始相位θ_ch2＝90度；

假设经过一段时间后，通道一的实时相位θ₁＝50度，则通道二的实时相位θ₂＝140度，若此时用户设置一个通道二新频率f₃＝3khz，为了使两个通道的波形依旧保持同步，需要将通道二实时相位进行相位突变。根据公式(1-1)，得到

再根据公式(1-2)，得到θ₃＝{2π+π/2-[(2π*n+0-π*50/180)×3]％(2π)}％(2π)，

取n＝1,得到θ₃＝240(度)，即为了保持为了使两个通道的波形依旧保持同步，经过一段时间之后，通道一的实时相位为θ_ch1时，通道二实时相位突变为θ₃＝240度。

通常，参数处理单元141计算通道二突变相位θ₃是利用FPGA实现。由于信号发生器能产生低至1uHz，高达数百MHz的频率，故的变化范围极大，对应的位宽极大，再加上其他的加减乘除运算，根据公式(1-2)，FPGA需要在一个时钟周期内完成θ₃的计算，对于FPGA来说，在一个时钟周期内完成运算是比较困难且占的资源会相当大，为了使得运算更容易，FPGA在a(a>1)个时钟周期内完成运算。根据FPGA的特点及DDS的原理，通道一实时相位θ₁在经过a个时钟周期后变为(θ₁+ftw1*a)％(2π)，相应地，将公式(1-2)优化为

其中，参数a是大于1的正整数，表示FPGA计算θ₃所需要的时钟周期数。

由于通道一实时相位θ₁每个时钟都在变化，且参数n、a都可变化，因此，在a个时钟周期内，根据公式(1-3)将得到许多个θ₃值，需要找到最优的通道二突变相位，即最优θ₃，使得最优θ₃与通道二实时相位θ₂之间差值最小。此时，a表示FPGA计算得到最优θ₃所需要的时钟周期数，而计算一次θ₃所需要的时钟周期数用m表示。

在通道一实时相位θ₁经过b个时钟周期后，将所述最优θ₃和ftw3配置给通道二，使得通道二输出波形与通道一输出波形始终保持同步，所述b是大于1的正整数。优选地，b＝a。即在通道一实时相位θ₁经过a个时钟周期后，FPGA计算得到最优θ₃，同时将最优θ₃和ftw3配置给通道二，来保证两通道输出波形的同步。此时，参数a不仅表示FPGA计算得到最优θ₃所需要的时钟周期数，而且表示将所述最优θ₃和通道二新频率控制字ftw3配置给通道二的时间，即在通道一实时相位θ₁经过a个时钟周期后，最优θ₃和通道二新频率控制字ftw3被配置给通道二。

参考图2，本申请实施例提供了一种波形同步装置，包括：依次连接的参数获取模块142、突变相位计算模块143和参数配置模块144。

参数获取模块142，用于读取参数存储单元131中的通道一初始频率控制字ftw1、通道一初始相位θ_ch1、通道二初始频率控制字ftw2、通道二新频率控制字ftw3和通道二初始相位θ_ch2，并实时获取通道一实时相位θ₁和通道二实时相位θ₂。

突变相位计算模块143，用于根据所述公式(1-3)计算通道二突变相位，通过比较找到与所述通道二实时相位θ₂之间差值最小的通道二突变相位，即最优θ₃。

参数配置模块144，用于将最优θ₃和通道二新频率控制字ftw3配置给通道二，使得通道二输出波形与通道一输出波形始终保持同步。

其中，突变相位计算模块143还包括第一运算模块1431和第二运算模块1432。

第一运算模块1431，用于计算并遍历所述参数n取值范围，找到最优θ₃对于的n值。所述参数n取值范围为

0～n1内的正整数 (1-4)

其中，n1表示不可约分时的分母值。

第二运算模块1432，用于计算并遍历所述参数a取值范围，找到最优θ₃对于的a值，所述参数a取值范围为

(2^η*w)/ftw1～[2^η*(w+1)]/ftw1-1内的正整数 (1-5)

其中，η表示系统的固定位宽；w表示中间参数，是大于所述m的整数；ftw1表示频率不变的通道的频率控制字。

基于上述双通道信号发生器，并将波形同步装置作为参数处理单元141，如图3所示，本申请实施例提供了一种双通道信号发生器输出波形同步方法，包括以下步骤：

步骤10，参数接收步骤。接收用户设置的参数，包括通道一初始频率f₁、通道一初始相位θ_ch1、通道二初始频率f₂、通道二新频率f₃和通道二初始相位θ_ch2；

步骤20,频率转换步骤。根据根据公式(1-1)，将f₁、f₂、f₃分别转换为ftw1、ftw2、ftw3。根据根据公式(1-1)将所述通道一频率f₁转换为通道一初始频率控制字ftw1，将所述通道二初始频率f₂转换为通道二初始频率控制字ftw2，将所述通道二新频率f₃转换为通道二新频率控制字ftw3；

步骤30，参数存储步骤。存储θ_ch1、θ_ch2、ftw1、ftw2和ftw3。存储所述通道一初始频率控制字ftw1、通道一初始相位θ_ch1、通道二初始频率控制字ftw2、通道二新频率控制字ftw3和通道二初始相位θ_ch2；

步骤41，实时相位获取步骤，获取θ₁和θ₂。实时获取通道一实时相位θ₁和通道二实时相位θ₂，并读取参数存储单元131中的通道一初始频率控制字ftw1、通道一初始相位θ_ch1、通道二初始频率控制字ftw2、通道二新频率控制字ftw3和通道二初始相位θ_ch2，已为下一步的计算做准备准备；

步骤42，突变相位计算步骤，根据公式(1-3)计算出最优θ₃；

步骤43，根据上述步骤中得到的最优θ₃和a值，在a个时钟周期后将θ₂突变为最优θ₃；

步骤50，参数配置步骤。将最优θ₃和ftw3被配置给通道二，使得通道二输出的波形与通道一输出的波形始终保持同步。

其中，由于在a个时钟周期内，通道一实时相位θ₁每个时钟都在变化，且参数n、a都可变化，根据公式(1-3)将得到许多个θ₃值，需要找到最优的通道二突变相位，即最优θ₃，使得最优θ₃与通道二实时相位θ₂之间差值最小。本申请实施例提供了找到最优θ₃的三种方式。

方式一：

如图4所示为找到最优θ₃方式一，包括以下步骤，

步骤421，根据公式(1-4)计算出n的取值范围；

步骤422，遍历n的取值范围，根据公式(1-3)计算出每个n对应的θ₃；

步骤423，通过比较找到与θ₂之间差值最小的θ₃(即最优θ₃)，再根据最优θ₃对应的n值以及公式a＝n*m计算出a值，m为FPGA没计算一次θ₃需要的时间，由FPGA本身性能决定。

方式二：

如图5所示为找到最优θ₃方式二，包括以下步骤，

步骤424，根据公式(1-5)计算出a的取值范围；

步骤425，遍历a的取值范围，根据公式(1-3)计算出每个a对应的θ₃；

步骤426，通过比较找到与θ₂之间差值最小的θ₃及其a值。

方式三：

如图6所示为找到最优θ₃方式三，包括以下步骤，

步骤421，根据公式(1-4)计算出n的取值范围；

步骤424，根据公式(1-5)计算出a的取值范围；

步骤427，固定一个n值，遍历a的取值范围，根据公式(1-3)计算出每个a对应的θ₃；

步骤428，遍历n的取值范围，遍历a的取值范围，根据公式(1-3)计算出全部的θ₃；

步骤426，通过比较找到与θ₂之间差值最小的θ₃及其a值。

上述三种方式能够根据a和/或n的变化，找到最优θ₃，其中，所述方式三数据运算量最大，FPGA需要的资源足够，要求速度足够快。

综上所述，对于双通道信号发生器的其中一个通道(如通道二)频率发生改变引起的两个通道输出波形不同步问题，本申请在不对通道一的参数做任何改变的情况下，巧妙地仅使通道二实时相位发生突变，将突变所需的相位(即通道二突变相位)和通道二新频率控制字一起配置给通道二，使得两个通道波形保持同步，所述突变相位根据频率变化前后两个通道的频率和相位计算得到，且与突变前的通道二实时相位差值最小。本申请使得解决所述不同步问题不再需要如传统方法中那样同时复位两个通道，避免了两个通道正在输出的波形被中断，对两个通道的正常连续工作不造成影响，保证双通道信号发生器两个通道输出的波形始终同步、连续。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。

Claims (13)

1.一种双通道信号发生器输出波形同步方法，包括：

参数接收步骤，接收用户设置的参数，包括通道一初始频率、通道一初始相位、通道二初始频率、通道二新频率和通道二初始相位；

频率转换步骤，将所述通道一频率转换为通道一频率控制字，将所述通道二初始频率转换为通道二初始频率控制字，将所述通道二新频率转换为通道二新频率控制字；

参数存储步骤，存储所述通道一初始频率控制字、所述通道一初始相位、所述通道二初始频率控制字、所述通道二新频率控制字和所述通道二初始相位；

波形输出步骤，根据频率控制字和相位，通道一和通道二分别输出相应波形；

其特征在于，在参数存储步骤和波形输出步骤之间，还包括：

实时相位获取步骤，实时获取通道一实时相位和通道二实时相位；

突变相位计算步骤，根据所述通道一实时相位、所述通道一初始频率控制字、所述通道一初始相位、所述通道二新频率控制字和所述通道二初始相位得到通道二突变相位，所述通道二突变相位能够使得通道二实时相位发生突变，从而保证通道二输出的新波形与通道一初始波形同步；

参数配置步骤，将所述通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出的波形与通道一输出的波形始终保持同步；

波形输出步骤，根据所述通道一初始频率控制字和所述通道一初始相位，通道一输出通道一初始波形；根据所述通道二初始频率控制字和所述通道二初始相位，通道二输出通道二初始波形，所述通道二初始波形与和通道一初始波形同步；根据所述通道二新频率控制字和通道二突变相位，通道二输出通道二新波形，通道二新波形与通道一初始波形同步。

2.如权利要求1所述的方法，其特征在于，所述通道二突变相位为

其中，θ₃表示通道二突变相位，θ_ch2表示通道二初始相位，θ_ch1表示通道一的初始相位，θ₁表示通道一实时相位，ftw3表示通道二新频率控制字，ftw1表示通道一初始频率控制字，参数n是大于等于0的正整数，且(2π*n+θ_ch1-θ₁)≥0。

3.如权利要求2所述的方法，其特征在于，通道二突变相位由FPGA计算得到时，每计算一次通道二突变相位需要m个时钟周期，计算完全部的通道二突变相位并找到最优通道二突变相位共需要a个时钟周期才能完成，所述m、a均是大于1的正整数。

4.如权利要求3所述的方法，其特征在于，所述参数配置步骤包括：

所述通道一实时相位经过b个时钟周期后，将所述最优通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出波形与所述通道一输出波形始终保持同步，所述b是大于1的正整数。

5.如权利要求4所述的方法，其特征在于，b＝a。

6.如权利要求5所述的方法，其特征在于，所述通道二突变相位为

其中，θ₃表示通道二突变相位；θ_ch2表示通道二初始相位；θ_ch1表示通道一的初始相位；θ₁表示通道一的初始相位；ftw3表示通道二新频率控制字；ftw1表示通道一初始频率控制字；参数n是大于等于0的正整数，且[2π*n+θ_ch1-(θ₁+ftw1*a)％(2π)]≥0；参数a是大于1的正整数，不仅表示FPGA计算得到最优θ₃所需要的时钟周期数，而且表示将所述最优θ₃和ftw3给通道二的时间，即在θ₁经过a个时钟周期后，所述最优θ₃和ftw3被配置给通道二。

7.如权利要求6所述的方法，其特征在于，所述参数n取值范围为0至n1内整数，其中n1表示不可约分时的分母值；遍历所述参数n取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的n值。

8.如权利要求6所述的方法，其特征在于，所述参数a取值范围为(2^η*w)/ftw1至[2^η*(w+1)]/ftw1-1内整数，其中，η表示系统的固定位宽；w表示中间参数，是大于所述m的整数；ftw1表示通道一初始频率控制字；遍历所述参数a取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的a值。

9.一种波形同步装置，其特征在于，包括：

实时相位获取模块，用于读取通道一初始频率控制字、通道一初始相位、通道二初始频率控制字、通道二新频率控制字和通道二初始相位，实时获取通道一实时相位和通道二实时相位；

突变相位计算模块，用于根据所述通道一实时相位、所述通道一初始频率控制字、所述通道一初始相位、所述通道二新频率控制字和所述通道二初始相位计算通道二突变相位，并通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位，所述通道二突变相位能够使得通道二实时相位发生突变，从而保证通道二新波形与通道一初始波形同步；

参数配置模块，用于将所述通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出波形与通道一输出波形始终保持同步。

10.如权利要求9中所述的波形同步装置，其特征在于，所述突变相位计算模块对所述通道二突变相位的计算采取如下方式计算：

其中，θ₃表示通道二突变相位；θ_ch2表示通道二初始相位；θ_ch1表示通道一的初始相位；θ₁表示通道一的初始相位；ftw3表示通道二新频率控制字；ftw1表示通道一初始频率控制字；参数n是大于等于0的正整数，且[2π*n+θ_ch1-(θ₁+ftw1*a)％(2π)]≥0；参数a是大于1的正整数，不仅表示FPGA计算得到最优θ₃所需要的时钟周期数，而且表示将所述最优θ₃和ftw3给通道二的时间，即在θ₁经过a个时钟周期后，所述最优θ₃和ftw3被配置给通道二。

11.如权利要求10所述的波形同步装置，其特征在于，所述波形同步装置还包括第一运算模块，用于计算并遍历所述参数n取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的n值；所述参数n取值范围为0至n1内整数，其中，n1表示不可约分时的分母值。

12.如权利要求10或11所述的波形同步装置，其特征在于，所述波形同步装置还包括第二运算模块，用于计算并遍历所述参数a取值范围，通过比较找到与通道二实时相位θ₂之间差值最小的通道二突变相位对应的a值；所述参数a取值范围为(2^η*w)/ftw1至[2^η*(w+1)]/ftw1-1内整数,其中，η表示系统的固定位宽；w表示中间参数，是大于所述m的整数；ftw1表示频率不变的通道的频率控制字。

13.一种双通道信号发生器，包括：

CPU，用于接收用户设置的参数，包括通道一初始频率、通道一初始相位、通道二初始频率、通道二新频率和通道二初始相位；将所述通道一频率转换为通道一频率控制字，将所述通道二初始频率转换为通道二初始频率控制字，将所述通道二新频率转换为通道二新频率控制字；

参数存储单元，与CPU相连接，用于存储所述通道一初始频率控制字、通道一初始相位、通道二初始频率控制字、通道二新频率控制字和通道二初始相位；

第一波形产生单元，与第二波形产生单元并联，根据所述通道一初始频率控制字和所述通道一初始相位，通道一输出通道一初始波形；

第二波形产生单元，根据通道频率控制字和通道二相位，通道二输出波形；

其特征在于，还包括：

参数数据处理单元，连接与参数存储单元和第一波形产生单元、第二波形产生单元之间，用于读取通道一初始频率控制字、通道一初始相位、通道二初始频率控制字、通道二新频率控制字和通道二初始相位，并实时获取通道一实时相位和通道二实时相位；再根据所述通道一实时相位、所述通道一初始频率控制字、所述通道一初始相位、所述通道二新频率控制字和所述通道二初始相位得到通道二突变相位，所述通道二突变相位能够使得通道二实时相位发生突变，然后将所述通道二突变相位和所述通道二新频率控制字配置给通道二，使得通道二输出的波形与通道一输出的波形始终保持同步；

第一波形产生单元，根据所述通道一初始频率控制字、通道一初始相位，通道一输出通道一初始波形；

第二波形产生单元，根据通道二初始频率控制字和所述通道二初始相位，通道二输出通道二初始波形，所述通道二初始波形与所述通道一初始波形同步；根据所述通道二新频率控制字和所述通道二突变相位，通道二输出通道二新波形，通道二新波形与所述通道一初始波形同步。