CN110658884B - 一种基于fpga多通道信号发生器波形同步方法及系统 - Google Patents
一种基于fpga多通道信号发生器波形同步方法及系统 Download PDFInfo
- Publication number
- CN110658884B CN110658884B CN201910905570.8A CN201910905570A CN110658884B CN 110658884 B CN110658884 B CN 110658884B CN 201910905570 A CN201910905570 A CN 201910905570A CN 110658884 B CN110658884 B CN 110658884B
- Authority
- CN
- China
- Prior art keywords
- digital
- analog conversion
- submodule
- data
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000011161 development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及信号发生器输出波形同步领域，具体提供了一种基于FPGA多通道信号发生器波形同步方法及系统。与现有技术相比，本发明在在FPGA内部设置以下三部分，a、例化一个带DMA的PCIE IP核，b、在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的，c、搭建一个DA输出波形控制的DA控制输出模块；将带PCIE接口的多通道信号发生器插入上位机中，由上位机发送粗调控制命令和微调控制命令，利用粗调和微调命令来使多通道信号发生器输出波形同步，在信号发生器输出波形同步领域具有良好的推广价值。
Description
技术领域
本发明涉及信号发生器输出波形同步技术领域，具体提供一种基于FPGA的信号发生器输出同步方法及系统。
背景技术
信号发生器是一种能提供各种频率、波形和输出电平电信号的设备。在测量各种电信系统或电信设备的振幅特性、频率特性、传输特性及其它电参数时，以及测量元器件的特性与参数时，用作测试的信号源或激励源。
信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线均可以用三角函数方程式来表示。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
信号发生器技术发展至今技术方面已经相对成熟，引导技术潮流的是国外的几大仪器公司，如Agilent、Tektronix等。相对于国外，国内信号发生器起步晚，但是发展至今也算是能逐渐跟的上国际的脚步，能够利用高新技术开发出达到国际水平的高性能多功能信号发生器。
随着信号发生器技术的不断发展，对多通道信号发生器的同步要求越来越高，如何能够使多通道信号发生器输出波形精准同步，是现有技术中亟需解决的问题。
发明内容
本发明是针对上述现有技术的不足，提供一种设计合理，安全适用的基于FPGA多通道信号发生器波形同步系统。
本发明进一步的技术任务是提供一种实用性强的一种基于FPGA多通道信号发生器波形同步方法。
本发明解决其技术问题所采用的技术方案是：
一种基于FPGA多通道信号发生器波形同步方法是在FPGA内部设置以下三部分，a、例化一个带DMA的PCIE IP核，b、在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的，c、搭建一个DA输出波形控制的DA控制输出模块；
将带PCIE接口的多通道信号发生器插入上位机中，通过上位机发送粗调控制命令给相位校准模块，相位校准模块能够通过查看输出波形数据来自动调节，调节的精度在1ns内；
查看输出的波形需要微调时，通过DA控制输出模块DA通道的ps级别的走线延迟，反复发送调制参数，查看多通道的波形数据达到同步要求为止。
进一步的，需要进行微调时，是通过调整利用DA控制输出模块中High SpeedSelectIO的IP核的对应数据信号的总线长短进行总线延时调整，所需用High SpeedSelectIO的IP核的延时调整范围是0-1250ps，达到ps级别配置。
进一步的，带DMA的PCIE IP核负责与上位机进行数据和命令的交互，并通过AXI总线与相位校准模块和DA控制输出模块通信。
作为优选，AXI总线包括进行数据传输的AXI Stream接口和进行命令传输的AXILite接口。
进一步的，相位校准模块是利用其内部的Iserdes将经过比较器的信号转换成并行数据，每个通道转换的并行数据进行比较，如果存在不一样就根据比较结果对DA颗粒进行输出信号延迟，进行相位调整。
进一步的，DA控制输出模块利用AXI Stream接口从上位机介绍多通道DA要发送的波形数据，AXI Lite接口从上位机接收控制命令，包括DA控制输出模块后连接DA芯片的寄存器和利用High Speed SelectIO进行微调ps级别延迟的控制命令。
一种基于FPGA多通道信号发生器波形同步系统由上位机以及设置在PFGA上带DMA的PCIE IP核、DA控制输出模块、相位校准模块、DA芯片和比较器组成；所述上位机与PFGA上带DMA的PCIE IP核连接，带DMA的PCIE IP核通过AXI总线分别与DA控制输出模块和相位校准模块连接，所述DA控制输出模块与DA芯片连接，DA芯片与比较器连接，比较器与相位校准模块连接。
进一步的，所述带DMA的PCIE IP核通过AXI总线与DA控制输出模块和相位校准模块相连，AXI总线包括用于进行数据传输的AXI Stream接口和用于进行命令传输的AXILite接口。
进一步的，所述相位校准模块由粗调相位和Iserdes子模块组成，粗调相位与Iserdes子模块连接。
进一步的，所述DA控制输出模块由DAC_CTRL子模块、DAC_Intf子模块、Oserdes子模块组成，所述DAC_CTRL子模块分别与相位校准模块中的粗调相位和DA芯片连接，DAC_Intf子模块分别与AXI总线的AXI Stream接口和Oserdes子模块连接，Oserdes子模块与DA芯片连接；
所述DAC_CTRL子模块用于根据上位机配置命令对后端的DA芯片进行配置；DAC_Intf子模块用于对上位机发送的波形数据进行处理，进行数据位宽变化和添加数据处理；Oserdes子模块用于对数据并串转换，使得送到DA芯片的单通道数据可达到1Gbps。
本发明的基于FPGA多通道信号发生器波形同步方法及系统和现有技术相比，具有以下突出的有益效果：
本专利适用于多通道信号发生器输出波形需要同步的环境中。对同步要求高的环境中，粗调模块可以使得不同通道的信号达到1ns以内相位，理想情况下微调模块可以是相位达到1ps内，微调模块可满足PCB设计要求高的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1是一种基于FPGA多通道信号发生器波形同步系统的结构示意图。
具体实施方式
为了使本技术领域的人员更好的理解本发明的方案，下面结合具体的实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例都属于本发明保护的范围。
下面给出一个最佳实施例：
请参照附图1，本实施例中的基于FPGA多通道信号发生器波形同步方法为：
首先，在FPGA内部设置以下三部分，a、例化一个带DMA的PCIE IP核，b、在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的，c、搭建一个DA输出波形控制的DA控制输出模块。
将带PCIE接口的多通道信号发生器插入PC机中。上电，进入系统查看PCIE设备枚举成功，通过PCIE给多通道信号发生器发送一样的波形数据。用示波器测量输出的波形，查看相位关系不固定；然后通过PC机发送给相位校准模块，相位校准模块能够通过查看输出波形数据来自动调节，调节的精度在1ns内。
查看输出的波形需要微调时，通过DA控制输出模块DA通道的ps级别的走线延迟，反复发送调制参数，查看多通道的波形数据达到同步要求为止。
需要进行微调时，是通过调整利用DA控制输出模块中High Speed SelectIO的IP核的对应数据信号的总线长短进行总线延时调整，所需用High Speed SelectIO的IP核的延时调整范围是0-1250ps，可以达到ps级别配置。
带DMA的PCIE IP核负责与PC机进行数据和命令的交互，并通过AXI总线的AXIStream接口进行数据传输，AXI总线的AXI Lite接口进行命令传输，数据和命令传输到达DA控制输出模块中的DAC_Intf子模块，DAC_CTRL子模块根据上位机配置命令对后端DA芯片进行配置，DA芯片通过比较器与相位校准模块进行消息的通信。DA控制输出模块利用AXIStream接口从PC机介绍多通道DA要发送的波形数据，AXI Lite接口从PC机接收控制命令，包括DA控制输出模块后连接DA芯片的寄存器和利用High Speed SelectIO进行微调ps级别延迟的控制命令。
其中，相位校准模块是利用其内部的Iserdes将经过比较器的信号转换成并行数据，每个通道转换的并行数据进行比较，如果存在不一样就根据比较结果对DA颗粒进行输出信号延迟，进行相位调整。
实现上述方法的基于FPGA多通道信号发生器波形同步系统由上位机以及设置在PFGA上带DMA的PCIE IP核、DA控制输出模块、相位校准模块、DA芯片和比较器组成；上位机与PFGA上带DMA的PCIE IP核连接，带DMA的PCIE IP核通过AXI总线分别与DA控制输出模块和相位校准模块连接，DA控制输出模块与DA芯片连接，DA芯片与比较器连接，比较器与相位校准模块连接。
带DMA的PCIE IP核通过AXI总线与DA控制输出模块和相位校准模块相连，其中，AXI总线包括用于进行数据传输的AXI Stream接口和用于进行命令传输的AXI Lite接口。
相位校准模块由粗调相位和Iserdes子模块组成，粗调相位与Iserdes子模块连接。
DA控制输出模块由DAC_CTRL子模块、DAC_Intf子模块、Oserdes子模块组成，DAC_CTRL子模块分别与相位校准模块中的粗调相位和DA芯片连接，DAC_Intf子模块分别与AXI总线的AXI Stream接口和Oserdes子模块连接，Oserdes子模块与DA芯片连接。
其中，DAC_CTRL子模块用于根据PC机配置命令对后端的DA芯片进行配置，主要配置DA芯片的单通道还是双通道、DA芯片采样率、DA数据采用的是否为补码形式、控制DA芯片的幅度和偏置以及控制输出信号的粗调模块延时(1～3ns)。DAC_Intf子模块用于对PC机发送的波形数据进行处理，进行数据位宽变化和添加数据处理。Oserdes子模块用于对数据并串转换，使得送到DA芯片的单通道数据可达到1Gbps。
上述具体的实施方式仅是本发明具体的个案，本发明的专利保护范围包括但不限于上述具体的实施方式，任何符合本发明的基于FPGA多通道信号发生器波形同步方法及系统权利要求书的且任何所述技术领域普通技术人员对其做出的适当变化或者替换，皆应落入本发明的专利保护范围。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (2)
1.一种基于FPGA多通道信号发生器波形同步方法，其特征在于：在FPGA内部设置以下三部分，a、例化一个带DMA的PCIE IP核，b、在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的，c、搭建一个数模转换器输出波形控制的数模转换控制输出模块；
将带PCIE接口的多通道信号发生器插入上位机中，通过上位机发送粗调控制命令给相位校准模块，相位校准模块通过查看输出波形数据来自动调节，调节的精度在1ns内；
查看输出的波形微调时，通过数模转换控制输出模块中数模转换通道的ps 级别的走线延迟，反复发送调制参数，查看多通道的波形数据达到同步要求为止；
进行微调时，是通过调整利用数模转换控制输出模块中High Speed SelectIO的IP核的对应数据信号的总线长短进行总线延时调整，所需用High Speed SelectIO的IP核的延时调整范围是0-1250ps，达到ps级别配置；
带DMA的PCIE IP核负责与PC机进行数据和命令的交互，并通过AXI总线的AXI Stream接口进行数据传输，AXI总线的AXI Lite 接口进行命令传输，数据和命令传输到达数模转换控制输出模块中的DAC_Intf子模块，DAC_CTRL子模块根据上位机配置命令对后端数模转换芯片进行配置，数模转换芯片通过比较器与相位校准模块进行消息的通信；
数模转换控制输出模块利用AXI Stream 接口从PC机接收多个数模转换通道要发送的波形数据，AXI Lite接口从PC机接收控制命令，包括数模转换控制输出模块后连接数模转换芯片的寄存器和利用High Speed SelectIO进行微调ps级别延迟的控制命令；
其中，相位校准模块是利用其内部的Iserdes将经过比较器的信号转换成并行数据，每个通道转换的并行数据进行比较，如果存在不一样就根据比较结果对数模转换颗粒进行输出信号延迟，进行相位调整。
2.一种基于FPGA多通道信号发生器波形同步系统，其特征在于：由上位机以及设置在PFGA上带DMA的PCIE IP核、数模转换控制输出模块、相位校准模块、数模转换芯片和比较器组成；所述上位机与PFGA上带DMA的PCIE IP核连接，带DMA的PCIE IP核通过AXI总线分别与数模转换控制输出模块和相位校准模块连接，所述数模转换控制输出模块与数模转换芯片连接，数模转换芯片与比较器连接，比较器与相位校准模块连接；
带DMA的PCIE IP核通过AXI总线与数模转换控制输出模块和相位校准模块相连，其中，AXI总线包括用于进行数据传输的AXI Stream 接口和用于进行命令传输的AXI Lite 接口；
相位校准模块由粗调相位和Iserdes子模块组成，粗调相位与Iserdes子模块连接；
数模转换控制输出模块由DAC_CTRL子模块、DAC_Intf子模块、Oserdes子模块组成，DAC_CTRL子模块分别与相位校准模块中的粗调相位和数模转换芯片连接，DAC_Intf子模块分别与AXI总线的AXI Stream 接口和Oserdes子模块连接，Oserdes子模块与数模转换芯片连接；
其中，DAC_CTRL子模块用于根据PC机配置命令对后端的数模转换芯片进行配置，配置数模转换芯片的单通道还是双通道、数模转换芯片采样率、数模转换数据采用的是否为补码形式、控制数模转换芯片的幅度和偏置以及控制输出信号的粗调模块延时1~3ns；
DAC_Intf子模块用于对PC机发送的波形数据进行处理，进行数据位宽变化和添加数据处理；
Oserdes子模块用于对数据并串转换，使得送到数模转换芯片的单通道数据达到1Gbps。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910905570.8A CN110658884B (zh) | 2019-09-24 | 2019-09-24 | 一种基于fpga多通道信号发生器波形同步方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910905570.8A CN110658884B (zh) | 2019-09-24 | 2019-09-24 | 一种基于fpga多通道信号发生器波形同步方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110658884A CN110658884A (zh) | 2020-01-07 |
| CN110658884B true CN110658884B (zh) | 2021-01-15 |
Family
ID=69038831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910905570.8A Active CN110658884B (zh) | 2019-09-24 | 2019-09-24 | 一种基于fpga多通道信号发生器波形同步方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110658884B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262584B (zh) * | 2020-01-15 | 2024-03-22 | 山东浪潮科学研究院有限公司 | 一种自动纠正dac通道通信不稳定的方法及系统 |
| CN113741620A (zh) * | 2021-09-14 | 2021-12-03 | 北京坤驰科技有限公司 | 一种多通道信号发生器波形同步方法及系统 |
| CN114371761B (zh) * | 2021-12-13 | 2024-06-04 | 中电科思仪科技股份有限公司 | 任意波形发生器输出信号电压摆幅的自校准电路及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106958A (ja) * | 1992-06-15 | 1995-04-21 | Texas Instr Inc <Ti> | フェーズ・ロックド・ループ回路及びディジタル波形の同期方法 |
| CN107863967A (zh) * | 2017-11-15 | 2018-03-30 | 中国电子科技集团公司第四十研究所 | 一种多通道同步输出校准装置及方法 |
| CN107872228A (zh) * | 2016-09-27 | 2018-04-03 | 罗德施瓦兹两合股份有限公司 | 用于控制数模转换器的方法和rf发送电路装置 |
| CN109284247A (zh) * | 2018-06-29 | 2019-01-29 | 电子科技大学 | 一种多fpga的多通道采集系统存储同步方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7398411B2 (en) * | 2005-05-12 | 2008-07-08 | Schweitzer Engineering Laboratories, Inc. | Self-calibrating time code generator |
| CN102129269B (zh) * | 2011-03-18 | 2012-12-26 | 北京普源精电科技有限公司 | 一种多通道同步信号发生器 |
| WO2014185523A1 (ja) * | 2013-05-17 | 2014-11-20 | シャープ株式会社 | タッチパネルシステム及び電子機器 |
| JP6858760B2 (ja) * | 2015-09-30 | 2021-04-14 | エシコン エルエルシーＥｔｈｉｃｏｎ ＬＬＣ | 電気外科用器具及び超音波外科用器具のための、電気信号波形をデジタル的に発生させる発生器 |
| CN106569543B (zh) * | 2016-09-12 | 2019-05-03 | 深圳市鼎阳科技有限公司 | 一种双通道信号发生器及其输出波形同步方法 |
| KR101955509B1 (ko) * | 2017-04-25 | 2019-03-08 | 주식회사 뉴파워 프라즈마 | Dds 위상 동기 검출을 이용한 고주파 전력 증폭기의 제어장치 |
| US10340931B1 (en) * | 2017-12-30 | 2019-07-02 | Tektronix, Inc. | Dynamic delay adjustment for multi-channel digital-to-analog converter synchronization |
-
2019
- 2019-09-24 CN CN201910905570.8A patent/CN110658884B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106958A (ja) * | 1992-06-15 | 1995-04-21 | Texas Instr Inc <Ti> | フェーズ・ロックド・ループ回路及びディジタル波形の同期方法 |
| CN107872228A (zh) * | 2016-09-27 | 2018-04-03 | 罗德施瓦兹两合股份有限公司 | 用于控制数模转换器的方法和rf发送电路装置 |
| CN107863967A (zh) * | 2017-11-15 | 2018-03-30 | 中国电子科技集团公司第四十研究所 | 一种多通道同步输出校准装置及方法 |
| CN109284247A (zh) * | 2018-06-29 | 2019-01-29 | 电子科技大学 | 一种多fpga的多通道采集系统存储同步方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110658884A (zh) | 2020-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110658884B (zh) | 一种基于fpga多通道信号发生器波形同步方法及系统 | |
| CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
| CN110798212B (zh) | 一种时域交织波形合成时序失配校准装置及方法 | |
| CN111123230B (zh) | 相控阵中频雷达模拟器、雷达信号处理机测试方法及装置 | |
| CN103675776B (zh) | 数字阵列模块发射通道脉内频谱参数测试装置及方法 | |
| CN107171657B (zh) | 一种序列脉冲部分上升沿加抖的装置 | |
| CN102904550A (zh) | 基于ad9959的多通道同步波形发生器 | |
| CN109597350A (zh) | 一种基于fpga的微波开关脉冲调制控制装置及方法 | |
| CN106612151A (zh) | 一种多通道dds间同步输出设备及同步方法 | |
| CN106970679B (zh) | 一种基于时间-数字转换器电路的多芯片同步结构 | |
| CN103529432A (zh) | 脉冲压缩体制雷达目标距离超高精度模拟方法 | |
| CN115936130A (zh) | 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 | |
| CN114660523B (zh) | 一种数字通道输出同步精度测量和校准方法 | |
| CN110658715B (zh) | 一种基于抽头动态可调进位链细时间内插延时线的tdc电路 | |
| CN115166382B (zh) | 一种多辐射源相参信号模拟装置及方法 | |
| CN113009201B (zh) | 一种电信号采样装置 | |
| CN104866008B (zh) | 一种时钟系统 | |
| CN116953314A (zh) | 一种量子测控awg阵列波形产生同步系统 | |
| CN215934833U (zh) | 一种低成本超宽带多接收通道同步校准装置 | |
| CN219392484U (zh) | 一种多路时间脉冲输出电路及时频设备 | |
| US20240230719A9 (en) | Electrical signal sampling device | |
| JP2008147922A (ja) | Ａ／ｄ変換装置 | |
| CN109507650A (zh) | 一种微波着陆全数字多径干扰信号模拟方法及系统 | |
| Duosheng et al. | Design of multi-channel digital pulse signal generator | |
| CN219533387U (zh) | 一种多通道仿雷达高频前端设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201224 Address after: No. 1036, Shandong high tech Zone wave road, Ji'nan, Shandong Applicant after: INSPUR GROUP Co.,Ltd. Address before: North 6th floor, S05 building, Langchao Science Park, 1036 Langchao Road, hi tech Zone, Jinan City, Shandong Province, 250100 Applicant before: SHANDONG INSPUR ARTIFICIAL INTELLIGENCE RESEARCH INSTITUTE Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |