CN115936130A - 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 - Google Patents
基于fpga的多片dac脉冲输出同步与相位调节方法及系统 Download PDFInfo
- Publication number
- CN115936130A CN115936130A CN202211621302.1A CN202211621302A CN115936130A CN 115936130 A CN115936130 A CN 115936130A CN 202211621302 A CN202211621302 A CN 202211621302A CN 115936130 A CN115936130 A CN 115936130A
- Authority
- CN
- China
- Prior art keywords
- dac
- module
- trigger signal
- fpga
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种基于FPGA的多片DAC脉冲输出同步与相位调节方法及系统，该方法通过配置FPGA构建触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，触发信号处理模块使触发信号分别到达时钟配置模块和每个波形存储模块的路径延时一致；时钟配置模块和DAC配置模块使多个DAC的输出保持同步；相位调节模块根据上位机下发的每个DAC对应的延时值，而分别对每个DAC对应的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。因此，本发明不仅可基于FPGA内部资源实现相位调节，且无需查看上电后初始相位，可根据使用场景，调节多片DAC射频输出之间的相位差，以保持多路射频脉冲信号的同步性。
Description
技术领域
本发明涉及量子测控技术领域，特别涉及一种基于FPGA的多片DAC脉冲输出同步与相位调节方法及系统。
背景技术
量子计算机的工作原理为：通过量子测控系统对量子芯片上制备的量子比特Qubit进行操控，实现某种量子算法，并通过量子测控系统读取量子比特的测量输出而获得计算的结果。其中，量子测控系统主要由低噪声精密电压单元、脉冲发生单元、射频脉冲单元、反射测量单元、高精密微波源等多个功能单元来构成测控通道，每个测控通道用于对应一个量子比特的操控与测量。而为了实现更多量子比特的量子计算，就必须要求量子测控系统具有足够多的测控通道，来支持更多量子比特的操控与测量。
其中，射频脉冲单元产生一路射频脉冲信号的原理如图1所示，将波形数据缓存至RAM，然后会根据触发信号，将RAM中缓存的波形数据输出至数模转换器(DAC)，DAC根据波形数据实时产生波形信号，最后由射频前端单元(RF)根据DAC输出的波形信号生成相应地射频脉冲信号；由于射频脉冲单元产生的射频脉冲信号用于实现量子比特Qubit的操控，直接影响其操控的保真度fidelity，而对于多个量子比特Qubit的操控，射频脉冲单元输出的多路射频脉冲信号必须保持同步性，即要求到达设备的时间是一致的。
目前采用的方案为：在每次设备上电之后，先查看各个通道DAC输出的初始相位，进而根据该初始相位确定相位调节值，而该相位调节值一部分通过DAC本身功能实现调节，另一部分通过额外的延时芯片进行调节。但是，由于每次设备上电均需要查看各个通道DAC输出的初始相位，将增加设备调试的时间，而且相位调节范围受限于DAC芯片和延时芯片，极大地限制了使用场景。
发明内容
鉴于以上所述现有技术的不足，本发明的目的在于：提供一种基于FPGA的多片DAC脉冲输出同步与相位调节方法，通过FPGA内部资源实现相位调节，且无需查看上电后初始相位，即可根据使用场景变化及需求，灵活更改多片DAC射频输出之间的相位差，实现多路射频脉冲信号的同步性。
为实现上述发明目的，本发明提供以下技术方案：
一种基于FPGA的多片DAC脉冲输出同步与相位调节方法，其包括：
配置FPGA构建触发信号处理模块、时钟配置模块、DAC配置模块、相位调节模块以及多个波形存储模块；其中，
所述触发信号处理模块被配置为对输入的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；
所述时钟配置模块被配置为将外部输入的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；
所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述外部输入的时钟信号提供；
每个所述波形存储模块被配置为接收到上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；
所述相位调节模块被配置为根据上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。
根据一种具体的实施方式，本发明基于FPGA的多片DAC脉冲输出同步与相位调节方法中，每个DAC对应的延时值的计算方式为：
确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)；
确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；
计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。
基于同一发明构思，本发明还提供一种基于FPGA的多片DAC脉冲输出同步与相位调节系统，其包括：上位机、时钟源、触发源以及FPGA；其中，
所述上位机，用于下发波形数据、波形播放命令以及每个DAC对应的延时值；
所述时钟源，用于为所述FPGA和多个DAC提供时钟信号；
所述触发源，用于为所述FPGA提供触发信号；
所述FPGA包括：触发信号处理模块、时钟配置模块、DAC配置模块、相位调节模块以及多个波形存储模块；其中，
所述触发信号处理模块被配置为对所述触发源提供的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；
所述时钟配置模块被配置为将所述时钟源提供的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；
所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述时钟源供；
每个所述波形存储模块被配置为接收到所述上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；
所述相位调节模块被配置为根据所述上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。
根据一种具体的实施方式，本发明基于FPGA的多片DAC脉冲输出同步与相位调节系统中，所述上位机计算每个DAC对应的延时值的方式为：确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)；
确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；
计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。
与现有技术相比，本发明的有益效果：
本发明基于FPGA的多片DAC脉冲输出同步与相位调节中，通过配置FPGA构建触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，触发信号处理模块使触发信号分别到达时钟配置模块和每个波形存储模块的路径延时一致；时钟配置模块和DAC配置模块使多个DAC的输出保持同步；相位调节模块根据上位机下发的每个DAC对应的延时值，而分别对由各个波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。因此，本发明能够基于FPGA内部资源实现相位调节，且无需查看上电后初始相位，即可根据使用场景，更改多片DAC射频输出之间的相位差，保持多路射频脉冲信号的同步性。
附图说明：
图1为射频脉冲单元产生一路射频脉冲信号的原理示意图；
图2为本发明系统的结构示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
如图2所示，本发明基于FPGA的多片DAC脉冲输出同步与相位调节系统，其包括：上位机100、时钟源、触发源以及FPGA；其中，而且，时钟源、触发源、FPGA以及n个射频脉冲单元(由DAC和RF构成)均设置在电路板200上。
所述上位机100，用于下发波形数据、波形播放命令以及每个DAC对应的延时值；
所述时钟源，用于为所述FPGA和多个DAC提供时钟信号；
所述触发源，用于为所述FPGA提供触发信号；
所述FPGA包括：触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，
所述触发信号处理模块被配置为对所述触发源提供的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；
所述时钟配置模块被配置为将所述时钟源提供的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；
所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述时钟源供；
每个所述波形存储模块被配置为接收到所述上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；
所述相位调节模块被配置为根据所述上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。
本发明中，通过配置FPGA调用其内部的硬件资源实现上述各个模块的功能，进而实现波形数据同步播放以及DAC输出同步，以及无需查看上电后初始相位，即可根据使用场景，更改多片DAC射频输出之间的相位差，保持多路射频脉冲信号的同步性。
本发明基于FPGA的多片DAC脉冲输出同步与相位调节系统中，所述上位机计算每个DAC对应的延时值的方式为：确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)，优选地，射频脉冲单元输出射频脉冲信号分别到达量子芯片300上n个端口所需要的相位。
确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；
计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。
基于同一发明构思，本发明还提供一种基于FPGA的多片DAC脉冲输出同步与相位调节方法，该方法通过配置FPGA构建触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，触发信号处理模块使触发信号分别到达时钟配置模块和每个波形存储模块的路径延时一致；时钟配置模块和DAC配置模块使多个DAC的输出保持同步；相位调节模块根据上位机下发的每个DAC对应的延时值，而分别对由各个波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。因此，本发明能够基于FPGA内部资源实现相位调节，且无需查看上电后初始相位，即可根据使用场景，更改多片DAC射频输出之间的相位差，保持多路射频脉冲信号的同步性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种基于FPGA的多片DAC脉冲输出同步与相位调节方法，其特点在于，包括：
配置FPGA构建触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，
所述触发信号处理模块被配置为对输入的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；
所述时钟配置模块被配置为将外部输入的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；
所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述外部输入的时钟信号提供；
每个所述波形存储模块被配置为接收到上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；
所述相位调节模块被配置为根据上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。
2.如权利要求1所述的基于FPGA的多片DAC脉冲输出同步与相位调节方法，其特点在于，每个DAC对应的延时值的计算方式为：
确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)；
确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；
计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。
3.一种基于FPGA的多片DAC脉冲输出同步与相位调节系统，其特征在于，包括：上位机、时钟源、触发源以及FPGA；其中，
所述上位机，用于下发波形数据、波形播放命令以及每个DAC对应的延时值；
所述时钟源，用于为所述FPGA和多个DAC提供时钟信号；
所述触发源，用于为所述FPGA提供触发信号；
所述FPGA包括：触发信号处理模块、时钟配置模块、DAC同步配置模块、相位调节模块以及多个波形存储模块；其中，
所述触发信号处理模块被配置为对所述触发源提供的触发信号进行处理，使所述触发信号分别到达所述时钟配置模块和每个所述波形存储模块的路径延时一致；
所述时钟配置模块被配置为将所述时钟源提供的时钟信号与所述触发信号同步，并在同步完成后反馈使能信号至所述DAC配置模块；
所述DAC配置模块被配置为接收到所述使能信号后，配置多个DAC的输出保持同步；而且，每个DAC的时钟由所述时钟源供；
每个所述波形存储模块被配置为接收到所述上位机下发的波形播放命令后，若采集到的触发信号为1时，将波形数据输出至所述相位调节模块，若采集到的触发信号为0时，则停止输出；
所述相位调节模块被配置为根据所述上位机下发的每个DAC对应的延时值，而分别对由各个所述波形存储模块输出给对应DAC的波形数据进行延时处理，并将延时处理后的波形数据分别输出给各个DAC。
4.如权利要求3所述的一种基于FPGA的多片DAC脉冲输出同步与相位调节系统，其特征在于，所述上位机计算每个DAC对应的延时值的方式为：确定射频脉冲单元输出的射频脉冲信号分别到达n个设备所需要的相位(M1，M2，……Mn)；
确定所述相位调节模块的相位调节步进K，其中，K＝1/DAC采样率；
计算每个DAC对应的延时值(D1，D2，……Dn)；其中，Dn＝(Mn-N)/K，N＝min(M1，M2，……Mn)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211621302.1A CN115936130A (zh) | 2022-12-16 | 2022-12-16 | 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211621302.1A CN115936130A (zh) | 2022-12-16 | 2022-12-16 | 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115936130A true CN115936130A (zh) | 2023-04-07 |
Family
ID=86652383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211621302.1A Pending CN115936130A (zh) | 2022-12-16 | 2022-12-16 | 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115936130A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117424599A (zh) * | 2023-12-18 | 2024-01-19 | 苏州元脑智能科技有限公司 | 基于zynq的多通道dac脉冲输出控制系统及方法 |
-
2022
- 2022-12-16 CN CN202211621302.1A patent/CN115936130A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117424599A (zh) * | 2023-12-18 | 2024-01-19 | 苏州元脑智能科技有限公司 | 基于zynq的多通道dac脉冲输出控制系统及方法 |
| CN117424599B (zh) * | 2023-12-18 | 2024-03-12 | 苏州元脑智能科技有限公司 | 基于zynq的多通道dac脉冲输出控制系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108254608B (zh) | 数字示波器及数字示波器的自校准方法 | |
| CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
| CN204883707U (zh) | 一种基于fpga控制的新型多路高速dac同步电路 | |
| CN115936130A (zh) | 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 | |
| CN112187276A (zh) | 多通道dac采样同步系统 | |
| CN110658884B (zh) | 一种基于fpga多通道信号发生器波形同步方法及系统 | |
| CN114124278B (zh) | 一种用于数字同时多波束发射的数字同步电路及方法 | |
| CN110955179B (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
| CN116931658A (zh) | 一种基于数模转换器的多板同步时钟架构及方法 | |
| CN103630881B (zh) | 一种分布式波形产生在线同步调整电路及方法 | |
| CN110658715B (zh) | 一种基于抽头动态可调进位链细时间内插延时线的tdc电路 | |
| Ji et al. | The synchronization design of multi-channel digital TR module for phased array radar | |
| US7471753B2 (en) | Serializer clock synthesizer | |
| CN114527928A (zh) | 数据采集卡、数据采集系统 | |
| CN116953314A (zh) | 一种量子测控awg阵列波形产生同步系统 | |
| CN111273252A (zh) | 一种基于多块dds同步的去斜处理方法 | |
| CN116578164B (zh) | 多通道相参信号生成装置和多通道相参信号源 | |
| Cao et al. | High-speed and portable data acquisition system based on FPGA | |
| CN116527024B (zh) | 一种基于宽带RFSoC芯片的时钟电路 | |
| CN118068063B (zh) | 示波器 | |
| CN117762189A (zh) | 一种基于独立dds的分布式全相参同步中频产生系统 | |
| CN116090566B (zh) | 量子控制装置、量子控制系统和量子计算机 | |
| CN111682917B (zh) | 一种双时部智能数据获取系统及电路构建方法 | |
| CN117879543A (zh) | 一种多通道同步信号发生器 | |
| CN112327693A (zh) | 一种基于fpga多通道数据同步电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |