CN102208911B - 基于fpga片内锁相环的窗口时钟生成和动态配置方法 - Google Patents
基于fpga片内锁相环的窗口时钟生成和动态配置方法 Download PDFInfo
- Publication number
- CN102208911B CN102208911B CN2011100503280A CN201110050328A CN102208911B CN 102208911 B CN102208911 B CN 102208911B CN 2011100503280 A CN2011100503280 A CN 2011100503280A CN 201110050328 A CN201110050328 A CN 201110050328A CN 102208911 B CN102208911 B CN 102208911B
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- locked loop
- sheet
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种基于FPGA片内锁相环的窗口时钟生成和动态配置方法，根据所需窗口时钟以及输入时钟频率，计算FPGA片内锁相环的配置参数；向FPGA发送锁相环配置参数，FPGA接收配置参数，在收到启动命令后开始片内锁相环动态重配置过程；FPGA片内锁相环输出多个时钟，每两个时钟通过FPGA内部处理合成所需窗口时钟并输出。本发明根据所需窗口时钟以及输入时钟的频率设置FPGA片内锁相环的配置参数，在FPGA内部合成窗口时钟，对外部配置的硬件要求少，提供的窗口时钟可控性高、电磁兼容性好。
Description
技术领域
本发明属于时钟信号处理技术领域，具体涉及一种基于FPGA片内锁相环的窗口时钟生成和动态配置方法。
背景技术
时钟信号在所有电子电路中都是必不可少的，而窗口时钟则是一种比较特殊的时钟信号。窗口时钟在自动测试领域应用较多，可用于一些需要产生脉冲宽度、相位可调信号并对调整分辨率有很高要求的设备；或是可用于一些需要对电路信号进行时序调整或分析的设备，比如一些数字I/O、时序测量仪器。现有的窗口时钟生成装置通常采用外部电路配合专用的时钟处理芯片来产生窗口时钟，因此对装置外部的硬件设备要求较高；同时由于外部硬件设备复杂，在工作的过程中可靠性低，电磁兼容性较差。
发明内容
本发明的目的是提供一种基于FPGA片内锁相环的窗口时钟生成和动态配置方法，根据所需窗口时钟的需求设置FPGA片内锁相环的参数，在FPGA内部合成所需窗口时钟，对外部配置的硬件要求少，提供的窗口时钟可控性高。本发明是通过如下方案实现的：
一种基于FPGA片内锁相环的窗口时钟生成和动态配置方法，具体步骤为：
步骤一、在FPGA内部划分如下功能模块：锁相环重配置模块、片内锁相环以及窗口时钟合成模块；
步骤二、根据所需窗口时钟，设计合成所需窗口时钟的时钟信号；当需要一个窗口时钟时，则所述的时钟信号为一组C0和C1，当需要多个窗口时钟时，则所述的时钟信号为多组C0和C1；其中，C1的下降沿由所需窗口时钟的上升沿决定，C0的下降沿由所需窗口时钟的下降沿决定，且C1的上升沿超前于C0上升沿2ns；根据所述时钟信号以及输入时钟频率，计算片内锁相环的配置参数；其中所述配置参数包括前倍频数、后分频数、后分频高计数以及后分频低计数，每组时钟信号的配置参数的计算过程相同，如下：
根据公式(1)计算所需窗口时钟上升沿、下降沿出现时刻的粗调分辨率step，单位为纳秒ns；
step＝1/fvco (1)
其中，fvco为片内锁相环中的压控振荡器VCO输出频率；
利用公式(2)根据所需窗口时钟频率与输入时钟频率之比，计算锁相环前倍频数M和锁相环后分频数N的关系；
P＝fwin/fin
P＝M/N (2)
其中，fin为输入时钟频率，fwin为所需窗口时钟频率；
根据公式(3)和(4)计算时钟C0的后分频高计数H0和后分频低计数L0；
N＝H0+L0 (3)
H0＝tdeass/step (4)
其中，tdeass为所需窗口时钟的下降沿时刻；
根据公式(5)和(6)计算时钟C1的后分频高计数H1和后分频低计数L1；
N＝H1+L1 (5)
H1＝tass/step (6)
其中，tass为所需窗口时钟的上升沿时刻；
根据公式(7)计算压控振荡器VCO输出频率fvco
fvco＝fin×M (7)
步骤三：向FPGA发送配置参数，锁相环重配置模块接收配置参数，在收到启动命令后开始片内锁相环动态配置；
步骤四：当所需窗口时钟为一个时，片内锁相环输出一组时钟信号，当所需窗口时钟为多个时，片内锁相环输出多组时钟信号，每组时钟信号通过窗口时钟合成模块内部处理合成所需窗口时钟并输出；其中，所述处理合成为：每组的时钟信号C1取反后与C0做相与运算获得所需窗口时钟；
步骤五、当所需窗口时钟与前一时刻生成的窗口时钟不一致时，根据当前所需窗口时钟以及输入时钟频率，重新执行步骤二至四，实现对PFGA片内锁相环动态配置。
本发明所述FPGA选取Altera公司的Stratix II系列的FPGA；所述配置参数进一步包括相位参数，该相位参数包括相位调整方向dir、相位调整次数cnt和相位调整使能en；每组时钟信号的相位参数的计算过程相同，如下：
根据公式(9)计算C0的相位调整次数cnt0。
cnt0＝|(tass-step×H0)/stepf| (9)
根据公式(10)计算C1的相位调整次数cnt1。
cnt1＝|(tdeass-step×H1)/stepf | (10)
其中，stepf＝step/8为细调分辨率，上述“||”为绝对值运算符；
根据下述方法设置C0的相位调整方向参数；
当(tass-step×H0)小于0时，dir0＝0；
当(tass-step×H0)大于0时，dir0＝1；
根据下述方法设置C1的相位调整方向参数；
当(tdeass-step×H1)小于0时，dir1＝0；
当(tdeass-step×H1)大于0时，dir1＝1；
根据下述方法设置C0的相位调整使能参数；
当(tass-step×H0)等于0时，en0＝0；
当(tass-step×H0)不等于0时，en0＝1；
根据下述方法设置C1的相位调整使能参数；
当(tdeass-step×H1)等于0时，en1＝0；
当(tdeass-step×H1)不等于0时，en1＝1；
在所述步骤三中的动态配置的过程中进一步包括对相位参数进行配置。
有益效果
本发明根据所需窗口时钟以及输入时钟的频率设置FPGA片内锁相环的配置参数，在FPGA内部通过窗口时钟合成模块合成窗口时钟，对外部配置的硬件要求少，提供的窗口时钟可控性高、电磁兼容性好。
其次，在所需窗口时钟发生变化时，可以对FPGA中片内锁相环的参数进行重新配置，以满足输出不同窗口时钟的需求。
再次，选用选取Altera公司的Stratix II系列FPGA，其具有功耗低、集成度高、使用灵活以及性能好等优点，使得合成的窗口时钟稳定性好
附图说明
图1为本发明窗口时钟生成和动态配置方法的流程图。
图2为本发明窗口时钟生成和动态配置方法的总体结构示意图。
图3为本发明中窗口时钟合成示意图。
图4为本发明中窗口时钟示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细说明。
由于现有窗口时钟生成装置通常采用外部电路配合专用的时钟处理芯片来实现，因此对外部电路要求高，且由于电路上硬件之间的相互影响，生成窗口时钟的电磁兼容性较差、可靠性低，因此寻求一种直接在芯片内合成窗口时钟方法以降低外部配合电路的要求，是解决现有窗口时钟电磁兼容性差以及可靠性低的关键技术。
如图1所示，该图为基于FPGA片内锁相环的窗口时钟生成和动态配置方法，具体步骤为：
步骤一、在FPGA内部划分如下功能模块：锁相环重配置模块、片内锁相环以及窗口时钟合成模块；
步骤二：根据所需窗口时钟以及输入时钟频率，计算FPGA片内锁相环的配置参数；所述配置参数包括前倍频数、后分频数、后分频高计数、后分频低计数以及相位参数。
由于一个窗口时钟可通过两个时钟进行合成，如图3所示，例如本实施例中选择时钟C1和时钟C0合成所需窗口时钟；其中所述合成为：时钟C1取反后与时钟C0做相与(&)运算即可得到窗口时钟，窗口时钟上升沿时刻tass由C1的下降沿决定，窗口时钟下降沿时刻tdeass由C0的下降沿决定。同时，C1比C0超前，这种处理方式可以有效的消除窗口时钟合成过程中出现的毛刺，C1超前C0的时间在2ns左右即可确保窗口时钟不出现毛刺。同一个片内锁相环对于所有输出时钟的调整分辨率step、前倍频数M和后分频数N值是相等的。
计算FPGA片内锁相环的相关参数，其中片内锁相环是FPGA内部的一个核，当需要对利用其功能获取所需的时钟信号，只需对一些配置参数进行设定，具体配置参数计算过程如下：
根据公式(1)计算所需窗口时钟上升沿、下降沿出现时刻的粗调分辨率step，单位为纳秒ns；
step＝1/fvco (1)
其中，fvco为锁相环压控振荡器VCO输出频率。
根据公式(2)根据所需窗口时钟频率与输入时钟频率之比，计算锁相环前倍频数M和锁相环后分频数N的关系；
P＝fwin/fin
P＝M/N (2)
其中，fin为输入时钟频率，fwin为所需窗口时钟频率。
根据公式(3)和(4)计算时钟C0的后分频高计数H0和后分频低计数L0；
N＝H0+L0 (3)
H0＝t/step (4)
其中，t＝tdeass为所需窗口时钟的下降沿时刻。
根据公式(5)和(6)计算时钟C1的后分频高计数H1和后分频低计数L1；
N＝H1+L1 (5)
H1＝t/step (6)
其中，t＝tass为所需窗口时钟的上升沿时刻。
根据公式(7)计算压控振荡器VCO输出频率fvco
fvco＝fin*M (7)
M、N、H、P和L必须是大于0的整数，其中H的值根据计算结果进行四舍五入。
其中，在计算过程中，M和N参数只要符合公式(2)的约束即可，并不能计算出确切的值。可以在片内锁相环性能允许的条件下取M的最大值，根据公式(7)和公式(1)，当M值最大时，fvco最大，step最小，窗口参数的调整分辨率也最高。在本发明中，M可以根据需要取值，取最大值并不是必须的。
利用本发明生成窗口时钟的过程中，在不对片内锁相环进行相位参数的配置时，其窗口时钟各参数的调整步进可达到1ns左右。为了进一步使窗口时钟各参数的调整步进更小，本发明进一步对对片内锁相环进行相位参数的配置，其窗口时钟各参数的调整步进可达到100ps左右。
移相操作的步进比粗调分辨率更小，本发明中将移相的步进称为细调分辨率。细调分辨率以及相位参数的计算方法与FPGA的型号和生产厂商相关，使用不同型号和厂商的FPGA，计算方法也会有所不同。
本发明选取Altera公司的Stratix II系列FPGA，其具有功耗低、集成度高、使用灵活以及性能好等优点。下面对其相位参数的计算方法进行说明。相位参数包括相位调整方向dir、相位调整次数cnt和相位调整使能en。细调分辨率stepf为VCO输出时钟的周期的八分之一，其计算公式如式(8)。
stepf＝step/8 (8)
根据公式(9)计算C0的相位调整次数cnt0。
cnt0＝|(tass-step×H0)/stepf | (9)
根据公式(10)计算C1的相位调整次数cnt1。
cnt1＝|(tdeass-step×H1)/stepf | (10)
其中，stepf＝step/8为细调分辨率，上述“||”为绝对值运算符；
根据下述方法设置C0的相位调整方向参数；
当(tass-step×H0)小于0时，dir0＝0；
当(tass-step×H0)大于0时，dir0＝1；
根据下述方法设置C1的相位调整方向参数；
当(tdeass-step×H1)小于0时，dir1＝0；
当(tdeass-step×H1)大于0时，dir1＝1；
根据下述方法设置C0的相位调整使能参数；
当(tass-step×H0)等于0时，en0＝0；
当(tass-step×H0)不等于0时，en0＝1；
根据下述方法设置C1的相位调整使能参数；
当(tdeass-step×H1)等于0时，en1＝0；
当(tdeass-step×H1)不等于0时，en1＝1。
步骤三：完成参数计算后，向FPGA发送锁相环配置参数，锁相环重配置模块接收配置参数，在收到启动命令后开始片内锁相环动态重配置过程。如图2所示，FPGA中锁相环重配置模块接收配置参数并进行转换，生成片内锁相环可以识别的形式并传输给片内锁相环；片内锁相环根据配置参数以及外部输入的配置命令对其调整分辨率、前倍频数、后分频数、后分频高计数、后分频低计数以及相位参数进行配置，其中所述的启动命令为输入时钟，该输入时钟可以是外部直接输入到FPGA片内锁相环上，也可以通过锁相环重配置模块将外部输入的时钟传输给片内锁相环。
步骤四：FPGA片内锁相环输出时钟C0和时钟C1给窗口时钟合成模块，FPGA中窗口时钟合成模块将输出的时钟C1和时钟C0合成窗口时钟。具体的过程为：C1取反后与C0做与(&)运算即可得到窗口时钟，如图3所示。C1比C0超前，这种处理方式可以有效的消除窗口时钟合成过程中出现的毛刺，C1超前C0的时间在2ns左右即可确保窗口时钟不出现毛刺。
本发明基于FPGA片内锁相环的窗口时钟生成和动态配置方法，根据输出时钟的需要对片内锁相环的参数进行配置，使其输出的满足在不同时刻输出不同的窗口时钟。如图4所示，该图为本发明所述窗口时钟示意图。图中T为窗口时钟的一个整周期，T1为窗口时钟上升沿的出现时刻，T2为下降沿的出现时刻。虚线部分为窗口移动后形成的窗口时钟，即对片内锁相环进行重新配置后的窗口时钟，T3为重新配置后窗口时钟的上升沿出现时刻，T4为重新配置后窗口时钟的下降沿出现时刻。本发明在不使用片内锁相环的移相功能时，窗口时钟各参数的调整步进可达到1ns左右，使用移相功能后，窗口时钟各参数的调整步进可达到100ps左右。
步骤五：当所需窗口时钟与前一时刻生成的窗口时钟不一致时，根据当前所需窗口时钟以及输入时钟频率，重新执行步骤二至四，实现对PFGA片内锁相环动态配置。
Claims (3)
1.一种基于FPGA片内锁相环的窗口时钟生成和动态配置方法，其特征在于，具体步骤为：
步骤一、在FPGA内部划分如下功能模块：锁相环重配置模块、片内锁相环以及窗口时钟合成模块；
步骤二、根据所需窗口时钟，设计合成所需窗口时钟的时钟信号；当需要一个窗口时钟时，则所述的时钟信号为一组C0和C1，当需要多个窗口时钟时，则所述的时钟信号为多组C0和C1；其中，C1的下降沿由所需窗口时钟的上升沿决定，C0的下降沿由所需窗口时钟的下降沿决定，且C1的上升沿超前于C0上升沿2ns；根据所述时钟信号以及输入时钟频率，计算片内锁相环的配置参数；其中所述配置参数包括前倍频数、后分频数、后分频高计数以及后分频低计数，每组时钟信号的配置参数的计算过程相同，如下：
根据公式（1）计算所需窗口时钟上升沿、下降沿出现时刻的粗调分辨率step，单位为纳秒ns；
step=1/fvco （1）
其中，fvco为片内锁相环中的压控振荡器VCO输出频率；
利用公式（2）根据所需窗口时钟频率与输入时钟频率之比，计算锁相环前倍频数M和锁相环后分频数N的关系；
P=fwin/fin
P=M/N （2）
其中，fin为输入时钟频率，fwin为所需窗口时钟频率；
根据公式（3）和（4）计算时钟C0的后分频高计数H0和后分频低计数L0；
N=H0+L0 （3）
H0=tdeass/step （4）
其中，tdeass为所需窗口时钟的下降沿时刻；
根据公式（5）和（6）计算时钟C1的后分频高计数H1和后分频低计数L1；
N=H1+L1 （5）
H1=tass/step （6）
其中，tass为所需窗口时钟的上升沿时刻；
根据公式（7）计算压控振荡器VCO输出频率fvco
fvco=fin×M （7）
步骤三：向FPGA发送配置参数，锁相环重配置模块接收配置参数，在收到启动命令后开始片内锁相环动态配置；
步骤四：当所需窗口时钟为一个时，片内锁相环输出一组时钟信号，当所需窗口时钟为多个时，片内锁相环输出多组时钟信号，每组时钟信号通过窗口时钟合成模块内部处理合成所需窗口时钟并输出；其中，所述处理合成为：每组的时钟信号C1取反后与C0做相与运算获得所需窗口时钟；
步骤五、当所需窗口时钟与前一时刻生成的窗口时钟不一致时，根据当前所需窗口时钟以及输入时钟频率，重新执行步骤二至四，实现对PFGA片内锁相环动态配置。
2.根据权利要求1所述的基于FPGA片内锁相环的窗口时钟生成和动态配置方法，其特征在于，所述的启动命令为输入时钟，该输入时钟是外部直接输入到FPGA片内锁相环上，或者是通过锁相环重配置模块传输给片内锁相环。
3.根据权利要求1所述的基于FPGA片内锁相环的窗口时钟生成和动态配置方法，其特征在于，所述FPGA选取Altera公司的Stratix Ⅱ系列的FPGA；所述配置参数进一步包括相位参数，该相位参数包括相位调整方向dir、相位调整次数cnt和相位调整使能en；每组时钟信号的相位参数的计算过程相同，如下：
根据公式（9）计算C0的相位调整次数cnt0
cnt0=∣(tass-step×H0)/stepf| （9）
根据公式（10）计算C1的相位调整次数cnt1
cnt1=∣(tdeass-step×H1)/stepf| （10）
其中，stepf=step/8为细调分辨率，上述“∣∣”为绝对值运算符；
根据下述方法设置C0的相位调整方向参数；
当(tass-step×H0)小于0时，dir0=0；
当(tass-step×H0)大于0时，dir0=1；
根据下述方法设置C1的相位调整方向参数；
当(tdeass-step×H1)小于0时，dir1=0；
当(tdeass-step×H1)大于0时，dir1=1；
根据下述方法设置C0的相位调整使能参数；
当(tass-step×H0)等于0时，en0=0；
当(tass-step×H0)不等于0时，en0=1；
根据下述方法设置C1的相位调整使能参数；
当(tdeass-step×H1)等于0时，en1=0；
当(tdeass-step×H1)不等于0时，en1=1；
在所述步骤三中的动态配置的过程中进一步包括对相位参数进行配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100503280A CN102208911B (zh) | 2011-03-02 | 2011-03-02 | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100503280A CN102208911B (zh) | 2011-03-02 | 2011-03-02 | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102208911A CN102208911A (zh) | 2011-10-05 |
| CN102208911B true CN102208911B (zh) | 2012-10-31 |
Family
ID=44697596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100503280A Active CN102208911B (zh) | 2011-03-02 | 2011-03-02 | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102208911B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111143269A (zh) * | 2020-01-09 | 2020-05-12 | 四川卫士通信息安全平台技术有限公司 | 一种边界时钟窗口确定方法、电路、终端设备、存储介质 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103260198A (zh) * | 2012-02-17 | 2013-08-21 | 中兴通讯股份有限公司 | 分布式基站传输速率的动态配置、匹配方法及装置 |
| CN104184470B (zh) * | 2014-09-01 | 2017-04-19 | 福州瑞芯微电子股份有限公司 | Pll修改自动复位装置及方法 |
| CN106527577B (zh) * | 2015-09-09 | 2020-10-23 | 华为技术有限公司 | 调整时钟信号的方法和装置 |
| CN107425844B (zh) * | 2017-07-17 | 2020-09-11 | 北京时代民芯科技有限公司 | 一种适用于sram型fpga的可配置时钟缓冲器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3309782B2 (ja) * | 1997-06-10 | 2002-07-29 | 日本電気株式会社 | 半導体集積回路 |
| US7164297B2 (en) * | 2005-03-31 | 2007-01-16 | Freescale Semiconductor, Inc. | Multiple reference clock synthesizer |
| CN101237521B (zh) * | 2008-01-31 | 2011-02-02 | 华为技术有限公司 | 一种同步时钟提取装置和方法 |
| CN101478308B (zh) * | 2009-01-13 | 2011-03-30 | 北京时代民芯科技有限公司 | 基于延时锁定环的可配置频率合成电路 |
-
2011
- 2011-03-02 CN CN2011100503280A patent/CN102208911B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111143269A (zh) * | 2020-01-09 | 2020-05-12 | 四川卫士通信息安全平台技术有限公司 | 一种边界时钟窗口确定方法、电路、终端设备、存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102208911A (zh) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| EP2436119B1 (en) | Phase lock loop with a multiphase oscillator | |
| CN102361456B (zh) | 一种时钟相位对齐调整电路 | |
| CN101694998A (zh) | 一种锁定系统及方法 | |
| CN103731136B (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
| CN105811923A (zh) | 一种时钟占空比调整电路 | |
| CN102035472B (zh) | 可编程数字倍频器 | |
| CN105577142A (zh) | 时钟占空比调整装置及方法 | |
| CN201663588U (zh) | 一种实现多相位时钟分数分频的装置 | |
| CN107870555A (zh) | 电路装置、物理量测量装置、电子设备和移动体 | |
| CN106209038A (zh) | 基于iodelay固件的数字脉冲宽度调制器 | |
| CN101714875B (zh) | 锁相回路电路 | |
| CN103957003A (zh) | 一种时间数字转换器、频率跟踪装置及方法 | |
| CN103354448B (zh) | 基于fpga的高分辨率时间间隔产生系统 | |
| CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
| CN107872200A (zh) | 电路装置、物理量测定装置、电子设备和移动体 | |
| CN203608181U (zh) | 频率合成器 | |
| CN205407759U (zh) | 时钟占空比调整装置 | |
| CN202026299U (zh) | 一种频率合成装置 | |
| CN205958949U (zh) | 一种用于无缆地震仪同步时钟源系统 | |
| CN102231627B (zh) | 一种短时脉冲信号的实现方法 | |
| CN104639042A (zh) | 低功耗可调倍频器 | |
| CN106385253A (zh) | 基于参数处理模块和锁相环级联的数字时间转换系统 | |
| CN102916700B (zh) | 数据传输装置及方法 | |
| JP2003188719A (ja) | 分周回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |